JPH04207715A - D/a変換処理装置およびその方法 - Google Patents
D/a変換処理装置およびその方法Info
- Publication number
- JPH04207715A JPH04207715A JP33833690A JP33833690A JPH04207715A JP H04207715 A JPH04207715 A JP H04207715A JP 33833690 A JP33833690 A JP 33833690A JP 33833690 A JP33833690 A JP 33833690A JP H04207715 A JPH04207715 A JP H04207715A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- digital signal
- integer
- quantization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 51
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000013139 quantization Methods 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims description 27
- 238000009825 accumulation Methods 0.000 abstract 2
- 230000001186 cumulative effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、デジタル信号のアナログ信号変換処理に適用
して好適なり/A変換処理装置およびその方法に関する
。
して好適なり/A変換処理装置およびその方法に関する
。
[発明の概要]
本発明は、デジタル信号のアナログ信号変換処理に適用
して好適なり/A変換処理装置において、第1のデジタ
ル信号を量子化レベルの単位で整数化してデジタル整数
信号を出力する量子化器と、デジタル整数信号を量子化
レベルに比例したアナログ信号に変換するD/A変換器
と、デジタル整数信号をアナログ信号に等しい第2のデ
ジタル信号に変換するD/A変換等価器と、第1のデジ
タル信号と第2のデジタル信号との差を求め、第1のデ
ジタル信号に対し、この差に応した補正処理を行う補正
器とを備えることにより、D/A変換器における量子化
による累積誤差を発生しないようにしたものである。
して好適なり/A変換処理装置において、第1のデジタ
ル信号を量子化レベルの単位で整数化してデジタル整数
信号を出力する量子化器と、デジタル整数信号を量子化
レベルに比例したアナログ信号に変換するD/A変換器
と、デジタル整数信号をアナログ信号に等しい第2のデ
ジタル信号に変換するD/A変換等価器と、第1のデジ
タル信号と第2のデジタル信号との差を求め、第1のデ
ジタル信号に対し、この差に応した補正処理を行う補正
器とを備えることにより、D/A変換器における量子化
による累積誤差を発生しないようにしたものである。
また、本発明方法は、デジタル信号のアナログ信号処理
に適用して好適なA/D変換処理方法において、第1の
デジタル信号を量子化レベルの単位で整数化してデジタ
ル整数信号を得る量子化過程と、デジタル整数信号を量
子化レベルに比例したアナログ信号に変換するD/A変
換過程と、デジタル整数信号をアナログ信号に等しい第
2のデジタル信号に変換するD/A変換等価過程と、第
1のデジタル信号と第2のデジタル信号との差を求め、
第1のデジタル信号に対し、この差に応じた補正処理を
行う補正過程とを有する とにより、D/A変換処理における量子化による累積誤
差を発生しないようにしたものである。
に適用して好適なA/D変換処理方法において、第1の
デジタル信号を量子化レベルの単位で整数化してデジタ
ル整数信号を得る量子化過程と、デジタル整数信号を量
子化レベルに比例したアナログ信号に変換するD/A変
換過程と、デジタル整数信号をアナログ信号に等しい第
2のデジタル信号に変換するD/A変換等価過程と、第
1のデジタル信号と第2のデジタル信号との差を求め、
第1のデジタル信号に対し、この差に応じた補正処理を
行う補正過程とを有する とにより、D/A変換処理における量子化による累積誤
差を発生しないようにしたものである。
〔従来の技術]
従来のD/A変換器の例の原理を第3図に示す(参考引
用文献「電子計測4都築泰雄著、コロナ社、1981年
、57頁、58頁)。
用文献「電子計測4都築泰雄著、コロナ社、1981年
、57頁、58頁)。
この第3図において、端子(1) (2)から出力側を
見たインピーダンスはゼロ値であるものと仮定する。こ
の場合、出力電流■は次の第(1)式で表すことができ
る。
見たインピーダンスはゼロ値であるものと仮定する。こ
の場合、出力電流■は次の第(1)式で表すことができ
る。
1 =Bn−1(Vs/2°R)+Bn−2(Vs/2
’R)−t−・・・±BO(Vs/2”R)
−−(1)ここで、記号Bn−1,Bn−2,−、BO
はスイッチがオン状態のときに1値、オフ状態のときに
O値をとるものとする。なお、Rは抵抗値を示し、Vs
は基準電圧を示している。このとき、出力電流Iは次の
第(2)式に示す数列で表わされるnビットの2進数に
比例することになる。
’R)−t−・・・±BO(Vs/2”R)
−−(1)ここで、記号Bn−1,Bn−2,−、BO
はスイッチがオン状態のときに1値、オフ状態のときに
O値をとるものとする。なお、Rは抵抗値を示し、Vs
は基準電圧を示している。このとき、出力電流Iは次の
第(2)式に示す数列で表わされるnビットの2進数に
比例することになる。
Bn−1,Bn−2,・・・、 BO−−(2)したが
って、第4図に示すように、入力回路(5)に供給され
るnピントの入力デジタル信号は、その値に応じて1値
ならばオン状態、0値ならばオフ状態として電子スイッ
チ(6)を制御する。電子スイッチ(6)の出力信号は
、基準電圧Vsか供給されている電流合成回路(7)で
、それぞれのビットに対応する電流として加算され、そ
の和が出力電流Iとして出力される。この出力電流Iは
電流・電圧変換器(8)により出力アナログ電圧信号に
変換される。この出力アナログ電圧信号は入力デジタル
信号の値に比例した値をとる。
って、第4図に示すように、入力回路(5)に供給され
るnピントの入力デジタル信号は、その値に応じて1値
ならばオン状態、0値ならばオフ状態として電子スイッ
チ(6)を制御する。電子スイッチ(6)の出力信号は
、基準電圧Vsか供給されている電流合成回路(7)で
、それぞれのビットに対応する電流として加算され、そ
の和が出力電流Iとして出力される。この出力電流Iは
電流・電圧変換器(8)により出力アナログ電圧信号に
変換される。この出力アナログ電圧信号は入力デジタル
信号の値に比例した値をとる。
この場合、D/A変換の変換ビット数は有限であること
からそれ以上のビット数を有する入力デジタル信号をD
/A変換しようとする際に誤差が発生する。この誤差は
離散的な量(デジタル量)を連続的な量(アナログ量)
に変換する際に発生する誤差であり、切上げまたは切捨
て処理ではD/A変換器の最下位ピッ) (LSB)に
相当する誤差、四捨五入処理ではLSBの172に相当
する誤差になる。
からそれ以上のビット数を有する入力デジタル信号をD
/A変換しようとする際に誤差が発生する。この誤差は
離散的な量(デジタル量)を連続的な量(アナログ量)
に変換する際に発生する誤差であり、切上げまたは切捨
て処理ではD/A変換器の最下位ピッ) (LSB)に
相当する誤差、四捨五入処理ではLSBの172に相当
する誤差になる。
したがって、入力デジタル信号の属性が、例えば、ホワ
イトノイズ的属性を有する信号である場合には、D/A
変換後の量子化誤差を含むアナログ信号を累積した値は
、ホワイトノイズ的属性を有するので増加することはな
い。
イトノイズ的属性を有する信号である場合には、D/A
変換後の量子化誤差を含むアナログ信号を累積した値は
、ホワイトノイズ的属性を有するので増加することはな
い。
[発明が解決しようとする課題]
しかしながら、人力デジタル信号の属性がカラーノイズ
的属性を有する信号である場合には、D/A変換後の量
子化誤差を含むアナログ信号を累積した値が増加してし
まう場合がある。言い換えれば、入力デジタル信号と出
力アナログ信号についてそれぞれを別々に所定時間積分
した値が異なる(差がある)場合がある。このように累
積誤差が発生すると、出力アナログ信号の使用用途によ
っては、制約条件となり、D/A変換器を使用すること
ができないという重大な問題が発生する。
的属性を有する信号である場合には、D/A変換後の量
子化誤差を含むアナログ信号を累積した値が増加してし
まう場合がある。言い換えれば、入力デジタル信号と出
力アナログ信号についてそれぞれを別々に所定時間積分
した値が異なる(差がある)場合がある。このように累
積誤差が発生すると、出力アナログ信号の使用用途によ
っては、制約条件となり、D/A変換器を使用すること
ができないという重大な問題が発生する。
本発明はかかる点に鑑みてなされたものであり、D/A
変換器の分解能をあげな(でも量子化による累積誤差が
発生しないD/A変換処理装置およびその方法を提供す
ることを目的とする。
変換器の分解能をあげな(でも量子化による累積誤差が
発生しないD/A変換処理装置およびその方法を提供す
ることを目的とする。
[課題を解決するための手段]
本発明D/A変換処理装置は、例えば、第1図に示すよ
うに、第1のデジタル信号SDIを量子化レベルの単位
で整数化してデジタル整数信号5DIIを出力する量子
化器(11)と、デジタル整数信号5DIIを量子化レ
ベルに比例したアナログ信号SAIに変換するD/A変
換器(13)と、デジタル整数信号5D1rをアナログ
信号SAIに等しい第2のデジタル信号SD2に変換す
るD/A変換等価器(14)と、第1のデジタル信号S
DIと第2のデジタル信号SD2との差SD3を求め、
第1のデジタル信号SDIに対し、この差SD3に応し
た補正処理を行う補正器(15)とを備えるものである
。
うに、第1のデジタル信号SDIを量子化レベルの単位
で整数化してデジタル整数信号5DIIを出力する量子
化器(11)と、デジタル整数信号5DIIを量子化レ
ベルに比例したアナログ信号SAIに変換するD/A変
換器(13)と、デジタル整数信号5D1rをアナログ
信号SAIに等しい第2のデジタル信号SD2に変換す
るD/A変換等価器(14)と、第1のデジタル信号S
DIと第2のデジタル信号SD2との差SD3を求め、
第1のデジタル信号SDIに対し、この差SD3に応し
た補正処理を行う補正器(15)とを備えるものである
。
また、本発明D/A変換処理方法は、例えば、第1図お
よび第2図に示すように、第1のデジタル信号SDIを
量子化レベルの単位で整数化し、デジタル整数信号5D
IIを得る量子化過程(時刻T1〜T2)と、デジタル
整数信号5DIIを量子化レベルに比例したアナログ信
号SAIに変換するD/A変換過程(時刻T3〜T4)
と、デジタル整数信号5DIIをアナログ信号SAIに
等しい第2のデジタル信号SD2に変換するD/A変換
等価過程(時刻T3〜T4)と、第1のデジタル信号S
DIと第2のデジタル信号SD2との差SD3を求め、
第1のデジタル信号SDIに対し、この差S’D3に応
じた補正処理を行う補正過程(時刻T4〜T6)とを有
するものである。
よび第2図に示すように、第1のデジタル信号SDIを
量子化レベルの単位で整数化し、デジタル整数信号5D
IIを得る量子化過程(時刻T1〜T2)と、デジタル
整数信号5DIIを量子化レベルに比例したアナログ信
号SAIに変換するD/A変換過程(時刻T3〜T4)
と、デジタル整数信号5DIIをアナログ信号SAIに
等しい第2のデジタル信号SD2に変換するD/A変換
等価過程(時刻T3〜T4)と、第1のデジタル信号S
DIと第2のデジタル信号SD2との差SD3を求め、
第1のデジタル信号SDIに対し、この差S’D3に応
じた補正処理を行う補正過程(時刻T4〜T6)とを有
するものである。
[作用]
本発明A/D変換処理装置によれば、量子化器(11)
によって第1のデジタル信号SDIから変換されたデジ
タル整数信号5DIIをD/A変換器(13)により量
子化レベルに比例したアナログ信号SAIに変換する。
によって第1のデジタル信号SDIから変換されたデジ
タル整数信号5DIIをD/A変換器(13)により量
子化レベルに比例したアナログ信号SAIに変換する。
また、D/A変換等価器(14)によりデジタル整数信
号5DIIをアナログ信号SAIに等しい第2のデジタ
ル信号SD2に変換する。補正器(15)により第1の
デジタル信号SDIと第2のデジタル信号SD2との差
SD3を得、この差SD3により第1のデジタル信号S
DIを補正する。この差SD3は量子化誤差に相当する
ので、量子化による累積誤差が発生しない。
号5DIIをアナログ信号SAIに等しい第2のデジタ
ル信号SD2に変換する。補正器(15)により第1の
デジタル信号SDIと第2のデジタル信号SD2との差
SD3を得、この差SD3により第1のデジタル信号S
DIを補正する。この差SD3は量子化誤差に相当する
ので、量子化による累積誤差が発生しない。
本発明A/D変換処理方法によれば、量子化過程(時刻
Tl−T2)で第1のデジタル信号SDIをデジタル整
数信号5DIIに変換し、D/A変換等価過程(時刻T
3〜T4)でデジタル整数信号SD1[をアナログ信号
SAIに等しい第2のデジタル信号SD2に変換してい
る。そして、補正過程(時刻T4〜T6)で第1のデジ
タル信号SDIと第2のデジタル信号SD2との差SD
3を得、この差SD3により第1のデジタル信号SDI
を補正している。この差SD3は量子化誤差に相当する
ので量子化による累積誤差が発生しない。
Tl−T2)で第1のデジタル信号SDIをデジタル整
数信号5DIIに変換し、D/A変換等価過程(時刻T
3〜T4)でデジタル整数信号SD1[をアナログ信号
SAIに等しい第2のデジタル信号SD2に変換してい
る。そして、補正過程(時刻T4〜T6)で第1のデジ
タル信号SDIと第2のデジタル信号SD2との差SD
3を得、この差SD3により第1のデジタル信号SDI
を補正している。この差SD3は量子化誤差に相当する
ので量子化による累積誤差が発生しない。
[実施例]
以下、本発明D/A変換処理装置およびその方法の一実
施例について図面を参照して説明する。
施例について図面を参照して説明する。
第1図において、(11)は量子化器であり、この量子
化器(11)は供給される第1のデジタル信号SDIを
タイミングパルス発生器(12)から供給されるタイミ
ングパルスPIごとにデジタル整数信号5DIIに整数
化変換するものである。ここで、この量子化器(11)
の量子化レベルをQとするとその整数化処理は量子化レ
ベルQを単位として次の第(3)式に示すように行われ
る。
化器(11)は供給される第1のデジタル信号SDIを
タイミングパルス発生器(12)から供給されるタイミ
ングパルスPIごとにデジタル整数信号5DIIに整数
化変換するものである。ここで、この量子化器(11)
の量子化レベルをQとするとその整数化処理は量子化レ
ベルQを単位として次の第(3)式に示すように行われ
る。
5DII= [SD1÷Q1 ・・・ (3)こ
の第(3)式中、記号[SD1÷Q]はrsDt÷Q」
の整数部分を表し、この実施例では四捨五入処理による
ものとする。四捨五入処理以外に切上げ処理または切捨
て処理によってもよい。
の第(3)式中、記号[SD1÷Q]はrsDt÷Q」
の整数部分を表し、この実施例では四捨五入処理による
ものとする。四捨五入処理以外に切上げ処理または切捨
て処理によってもよい。
タイミングパルス発生器路(12)は、第2図Bに示す
ように、−操作シーケンス時間tC内に、時間tBごと
にタイミングパルス発生器外にタイミングパルスP2.
P3をそれぞれ発生するものである。
ように、−操作シーケンス時間tC内に、時間tBごと
にタイミングパルス発生器外にタイミングパルスP2.
P3をそれぞれ発生するものである。
再び、第1図において、量子化器(11)より出力され
るデジタル整数信号5DIIは、D/A変換器(3)に
よりタイミングパルスP2ごとに出力アナログ信号SA
Iに変換される。この出力アナログ信 ′号sA1
はデジタル整数信号5DITに比例した電流信号または
電圧信号になる。
るデジタル整数信号5DIIは、D/A変換器(3)に
よりタイミングパルスP2ごとに出力アナログ信号SA
Iに変換される。この出力アナログ信 ′号sA1
はデジタル整数信号5DITに比例した電流信号または
電圧信号になる。
また、デジタル整数信号5DIIは、D/A変換等価器
(14)により、D/A変換器(13)と同一のタイミ
ングパルスP2ごとに出力アナログ信号SAIに等しい
第2のデジタル信号SD2にも変換される。
(14)により、D/A変換器(13)と同一のタイミ
ングパルスP2ごとに出力アナログ信号SAIに等しい
第2のデジタル信号SD2にも変換される。
この第2のデジタル信号SD2は補正器(15)を構成
する減算器(18)により第1のデジタル信号SDIか
ら減算され、同様に補正器(15)を構成するランチ(
16)にデジタル差信号S D3 (S D3= S
Di−S D2)として供給される。このデジタル差信
号SD3は量子化器(11)による量子化誤差に対応す
る値である。言い換えれば、D/A変換器でアナログ信
号に変換することのできなかった量である。
する減算器(18)により第1のデジタル信号SDIか
ら減算され、同様に補正器(15)を構成するランチ(
16)にデジタル差信号S D3 (S D3= S
Di−S D2)として供給される。このデジタル差信
号SD3は量子化器(11)による量子化誤差に対応す
る値である。言い換えれば、D/A変換器でアナログ信
号に変換することのできなかった量である。
ラッチ(16)はタイミングパルスP3ごとにデジタル
差信号SD3をラッチし、デジタルラッチ信号SD4を
同様に補正器(15)を構成する加算器(17)の一方
の入力端子に供給する。
差信号SD3をラッチし、デジタルラッチ信号SD4を
同様に補正器(15)を構成する加算器(17)の一方
の入力端子に供給する。
この場合、加算器(17)の他方の入力端子には入力デ
ジタル信号SDOが供給されているので、この加算器(
17)の出力信号が次に供給されるタイミングパルスP
lにより量子化される第1のデジタル信号SDIとして
量子化器(11)に供給される。
ジタル信号SDOが供給されているので、この加算器(
17)の出力信号が次に供給されるタイミングパルスP
lにより量子化される第1のデジタル信号SDIとして
量子化器(11)に供給される。
次に、上述の実施例の動作について詳しく説明する。
第1図に示すD/A変換処理装置は、第2図Aに示すよ
うに、タイミング時間LAごとに入力デジタル信号SA
Oを出力アナログ信号SAIに変換する。そして、この
タイミング時間LA内において、本発明における特徴的
な一連のシーケンスが行われる。なお、時間tAは、常
時一定の時間である必要はなく、少なくとも時間tCを
確保できる範囲で伸縮してもよい。
うに、タイミング時間LAごとに入力デジタル信号SA
Oを出力アナログ信号SAIに変換する。そして、この
タイミング時間LA内において、本発明における特徴的
な一連のシーケンスが行われる。なお、時間tAは、常
時一定の時間である必要はなく、少なくとも時間tCを
確保できる範囲で伸縮してもよい。
そこで、先ず、時間tA内の量子化過程(時刻11〜1
2間)においては、タイミングパルス発生器(12)か
らタイミングパルスP1が発生し、このタイミングパル
スP1が発生している期間内において第1のデジタル信
号SDIがデジタル整数信号5DIIに変換される。な
お、デジタルラッチ信号SD4がゼロ値である場合には
、入力デジタル信号SDOがそのまま第1のデジタル信
号SDIとして量子化器(11)に供給され、この量子
化器によりそのまま上述の第(3)式に基づく整数化処
理(量子化処理)がなされることになる。ただし、量子
化の際に量子化レベルQを原因とする量子化誤差εが発
生する。
2間)においては、タイミングパルス発生器(12)か
らタイミングパルスP1が発生し、このタイミングパル
スP1が発生している期間内において第1のデジタル信
号SDIがデジタル整数信号5DIIに変換される。な
お、デジタルラッチ信号SD4がゼロ値である場合には
、入力デジタル信号SDOがそのまま第1のデジタル信
号SDIとして量子化器(11)に供給され、この量子
化器によりそのまま上述の第(3)式に基づく整数化処
理(量子化処理)がなされることになる。ただし、量子
化の際に量子化レベルQを原因とする量子化誤差εが発
生する。
次に、時間tB経過後、時間tA内のD/A変換等価過
程(時刻13〜14間)においてタイミングパルスP2
が発生し、このタイミングパルスP2の発生期間にデジ
タル整数信号5DIIが、D/A変換器(13)により
出力アナログ信号SAIに変換される。この場合、D/
A変換器(13)のスケールファクタを量子化レベルQ
と同一の値に設定しておくことにより出力アナログ信号
SAIは次の第(4)式に示すように得られる。
程(時刻13〜14間)においてタイミングパルスP2
が発生し、このタイミングパルスP2の発生期間にデジ
タル整数信号5DIIが、D/A変換器(13)により
出力アナログ信号SAIに変換される。この場合、D/
A変換器(13)のスケールファクタを量子化レベルQ
と同一の値に設定しておくことにより出力アナログ信号
SAIは次の第(4)式に示すように得られる。
5Al=SDIIXQ= [SD1+Q] XQ−(4
)その一方、タイミングパルスP2の発生期間にデジタ
ル整数信号5DIIが、D/A変換等価器(14)によ
りアナログ信号SAIに等しい第2のデジタル信号SD
2 (SD2= [SDi÷QコXQ)に変換される。
)その一方、タイミングパルスP2の発生期間にデジタ
ル整数信号5DIIが、D/A変換等価器(14)によ
りアナログ信号SAIに等しい第2のデジタル信号SD
2 (SD2= [SDi÷QコXQ)に変換される。
ここで、時間tBは入力デジタル信号SDOの変化の大
きさが量子化器(11)による量子化レベルQに比較し
て無視できる程に小さくなる時間に設定しておく。この
ように設定しておくことにより、時刻T4〜T6間の補
正過程のうち、時刻T4〜T5間に行われる減算器(1
8)の処理による出力信号であるデジタル差信号S D
3 (、S D3= S DI−3D2)の値は量子化
誤差ε、言い換えれば、量子化器(11)で変換するこ
とのできなかったデジタル量、すなわち、D/A変換器
(13)で変換することのできなかったデジタル量に一
致することになる。この量子化誤差εは次の第(5)式
で表すことができる。
きさが量子化器(11)による量子化レベルQに比較し
て無視できる程に小さくなる時間に設定しておく。この
ように設定しておくことにより、時刻T4〜T6間の補
正過程のうち、時刻T4〜T5間に行われる減算器(1
8)の処理による出力信号であるデジタル差信号S D
3 (、S D3= S DI−3D2)の値は量子化
誤差ε、言い換えれば、量子化器(11)で変換するこ
とのできなかったデジタル量、すなわち、D/A変換器
(13)で変換することのできなかったデジタル量に一
致することになる。この量子化誤差εは次の第(5)式
で表すことができる。
ε=SD3=SDl−3D2
=SDI−[SD1÷Q] XQ ・・・・・・(
5)そこで、さらに、時間tB経過後、ランチ(16)
において、時刻T5〜T6間に発生するタイミングパル
スP3により、このデジタル差信号SD3をラッチし、
一定値であるデジタルラッチ信号SD4を加算器(17
)の一方の入力端子に供給する。加算器(17)はこの
デジタルラッチ信号SD4、言い換えれば、量子化誤差
εを入力デジタル信号SDOに加算して次のタイミング
パルスPi(時刻T7で発生する)により量子化するた
めの第1のデジタル信号SDIとして量子化器(11)
に供給する。
5)そこで、さらに、時間tB経過後、ランチ(16)
において、時刻T5〜T6間に発生するタイミングパル
スP3により、このデジタル差信号SD3をラッチし、
一定値であるデジタルラッチ信号SD4を加算器(17
)の一方の入力端子に供給する。加算器(17)はこの
デジタルラッチ信号SD4、言い換えれば、量子化誤差
εを入力デジタル信号SDOに加算して次のタイミング
パルスPi(時刻T7で発生する)により量子化するた
めの第1のデジタル信号SDIとして量子化器(11)
に供給する。
以上のような動作を繰り返すことによりD/A変換器(
13)の変換ピントの最下位ビットを原因として(最下
位ビットとに対応する量子化レベルQを原因として)出
力アナログ信号SAIに含まれなかったアナログ量に対
応するデジタル量を捨て去ることなく、次回の量子化の
際に加えるようにしているので量子化による累積誤差の
発生しないD/A変換処理を行うことができるという効
果を有する。
13)の変換ピントの最下位ビットを原因として(最下
位ビットとに対応する量子化レベルQを原因として)出
力アナログ信号SAIに含まれなかったアナログ量に対
応するデジタル量を捨て去ることなく、次回の量子化の
際に加えるようにしているので量子化による累積誤差の
発生しないD/A変換処理を行うことができるという効
果を有する。
次に、本実施例における具体的な数値例について説明す
る。この場合、D/A変換器(13)が分解能バイナリ
1ビツトであり、スケールファクタすなわち量子化レベ
ルQがQ=1であるとする。また、量子化器(11)に
よる整数化処理が四捨五入処理で、入力アナログ信号S
AOの値がS AO=0.75の一定値である。このと
き、D/A変換器(13)の出力アナログ信号SA1の
相加平均(この場合、所定時間tA(第2図A参照)の
平均であるので、いわゆる移動平均)は次の表1に示す
ように得られる。なお、出力アナログ信号SAIの相加
平均SAIは次の第(6)弐によって算出される。
る。この場合、D/A変換器(13)が分解能バイナリ
1ビツトであり、スケールファクタすなわち量子化レベ
ルQがQ=1であるとする。また、量子化器(11)に
よる整数化処理が四捨五入処理で、入力アナログ信号S
AOの値がS AO=0.75の一定値である。このと
き、D/A変換器(13)の出力アナログ信号SA1の
相加平均(この場合、所定時間tA(第2図A参照)の
平均であるので、いわゆる移動平均)は次の表1に示す
ように得られる。なお、出力アナログ信号SAIの相加
平均SAIは次の第(6)弐によって算出される。
相加平均=(ΣS At)十N ・・・ (6)D/
A変換処理の具体例 表1 この表1から、D/A変換処理回数Nを増加することに
より、入力デジタル信号SDOの値がS DO=0.7
5 (一定値)のときに、出力アナログ慴方5Alの指
刀■十羽 5Aルエ )Al =U、ij4こ収束して
いくことが容易に理解される。したがって、量子化レベ
ルQに基づ< D/A変換処理を原因とする累積誤差が
発生しない。なお、第1図例において、D/A変換器(
13)以外の構成要素はすべてソフトウェアによる処理
(コンピュータにより処理)により代替することが可能
であるのでこの装置の構成をきわめて簡単な構成とする
ことができる。
A変換処理の具体例 表1 この表1から、D/A変換処理回数Nを増加することに
より、入力デジタル信号SDOの値がS DO=0.7
5 (一定値)のときに、出力アナログ慴方5Alの指
刀■十羽 5Aルエ )Al =U、ij4こ収束して
いくことが容易に理解される。したがって、量子化レベ
ルQに基づ< D/A変換処理を原因とする累積誤差が
発生しない。なお、第1図例において、D/A変換器(
13)以外の構成要素はすべてソフトウェアによる処理
(コンピュータにより処理)により代替することが可能
であるのでこの装置の構成をきわめて簡単な構成とする
ことができる。
また、本発明は上述の実施例に限らず本発明の要旨を逸
脱することなく種々の構成を採り得ることはもちろんで
ある。
脱することなく種々の構成を採り得ることはもちろんで
ある。
[発明の効果]
以上説明したように、本発明D/A変換処理装置によれ
ば、D/A変換器の変換ビット数の限界によって決定さ
れるD/A変換器の分解能未満の小さい値のデジタル信
号を捨てることなく保持して次回のD/A変換処理の際
にその入力側に加えるようにしているので、量子化によ
る累積誤差が発生しないという効果が得られる。
ば、D/A変換器の変換ビット数の限界によって決定さ
れるD/A変換器の分解能未満の小さい値のデジタル信
号を捨てることなく保持して次回のD/A変換処理の際
にその入力側に加えるようにしているので、量子化によ
る累積誤差が発生しないという効果が得られる。
したがって、結果として、量子化レベル未満の値も出力
することが可能になるという利点を有する。
することが可能になるという利点を有する。
また、D/A変換器以外の構成をソフトウェアで実現す
ることか可能であるので構成が比較的簡単になるという
効果を有する。
ることか可能であるので構成が比較的簡単になるという
効果を有する。
本発明A/D変換処理方法によれば、量子化過程で第1
のデジタル信号をデジタル整数信号に変換し、D/A変
換等価過程でデジタル整数信号をアナログ信号に等しい
第2のデジタル信号に変換している。そして、補正過程
で第1のデジタル信号と第2のデジタル信号との差を得
、この差により第1のデジタル信号を補正している。こ
の差は量子化誤差に相当するので量子化による累積誤差
が発生しないという効果を有する。
のデジタル信号をデジタル整数信号に変換し、D/A変
換等価過程でデジタル整数信号をアナログ信号に等しい
第2のデジタル信号に変換している。そして、補正過程
で第1のデジタル信号と第2のデジタル信号との差を得
、この差により第1のデジタル信号を補正している。こ
の差は量子化誤差に相当するので量子化による累積誤差
が発生しないという効果を有する。
第1図は本発明によるD/A変換処理装置の一実施例の
構成を示すブロック図、第2図はこのD/A変換処理装
置の動作説明に供するタイミング図、第3図は従来のD
/A変換器の原理構成を示す回路図、第4図は従来のD
/A変換器の構成を示すブロック図である。 (11)は量子化器、(13)はD/A変換器、(14
)はD/A変換等価器、(15)は補正器、SDOは入
力デジタル信号、SDIは第1のデジタル信号、5DI
Iはデジタル整数信号、Sn2は第2のデジタル信号、
Sn2はデジタル差信号、SAIは出力アナログ信号で
ある。
構成を示すブロック図、第2図はこのD/A変換処理装
置の動作説明に供するタイミング図、第3図は従来のD
/A変換器の原理構成を示す回路図、第4図は従来のD
/A変換器の構成を示すブロック図である。 (11)は量子化器、(13)はD/A変換器、(14
)はD/A変換等価器、(15)は補正器、SDOは入
力デジタル信号、SDIは第1のデジタル信号、5DI
Iはデジタル整数信号、Sn2は第2のデジタル信号、
Sn2はデジタル差信号、SAIは出力アナログ信号で
ある。
Claims (1)
- 【特許請求の範囲】 1、第1のデジタル信号を量子化レベルの単位で整数化
してデジタル整数信号を出力する量子化器と、 上記デジタル整数信号を量子化レベルに比例したアナロ
グ信号に変換するD/A変換器と、上記デジタル整数信
号を上記アナログ信号に等しい第2のデジタル信号に変
換するD/A変換等価器と、 上記第1のデジタル信号と第2のデジタル信号との差を
求め、上記第1のデジタル信号に対し、この差に応じた
補正処理を行う補正器とを備えることを特徴とするD/
A変換処理装置。 2、第1のデジタル信号を量子化レベルの単位で整数化
してデジタル整数信号を得る量子化過程と、 上記デジタル整数信号を量子化レベルに比例したアナロ
グ信号に変換するD/A変換過程と、上記デジタル整数
信号を上記アナログ信号に等しい第2のデジタル信号に
変換するD/A変換等価過程と、 上記第1のデジタル信号と第2のデジタル信号との差を
求め、上記第1のデジタル信号に対し、この差に応じた
補正処理を行う補正過程とを有することを特徴とするD
/A変換処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33833690A JPH04207715A (ja) | 1990-11-30 | 1990-11-30 | D/a変換処理装置およびその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33833690A JPH04207715A (ja) | 1990-11-30 | 1990-11-30 | D/a変換処理装置およびその方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04207715A true JPH04207715A (ja) | 1992-07-29 |
Family
ID=18317195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33833690A Pending JPH04207715A (ja) | 1990-11-30 | 1990-11-30 | D/a変換処理装置およびその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04207715A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60191523A (ja) * | 1984-03-13 | 1985-09-30 | Matsushita Electric Ind Co Ltd | デイジタル−アナログ変換器 |
JPH0223722A (ja) * | 1988-07-13 | 1990-01-25 | Matsushita Electric Ind Co Ltd | ディジタル−アナログ変換装置 |
-
1990
- 1990-11-30 JP JP33833690A patent/JPH04207715A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60191523A (ja) * | 1984-03-13 | 1985-09-30 | Matsushita Electric Ind Co Ltd | デイジタル−アナログ変換器 |
JPH0223722A (ja) * | 1988-07-13 | 1990-01-25 | Matsushita Electric Ind Co Ltd | ディジタル−アナログ変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5905453A (en) | Dithered sigma delta modulator having programmable full scale range adjustment | |
JP2924373B2 (ja) | A/d変換回路 | |
EP0381715A1 (en) | DIGITAL CORRECTION CIRCUIT AND METHOD FOR DATA CONVERTERS. | |
US7532139B2 (en) | System and method for converting analog values into digital form | |
JPH04207715A (ja) | D/a変換処理装置およびその方法 | |
EP0620675B1 (en) | Method of and apparatus for converting gradations of image data | |
JPH07193755A (ja) | デジタルクランプ回路 | |
US6486919B1 (en) | Apparatus and method for correcting jitter in a television system | |
EP0604759B1 (en) | Method of and apparatus for processing digital image data | |
US5960122A (en) | Method of and apparatus for processing digital image data | |
US20120249203A1 (en) | Signal generator | |
US5396248A (en) | Noise shaping circuit | |
JPH05160727A (ja) | A/d変換器 | |
GB2249236A (en) | Television signal black level clamping circuit | |
JP2005027206A (ja) | 階調変換処理装置、電子カメラおよび階調変換プログラム | |
JPH0145254B2 (ja) | ||
JPH0335666A (ja) | 映像信号クランプ回路 | |
JP2716140B2 (ja) | コード変換器及びエンコーダ装置 | |
JPH04302223A (ja) | 回路装置 | |
JP2895601B2 (ja) | 原稿読取装置 | |
JP3387165B2 (ja) | クランプ電位補正回路 | |
KR920008662B1 (ko) | 움직임량의 계수화 방법 및 회로 | |
KR920009069B1 (ko) | 운동량의 비트수 확장 회로 및 방법 | |
JPH10222640A (ja) | 画像処理装置 | |
JPH0793585B2 (ja) | 量子化器 |