JPH04207715A - Ｄ／ａ変換処理装置およびその方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デジタル信号のアナログ信号変換処理に適用
して好適なり／Ａ変換処理装置およびその方法に関する
。

［発明の概要］ 本発明は、デジタル信号のアナログ信号変換処理に適用
して好適なり／Ａ変換処理装置において、第１のデジタ
ル信号を量子化レベルの単位で整数化してデジタル整数
信号を出力する量子化器と、デジタル整数信号を量子化
レベルに比例したアナログ信号に変換するＤ／Ａ変換器
と、デジタル整数信号をアナログ信号に等しい第２のデ
ジタル信号に変換するＤ／Ａ変換等価器と、第１のデジ
タル信号と第２のデジタル信号との差を求め、第１のデ
ジタル信号に対し、この差に応した補正処理を行う補正
器とを備えることにより、Ｄ／Ａ変換器における量子化
による累積誤差を発生しないようにしたものである。

また、本発明方法は、デジタル信号のアナログ信号処理
に適用して好適なＡ／Ｄ変換処理方法において、第１の
デジタル信号を量子化レベルの単位で整数化してデジタ
ル整数信号を得る量子化過程と、デジタル整数信号を量
子化レベルに比例したアナログ信号に変換するＤ／Ａ変
換過程と、デジタル整数信号をアナログ信号に等しい第
２のデジタル信号に変換するＤ／Ａ変換等価過程と、第
１のデジタル信号と第２のデジタル信号との差を求め、
第１のデジタル信号に対し、この差に応じた補正処理を
行う補正過程とを有する とにより、Ｄ／Ａ変換処理における量子化による累積誤
差を発生しないようにしたものである。

〔従来の技術］ 従来のＤ／Ａ変換器の例の原理を第３図に示す（参考引
用文献「電子計測４都築泰雄著、コロナ社、１９８１年
、５７頁、５８頁）。

この第３図において、端子（１）　（２）から出力側を
見たインピーダンスはゼロ値であるものと仮定する。こ
の場合、出力電流■は次の第（１）式で表すことができ
る。

１　＝Ｂｎ−１（Ｖｓ／２°Ｒ）＋Ｂｎ−２（Ｖｓ／２
’Ｒ）−ｔ−・・・±ＢＯ（Ｖｓ／２”Ｒ）　　　　　
−−（１）ここで、記号Ｂｎ−１，Ｂｎ−２，−、ＢＯ
はスイッチがオン状態のときに１値、オフ状態のときに
Ｏ値をとるものとする。なお、Ｒは抵抗値を示し、Ｖｓ
は基準電圧を示している。このとき、出力電流Ｉは次の
第（２）式に示す数列で表わされるｎビットの２進数に
比例することになる。

Ｂｎ−１，Ｂｎ−２，・・・、　ＢＯ−−（２）したが
って、第４図に示すように、入力回路（５）に供給され
るｎピントの入力デジタル信号は、その値に応じて１値
ならばオン状態、０値ならばオフ状態として電子スイッ
チ（６）を制御する。電子スイッチ（６）の出力信号は
、基準電圧Ｖｓか供給されている電流合成回路（７）で
、それぞれのビットに対応する電流として加算され、そ
の和が出力電流Ｉとして出力される。この出力電流Ｉは
電流・電圧変換器（８）により出力アナログ電圧信号に
変換される。この出力アナログ電圧信号は入力デジタル
信号の値に比例した値をとる。

この場合、Ｄ／Ａ変換の変換ビット数は有限であること
からそれ以上のビット数を有する入力デジタル信号をＤ
／Ａ変換しようとする際に誤差が発生する。この誤差は
離散的な量（デジタル量）を連続的な量（アナログ量）
に変換する際に発生する誤差であり、切上げまたは切捨
て処理ではＤ／Ａ変換器の最下位ピッ）　（ＬＳＢ）に
相当する誤差、四捨五入処理ではＬＳＢの１７２に相当
する誤差になる。

したがって、入力デジタル信号の属性が、例えば、ホワ
イトノイズ的属性を有する信号である場合には、Ｄ／Ａ
変換後の量子化誤差を含むアナログ信号を累積した値は
、ホワイトノイズ的属性を有するので増加することはな
い。

［発明が解決しようとする課題］ しかしながら、人力デジタル信号の属性がカラーノイズ
的属性を有する信号である場合には、Ｄ／Ａ変換後の量
子化誤差を含むアナログ信号を累積した値が増加してし
まう場合がある。言い換えれば、入力デジタル信号と出
力アナログ信号についてそれぞれを別々に所定時間積分
した値が異なる（差がある）場合がある。このように累
積誤差が発生すると、出力アナログ信号の使用用途によ
っては、制約条件となり、Ｄ／Ａ変換器を使用すること
ができないという重大な問題が発生する。

本発明はかかる点に鑑みてなされたものであり、Ｄ／Ａ
変換器の分解能をあげな（でも量子化による累積誤差が
発生しないＤ／Ａ変換処理装置およびその方法を提供す
ることを目的とする。

［課題を解決するための手段］ 本発明Ｄ／Ａ変換処理装置は、例えば、第１図に示すよ
うに、第１のデジタル信号ＳＤＩを量子化レベルの単位
で整数化してデジタル整数信号５ＤＩＩを出力する量子
化器（１１）と、デジタル整数信号５ＤＩＩを量子化レ
ベルに比例したアナログ信号ＳＡＩに変換するＤ／Ａ変
換器（１３）と、デジタル整数信号５Ｄ１ｒをアナログ
信号ＳＡＩに等しい第２のデジタル信号ＳＤ２に変換す
るＤ／Ａ変換等価器（１４）と、第１のデジタル信号Ｓ
ＤＩと第２のデジタル信号ＳＤ２との差ＳＤ３を求め、
第１のデジタル信号ＳＤＩに対し、この差ＳＤ３に応し
た補正処理を行う補正器（１５）とを備えるものである
。

また、本発明Ｄ／Ａ変換処理方法は、例えば、第１図お
よび第２図に示すように、第１のデジタル信号ＳＤＩを
量子化レベルの単位で整数化し、デジタル整数信号５Ｄ
ＩＩを得る量子化過程（時刻Ｔ１〜Ｔ２）と、デジタル
整数信号５ＤＩＩを量子化レベルに比例したアナログ信
号ＳＡＩに変換するＤ／Ａ変換過程（時刻Ｔ３〜Ｔ４）
と、デジタル整数信号５ＤＩＩをアナログ信号ＳＡＩに
等しい第２のデジタル信号ＳＤ２に変換するＤ／Ａ変換
等価過程（時刻Ｔ３〜Ｔ４）と、第１のデジタル信号Ｓ
ＤＩと第２のデジタル信号ＳＤ２との差ＳＤ３を求め、
第１のデジタル信号ＳＤＩに対し、この差Ｓ’Ｄ３に応
じた補正処理を行う補正過程（時刻Ｔ４〜Ｔ６）とを有
するものである。

［作用］ 本発明Ａ／Ｄ変換処理装置によれば、量子化器（１１）
によって第１のデジタル信号ＳＤＩから変換されたデジ
タル整数信号５ＤＩＩをＤ／Ａ変換器（１３）により量
子化レベルに比例したアナログ信号ＳＡＩに変換する。

また、Ｄ／Ａ変換等価器（１４）によりデジタル整数信
号５ＤＩＩをアナログ信号ＳＡＩに等しい第２のデジタ
ル信号ＳＤ２に変換する。補正器（１５）により第１の
デジタル信号ＳＤＩと第２のデジタル信号ＳＤ２との差
ＳＤ３を得、この差ＳＤ３により第１のデジタル信号Ｓ
ＤＩを補正する。この差ＳＤ３は量子化誤差に相当する
ので、量子化による累積誤差が発生しない。

本発明Ａ／Ｄ変換処理方法によれば、量子化過程（時刻
Ｔｌ−Ｔ２）で第１のデジタル信号ＳＤＩをデジタル整
数信号５ＤＩＩに変換し、Ｄ／Ａ変換等価過程（時刻Ｔ
３〜Ｔ４）でデジタル整数信号ＳＤ１［をアナログ信号
ＳＡＩに等しい第２のデジタル信号ＳＤ２に変換してい
る。そして、補正過程（時刻Ｔ４〜Ｔ６）で第１のデジ
タル信号ＳＤＩと第２のデジタル信号ＳＤ２との差ＳＤ
３を得、この差ＳＤ３により第１のデジタル信号ＳＤＩ
を補正している。この差ＳＤ３は量子化誤差に相当する
ので量子化による累積誤差が発生しない。

［実施例］ 以下、本発明Ｄ／Ａ変換処理装置およびその方法の一実
施例について図面を参照して説明する。

第１図において、（１１）は量子化器であり、この量子
化器（１１）は供給される第１のデジタル信号ＳＤＩを
タイミングパルス発生器（１２）から供給されるタイミ
ングパルスＰＩごとにデジタル整数信号５ＤＩＩに整数
化変換するものである。ここで、この量子化器（１１）
の量子化レベルをＱとするとその整数化処理は量子化レ
ベルＱを単位として次の第（３）式に示すように行われ
る。

５ＤＩＩ＝　［ＳＤ１÷Ｑ１　　　　・・・　（３）こ
の第（３）式中、記号［ＳＤ１÷Ｑ］はｒｓＤｔ÷Ｑ」
の整数部分を表し、この実施例では四捨五入処理による
ものとする。四捨五入処理以外に切上げ処理または切捨
て処理によってもよい。

タイミングパルス発生器路（１２）は、第２図Ｂに示す
ように、−操作シーケンス時間ｔＣ内に、時間ｔＢごと
にタイミングパルス発生器外にタイミングパルスＰ２．
Ｐ３をそれぞれ発生するものである。

再び、第１図において、量子化器（１１）より出力され
るデジタル整数信号５ＤＩＩは、Ｄ／Ａ変換器（３）に
よりタイミングパルスＰ２ごとに出力アナログ信号ＳＡ
Ｉに変換される。この出力アナログ信　　　′号ｓＡ１
はデジタル整数信号５ＤＩＴに比例した電流信号または
電圧信号になる。

また、デジタル整数信号５ＤＩＩは、Ｄ／Ａ変換等価器
（１４）により、Ｄ／Ａ変換器（１３）と同一のタイミ
ングパルスＰ２ごとに出力アナログ信号ＳＡＩに等しい
第２のデジタル信号ＳＤ２にも変換される。

この第２のデジタル信号ＳＤ２は補正器（１５）を構成
する減算器（１８）により第１のデジタル信号ＳＤＩか
ら減算され、同様に補正器（１５）を構成するランチ（
１６）にデジタル差信号Ｓ　Ｄ３　（Ｓ　Ｄ３＝　Ｓ　
Ｄｉ−Ｓ　Ｄ２）として供給される。このデジタル差信
号ＳＤ３は量子化器（１１）による量子化誤差に対応す
る値である。言い換えれば、Ｄ／Ａ変換器でアナログ信
号に変換することのできなかった量である。

ラッチ（１６）はタイミングパルスＰ３ごとにデジタル
差信号ＳＤ３をラッチし、デジタルラッチ信号ＳＤ４を
同様に補正器（１５）を構成する加算器（１７）の一方
の入力端子に供給する。

この場合、加算器（１７）の他方の入力端子には入力デ
ジタル信号ＳＤＯが供給されているので、この加算器（
１７）の出力信号が次に供給されるタイミングパルスＰ
ｌにより量子化される第１のデジタル信号ＳＤＩとして
量子化器（１１）に供給される。

次に、上述の実施例の動作について詳しく説明する。

第１図に示すＤ／Ａ変換処理装置は、第２図Ａに示すよ
うに、タイミング時間ＬＡごとに入力デジタル信号ＳＡ
Ｏを出力アナログ信号ＳＡＩに変換する。そして、この
タイミング時間ＬＡ内において、本発明における特徴的
な一連のシーケンスが行われる。なお、時間ｔＡは、常
時一定の時間である必要はなく、少なくとも時間ｔＣを
確保できる範囲で伸縮してもよい。

そこで、先ず、時間ｔＡ内の量子化過程（時刻１１〜１
２間）においては、タイミングパルス発生器（１２）か
らタイミングパルスＰ１が発生し、このタイミングパル
スＰ１が発生している期間内において第１のデジタル信
号ＳＤＩがデジタル整数信号５ＤＩＩに変換される。な
お、デジタルラッチ信号ＳＤ４がゼロ値である場合には
、入力デジタル信号ＳＤＯがそのまま第１のデジタル信
号ＳＤＩとして量子化器（１１）に供給され、この量子
化器によりそのまま上述の第（３）式に基づく整数化処
理（量子化処理）がなされることになる。ただし、量子
化の際に量子化レベルＱを原因とする量子化誤差εが発
生する。

次に、時間ｔＢ経過後、時間ｔＡ内のＤ／Ａ変換等価過
程（時刻１３〜１４間）においてタイミングパルスＰ２
が発生し、このタイミングパルスＰ２の発生期間にデジ
タル整数信号５ＤＩＩが、Ｄ／Ａ変換器（１３）により
出力アナログ信号ＳＡＩに変換される。この場合、Ｄ／
Ａ変換器（１３）のスケールファクタを量子化レベルＱ
と同一の値に設定しておくことにより出力アナログ信号
ＳＡＩは次の第（４）式に示すように得られる。

５Ａｌ＝ＳＤＩＩＸＱ＝　［ＳＤ１＋Ｑ］　ＸＱ−（４
）その一方、タイミングパルスＰ２の発生期間にデジタ
ル整数信号５ＤＩＩが、Ｄ／Ａ変換等価器（１４）によ
りアナログ信号ＳＡＩに等しい第２のデジタル信号ＳＤ
２　（ＳＤ２＝　［ＳＤｉ÷ＱコＸＱ）に変換される。

ここで、時間ｔＢは入力デジタル信号ＳＤＯの変化の大
きさが量子化器（１１）による量子化レベルＱに比較し
て無視できる程に小さくなる時間に設定しておく。この
ように設定しておくことにより、時刻Ｔ４〜Ｔ６間の補
正過程のうち、時刻Ｔ４〜Ｔ５間に行われる減算器（１
８）の処理による出力信号であるデジタル差信号Ｓ　Ｄ
３　（、Ｓ　Ｄ３＝　Ｓ　ＤＩ−３Ｄ２）の値は量子化
誤差ε、言い換えれば、量子化器（１１）で変換するこ
とのできなかったデジタル量、すなわち、Ｄ／Ａ変換器
（１３）で変換することのできなかったデジタル量に一
致することになる。この量子化誤差εは次の第（５）式
で表すことができる。

ε＝ＳＤ３＝ＳＤｌ−３Ｄ２ ＝ＳＤＩ−［ＳＤ１÷Ｑ］　ＸＱ　　　・・・・・・（
５）そこで、さらに、時間ｔＢ経過後、ランチ（１６）
において、時刻Ｔ５〜Ｔ６間に発生するタイミングパル
スＰ３により、このデジタル差信号ＳＤ３をラッチし、
一定値であるデジタルラッチ信号ＳＤ４を加算器（１７
）の一方の入力端子に供給する。加算器（１７）はこの
デジタルラッチ信号ＳＤ４、言い換えれば、量子化誤差
εを入力デジタル信号ＳＤＯに加算して次のタイミング
パルスＰｉ（時刻Ｔ７で発生する）により量子化するた
めの第１のデジタル信号ＳＤＩとして量子化器（１１）
に供給する。

以上のような動作を繰り返すことによりＤ／Ａ変換器（
１３）の変換ピントの最下位ビットを原因として（最下
位ビットとに対応する量子化レベルＱを原因として）出
力アナログ信号ＳＡＩに含まれなかったアナログ量に対
応するデジタル量を捨て去ることなく、次回の量子化の
際に加えるようにしているので量子化による累積誤差の
発生しないＤ／Ａ変換処理を行うことができるという効
果を有する。

次に、本実施例における具体的な数値例について説明す
る。この場合、Ｄ／Ａ変換器（１３）が分解能バイナリ
１ビツトであり、スケールファクタすなわち量子化レベ
ルＱがＱ＝１であるとする。また、量子化器（１１）に
よる整数化処理が四捨五入処理で、入力アナログ信号Ｓ
ＡＯの値がＳ　ＡＯ＝０．７５の一定値である。このと
き、Ｄ／Ａ変換器（１３）の出力アナログ信号ＳＡ１の
相加平均（この場合、所定時間ｔＡ（第２図Ａ参照）の
平均であるので、いわゆる移動平均）は次の表１に示す
ように得られる。なお、出力アナログ信号ＳＡＩの相加
平均ＳＡＩは次の第（６）弐によって算出される。

相加平均＝（ΣＳ　Ａｔ）十Ｎ　・・・　　（６）Ｄ／
Ａ変換処理の具体例 表１ この表１から、Ｄ／Ａ変換処理回数Ｎを増加することに
より、入力デジタル信号ＳＤＯの値がＳ　ＤＯ＝０．７
５　（一定値）のときに、出力アナログ慴方５Ａｌの指
刀■十羽　５Ａルエ　）Ａｌ　＝Ｕ、ｉｊ４こ収束して
いくことが容易に理解される。したがって、量子化レベ
ルＱに基づ＜　Ｄ／Ａ変換処理を原因とする累積誤差が
発生しない。なお、第１図例において、Ｄ／Ａ変換器（
１３）以外の構成要素はすべてソフトウェアによる処理
（コンピュータにより処理）により代替することが可能
であるのでこの装置の構成をきわめて簡単な構成とする
ことができる。

また、本発明は上述の実施例に限らず本発明の要旨を逸
脱することなく種々の構成を採り得ることはもちろんで
ある。

［発明の効果］ 以上説明したように、本発明Ｄ／Ａ変換処理装置によれ
ば、Ｄ／Ａ変換器の変換ビット数の限界によって決定さ
れるＤ／Ａ変換器の分解能未満の小さい値のデジタル信
号を捨てることなく保持して次回のＤ／Ａ変換処理の際
にその入力側に加えるようにしているので、量子化によ
る累積誤差が発生しないという効果が得られる。

したがって、結果として、量子化レベル未満の値も出力
することが可能になるという利点を有する。

また、Ｄ／Ａ変換器以外の構成をソフトウェアで実現す
ることか可能であるので構成が比較的簡単になるという
効果を有する。

本発明Ａ／Ｄ変換処理方法によれば、量子化過程で第１
のデジタル信号をデジタル整数信号に変換し、Ｄ／Ａ変
換等価過程でデジタル整数信号をアナログ信号に等しい
第２のデジタル信号に変換している。そして、補正過程
で第１のデジタル信号と第２のデジタル信号との差を得
、この差により第１のデジタル信号を補正している。こ
の差は量子化誤差に相当するので量子化による累積誤差
が発生しないという効果を有する。

【図面の簡単な説明】

第１図は本発明によるＤ／Ａ変換処理装置の一実施例の
構成を示すブロック図、第２図はこのＤ／Ａ変換処理装
置の動作説明に供するタイミング図、第３図は従来のＤ
／Ａ変換器の原理構成を示す回路図、第４図は従来のＤ
／Ａ変換器の構成を示すブロック図である。 （１１）は量子化器、（１３）はＤ／Ａ変換器、（１４
）はＤ／Ａ変換等価器、（１５）は補正器、ＳＤＯは入
力デジタル信号、ＳＤＩは第１のデジタル信号、５ＤＩ
Ｉはデジタル整数信号、Ｓｎ２は第２のデジタル信号、
Ｓｎ２はデジタル差信号、ＳＡＩは出力アナログ信号で
ある。

Claims (1)

1. 【特許請求の範囲】 １、第１のデジタル信号を量子化レベルの単位で整数化
   してデジタル整数信号を出力する量子化器と、 上記デジタル整数信号を量子化レベルに比例したアナロ
   グ信号に変換するＤ／Ａ変換器と、上記デジタル整数信
   号を上記アナログ信号に等しい第２のデジタル信号に変
   換するＤ／Ａ変換等価器と、 上記第１のデジタル信号と第２のデジタル信号との差を
   求め、上記第１のデジタル信号に対し、この差に応じた
   補正処理を行う補正器とを備えることを特徴とするＤ／
   Ａ変換処理装置。 ２、第１のデジタル信号を量子化レベルの単位で整数化
   してデジタル整数信号を得る量子化過程と、 上記デジタル整数信号を量子化レベルに比例したアナロ
   グ信号に変換するＤ／Ａ変換過程と、上記デジタル整数
   信号を上記アナログ信号に等しい第２のデジタル信号に
   変換するＤ／Ａ変換等価過程と、 上記第１のデジタル信号と第２のデジタル信号との差を
   求め、上記第１のデジタル信号に対し、この差に応じた
   補正処理を行う補正過程とを有することを特徴とするＤ
   ／Ａ変換処理方法。