JPH06268057A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06268057A
JPH06268057A JP5050955A JP5095593A JPH06268057A JP H06268057 A JPH06268057 A JP H06268057A JP 5050955 A JP5050955 A JP 5050955A JP 5095593 A JP5095593 A JP 5095593A JP H06268057 A JPH06268057 A JP H06268057A
Authority
JP
Japan
Prior art keywords
region
oxide film
impurity
ions
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5050955A
Other languages
English (en)
Other versions
JP3462886B2 (ja
Inventor
Naohito Chikamatsu
松 尚 人 親
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP05095593A priority Critical patent/JP3462886B2/ja
Priority to KR1019940004504A priority patent/KR0166991B1/ko
Priority to EP94103787A priority patent/EP0615288A3/en
Publication of JPH06268057A publication Critical patent/JPH06268057A/ja
Priority to US08/566,490 priority patent/US5691564A/en
Application granted granted Critical
Publication of JP3462886B2 publication Critical patent/JP3462886B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 高集積化と動作速度の向上を同時に達成する
ことができる半導体装置の製造方法を提供する。 【構成】 半導体基板１０１の表面部分において、素子
分離領域に絶縁膜２０２，２０３を形成する工程と、絶
縁膜２０２，２０３が形成された半導体基板１０１の表
面のうち所望の領域（II）に写真蝕刻法を用いてレジス
ト膜２０４を形成する工程と、レジスト膜２０４をマス
クとして所望の領域（II）以外の領域（Ｉ）にチャネル
ストッパ用の不純物イオンを注入する工程とを備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴い、素子自体
の微細化と共に素子を微細な領域で分離する技術が重要
になっている。近年では素子分離を行う場合、素子分離
領域にフィールド酸化膜を形成し、ウエルと同型の不純
物をチャネルストッパとして注入することが行われてい
る。この不純物の濃度は、フィールド酸化膜の真下がピ
ークになるようにする必要がある。このようなフィール
ドイオン注入をフィールド酸化膜を形成した後に行うこ
とにより、フィールド酸化膜形成時の熱工程によって不
純物が拡散することがなく、不純物分布の制御性を高め
ることができる。以下に、従来行われていた素子分離法
について図２を用いて説明する。
【０００３】図２（ａ）のように、半導体基板１０１の
表面部分に所定の不純物濃度でボロンイオン（Ｂ+ ）等
を注入してｐ型ウエル１１５を形成し、その表面に熱酸
化法により熱酸化膜１０２を形成する。この後、ＣＶＤ
法を用いて多結晶シリコン膜１０３を約１０００オング
ストローム、シリコン窒化膜１０４を約２０００オング
ストローム、多結晶シリコン膜１０５を約３０００オン
グストロームの膜厚で順に堆積する。多結晶シリコン膜
１０５上に写真蝕刻法を用いて、素子領域を覆うように
レジスト膜１０６を形成する。
【０００４】レジスト膜１０６をマスクとして、多結晶
シリコン膜１０５に異方性イオンエッチングを行い、熱
酸化によって堆積を膨脹させて図２（ｂ）に示されるよ
うなシリコン酸化膜１０７を得る。得られたシリコン酸
化膜１０７をマスクとしてシリコン窒化膜１０４に異方
性イオンエッチングを行い、多結晶シリコン膜１０３の
途中まで除去した時点で停止する。この後、シリコン酸
化膜１０７をフッ化アンモニウム（NH4 F ）を用いて除
去する。
【０００５】図２（ｃ）のように、半導体基板１０１の
うち素子分離領域の部分を酸化してフィールド酸化膜１
０８を形成する。
【０００６】図２（ｃ）のように、シリコン窒化膜１０
４ａ及び多結晶シリコン膜１０３ａをケミカルドライエ
ッチング（以下、ＣＤＥという）法等を用いて除去し、
熱酸化膜１０２をＮＨ4 Ｆエッチングで除去した後、表
面に熱酸化法を用いて約１２０オングストロームのシリ
コン酸化膜１０９を形成する。パンチスルーを防止する
ため、ボロンイオン（Ｂ+ ）を加速電圧１６０ｋｅＶ、
ドーズ量２×１０13１／cm2 の条件で、深さがフィール
ド酸化膜１０８の直下になるように注入する。
【０００７】図２（ｅ）に示されるように、素子領域の
表面上にゲート酸化膜１１１を形成し、その上にゲート
電極１１２を形成し、イオン注入を行ってドレイン、ソ
ース領域となる不純物領域１１３を形成する。さらに、
メタライゼーション工程等を経て図示されていない配線
層を形成して半導体装置を得る。
【０００８】
【発明が解決しようとする課題】しかし、従来の素子分
離法には次のような問題があった。フィールド酸化膜１
０８を形成した後フィールドイオンを注入するため、フ
ィールド酸化膜１０８とフィールドイオン注入による不
純物領域１１０とを自己整合的に形成することができな
い。そこで、素子分離領域と素子領域との両方の領域に
フィールドイオンの注入が行われる。この結果、素子領
域に注入されたフィールドイオンによって、素子領域中
の不純物濃度が増加し、ブレイクダウン耐圧が悪化す
る。
【０００９】さらに、フィールドイオンの注入は、上述
したように不純物イオンがフィールド酸化膜の直下に位
置するように深く行う。しかし、熱拡散工程等を経る段
階でチャネル付近まで不純物が染み出していく。これに
より、素子領域中のチャネル領域の不純物濃度まで増加
し、閾値電圧に変動が生じる。さらに、素子領域中の不
純物領域１１３の不純物濃度が増加することで、不純物
領域１１３と半導体基板１０１との間の容量が増大し、
動作速度が低下するという問題もあった。
【００１０】本発明は上記事情に鑑みてなされたもの
で、高集積化と動作速度の向上という相反する要求を満
たし、さらにブレイクダウン耐圧を向上させることので
きる半導体装置の製造方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の表面部分における素子分離領域
に絶縁膜を形成する工程と、前記絶縁膜が形成された前
記半導体基板の表面のうち、所望の領域に写真蝕刻法を
用いてレジスト膜を形成する工程と、前記レジスト膜を
マスクとしてチャネルストッパ用の不純物イオンを注入
する工程とを備えたことを特徴としている。
【００１２】ここで、前記半導体基板の表面部分に形成
された前記絶縁膜のうち、前記所望の領域に形成された
ものは、前記所望の領域以外に形成されたものよりも幅
が広く形成されていてもよい。
【００１３】
【作用】チャネルストッパ用の不純物イオンを、半導体
基板の表面全体に注入するのではなく、所望の領域には
注入せず、他の領域にのみ注入する。このように、所望
の領域には不純物イオンを注入しないことで、素子領域
における不純物濃度を増加させず、基板との間の容量を
軽減して動作速度を速め、また素子領域のブレイクダウ
ン耐圧を向上させることができる。逆に、所望の領域以
外には不純物イオンを注入してチャネルストッパとして
の機能を高めることで、絶縁膜の幅を小さくしても支障
がないため、高集積化に寄与することができる。
【００１４】ここで、不純物イオンを注入しない所望の
領域には幅の広い絶縁膜を形成することでチャネルスト
ッパとして必要な機能を確保することができ、さらに素
子領域と基板との間の容量を低減することで高速化が実
現される。不純物イオンを注入する領域には、幅の狭い
絶縁膜を形成して高集積化を達成することができる。
【００１５】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。
【００１６】図１に、本実施例による半導体装置の製造
方法により得られる工程別の素子の縦断面を示す。上述
の図２（ａ）から図（ｃ）までに図示されたフィールド
酸化膜１０８を形成する工程までは従来の方法と同様で
あり、説明を省略する。但し、本実施例では高集積化が
必要な領域（Ｉ）ではフィールド酸化膜２０２の幅が短
く、高集積化よりも動作速度の高速化がより優先される
領域（II）では、フィールド酸化膜２０３の幅が大きく
なるように形成される。ここで、領域（Ｉ）にはチャネ
ルストッパ用にフィールドイオンを注入し、領域（II）
には注入しない。
【００１７】フィールド酸化膜２０２、２０３が形成さ
れた後、図１（ａ）に示されるように、写真蝕刻法によ
り領域（II）のみを覆うようにレジスト膜２０４が形成
される。このレジスト膜２０４をマスクとして、例えば
ｐ型不純物イオンとしてボロンイオン（Ｂ+ ）が、例え
ば加速電圧１６０ｋｅＶ、ドーズ量２×１０13で、領域
（Ｉ）にのみ注入される。これにより、フィールド酸化
膜２０２直下の深さに、パンチスルー防止用不純物層２
０５が形成される。
【００１８】この後、図２（ｂ）のようにゲート酸化膜
１０９を形成し、多結晶シリコン等を堆積して所望の形
状に加工してゲート電極２０６を形成する。さらに、不
純物イオンを注入して不純物領域２０７を形成し、図示
されていない配線層を形成して半導体装置を形成する。
【００１９】このように、高集積化と動作速度という相
反する要求に対応できるように、必要な領域にのみフィ
ールドイオンの注入を行う。
【００２０】例えば、半導体記憶装置ではメモリセルや
デコーダ、センスアンプ等の回路では高集積化の方が優
先される。このような領域（Ｉ）ではフィールド酸化膜
２０２の幅を、例えば０．７μｍというように小さく形
成する。そして、パンチスルー防止のためフィールドイ
オンを注入する。
【００２１】フィールドイオンを注入すると、上述した
ように素子領域中のチャネル領域の不純物濃度まで上昇
し、閾値電圧が深くなる。この結果、リーク電流の低減
にも寄与し得る。また、これを利用することで、ゲート
酸化膜の厚みが異なる素子間の閾値電圧をほぼ同一にす
ることができ、結果的に全体の動作速度を高速化するこ
とができる。
【００２２】逆に、例えば半導体記憶装置における入出
力バッファ等のように、高集積化よりも動作速度が優先
される回路が形成される領域（II）では、フィールド酸
化膜２０３の幅を例えば１．５μｍというように大きく
形成する。これにより、フィールドイオンを注入しなく
とも、パンチスルーを防止することができる。
【００２３】この結果、素子領域における不純物領域の
不純物濃度が増加せず、基板との間の容量が増大しない
ため動作速度を高速化させることができる。また、素子
領域の不純物領域の不純物濃度が上昇するのを防ぐこと
で、ブレイクダウン耐圧を向上させることができる。さ
らに、フィールドイオンを注入せず不純物領域下の不純
物濃度を低減することで、ドレイン近傍での電界の集中
を防ぎ、緩和することができる。この結果、ホットキャ
リアの生成を抑制することができ、信頼性の高いＭＯＳ
型トランジスタを得ることができる。
【００２４】上述した実施例は一例であり、本発明を限
定するものではない。例えば、本実施例ではＮチャネル
型ＭＯＳトランジスタを形成する場合を例にとって説明
したが、Ｐチャネル型ＭＯＳトランジスタを形成する場
合も同様に本発明を適用することができる。
【００２５】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、チャネルストッパ用の不純物イ
オンを所望の領域には注入せず、他の領域にのみ注入す
ることで、所望の領域では素子領域の不純物濃度の増加
を防止し、基板との間の容量を軽減して動作速度を速
め、素子のブレイクダウン耐圧を向上させることがで
き、またドレイン近傍での電界を緩和することができる
ため、ホットキャリアの生成を抑制して信頼性を高める
ことが可能である。
【００２６】逆に所望の領域以外には不純物イオンを注
入してチャネルストッパとしての機能を高めることで絶
縁膜の幅を小さく形成することができ、高集積化に寄与
すると共に、素子領域中の不純物濃度を高めて閾値電圧
を高めてリーク電流を低減することが可能である。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置の製造方法
を説明した工程別素子断面図。
【図２】従来の半導体装置の製造方法を説明した工程別
素子断面図。
【符号の説明】
１０１ 半導体基板 １０９ シリコン酸化膜 １１５ ｐ型ウエル ２０２，２０３ フィールド酸化膜 ２０４ レジスト膜 ２０５ パンチスルー防止用不純物層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の表面部分における素子分離領
    域に絶縁膜を形成する工程と、 前記絶縁膜が形成された前記半導体基板の表面のうち、
    所望の領域に写真蝕刻法を用いてレジスト膜を形成する
    工程と、 前記レジスト膜をマスクとしてチャネルストッパ用の不
    純物イオンを注入する工程とを備えたことを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】前記半導体基板の表面部分に形成された前
    記絶縁膜のうち、前記所望の領域に形成されたものは、
    前記所望の領域以外に形成されたものよりも幅が広く形
    成されていることを特徴とする請求項１記載の半導体装
    置の製造方法。
JP05095593A 1993-03-11 1993-03-11 半導体装置 Expired - Fee Related JP3462886B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP05095593A JP3462886B2 (ja) 1993-03-11 1993-03-11 半導体装置
KR1019940004504A KR0166991B1 (ko) 1993-03-11 1994-03-09 반도체 장치
EP94103787A EP0615288A3 (en) 1993-03-11 1994-03-11 A method of manufacturing a semiconductor device having an isolation region.
US08/566,490 US5691564A (en) 1993-03-11 1995-12-04 Semiconductor device with high speed operation and high integration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05095593A JP3462886B2 (ja) 1993-03-11 1993-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH06268057A true JPH06268057A (ja) 1994-09-22
JP3462886B2 JP3462886B2 (ja) 2003-11-05

Family

ID=12873251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05095593A Expired - Fee Related JP3462886B2 (ja) 1993-03-11 1993-03-11 半導体装置

Country Status (4)

Country Link
US (1) US5691564A (ja)
EP (1) EP0615288A3 (ja)
JP (1) JP3462886B2 (ja)
KR (1) KR0166991B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672539A (en) * 1994-01-14 1997-09-30 Micron Technology, Inc. Method for forming an improved field isolation structure using ozone enhanced oxidation and tapering
JP2694815B2 (ja) * 1995-03-31 1997-12-24 日本電気株式会社 半導体装置およびその製造方法
EP0762493A1 (en) * 1995-08-03 1997-03-12 Motorola, Inc. Semiconductor device having field oxide regions and a field implant and method of manufacturing the same
JP2919379B2 (ja) * 1996-08-29 1999-07-12 九州日本電気株式会社 半導体装置およびその製造方法
JP3340361B2 (ja) * 1997-10-01 2002-11-05 株式会社東芝 半導体装置及びその製造方法
DE19757609A1 (de) * 1997-12-23 1999-07-01 Siemens Ag Soi-mosfet

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604790A (en) * 1985-04-01 1986-08-12 Advanced Micro Devices, Inc. Method of fabricating integrated circuit structure having CMOS and bipolar devices
JPH0821681B2 (ja) * 1986-06-18 1996-03-04 株式会社日立製作所 半導体集積回路装置の製造方法
US5065208A (en) * 1987-01-30 1991-11-12 Texas Instruments Incorporated Integrated bipolar and CMOS transistor with titanium nitride interconnections
US5119162A (en) * 1989-02-10 1992-06-02 Texas Instruments Incorporated Integrated power DMOS circuit with protection diode
JP2512216B2 (ja) * 1989-08-01 1996-07-03 松下電器産業株式会社 半導体装置の製造方法
US5107321A (en) * 1990-04-02 1992-04-21 National Semiconductor Corporation Interconnect method for semiconductor devices
JPH0824171B2 (ja) * 1990-05-02 1996-03-06 三菱電機株式会社 半導体記憶装置およびその製造方法
US5173438A (en) * 1991-02-13 1992-12-22 Micron Technology, Inc. Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation
US5393691A (en) * 1993-07-28 1995-02-28 Taiwan Semiconductor Manufacturing Company Fabrication of w-polycide-to-poly capacitors with high linearity

Also Published As

Publication number Publication date
US5691564A (en) 1997-11-25
EP0615288A3 (en) 1996-09-11
KR940022794A (ko) 1994-10-21
JP3462886B2 (ja) 2003-11-05
EP0615288A2 (en) 1994-09-14
KR0166991B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
US4342149A (en) Method of making very short channel length MNOS and MOS devices by double implantation of one conductivity type subsequent to other type implantation
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
US4637124A (en) Process for fabricating semiconductor integrated circuit device
US7091074B2 (en) Method of forming a gate oxide layer in a semiconductor device and method of forming a gate electrode having the same
US6054357A (en) Semiconductor device and method for fabricating the same
JP3462886B2 (ja) 半導体装置
JPH05102179A (ja) 半導体装置及びその製造方法
JP2730535B2 (ja) 半導体装置の製造方法
JP2993784B2 (ja) 半導体装置及びその製造方法
US5597757A (en) Method of manufacturing a semiconductor device including bipolar and MOS transistors
JPH0637106A (ja) 半導体製造装置の製造方法
JP2001068560A (ja) 半導体装置の製造方法及び半導体装置
JPH08186252A (ja) 半導体装置
JPH05275529A (ja) 半導体集積回路の製造方法
JPH1131814A (ja) 半導体装置の製造方法
JPH104182A (ja) 半導体装置およびその製造方法
JPS6057971A (ja) 半導体装置の製造方法
JPH06196642A (ja) 半導体装置及びその製造方法
JP2002057222A (ja) 半導体装置およびその製造方法
JPH10242460A (ja) 半導体集積回路装置およびその製造方法
JPH10189952A (ja) 半導体装置およびその製造方法
JPH04346233A (ja) Ｍｏｓトランジスタおよびその製造方法
JPH10163490A (ja) トランジスタの製造方法
JPS6211277A (ja) 半導体集積回路の製造方法
JPH07130997A (ja) 高耐圧化トランジスタの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees