JPH02198165A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02198165A
JPH02198165A JP1612489A JP1612489A JPH02198165A JP H02198165 A JPH02198165 A JP H02198165A JP 1612489 A JP1612489 A JP 1612489A JP 1612489 A JP1612489 A JP 1612489A JP H02198165 A JPH02198165 A JP H02198165A
Authority
JP
Japan
Prior art keywords
power supply
insulating film
wiring layers
semiconductor device
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1612489A
Other languages
English (en)
Inventor
Takashi Akazawa
赤沢 隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1612489A priority Critical patent/JPH02198165A/ja
Publication of JPH02198165A publication Critical patent/JPH02198165A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に適用して有効な技術に関するも
ので、例えば、多層配線層を有する半導体装置に利用し
て有効な技術に関するものである。
[従来の技術] 近年の半導体装置においては高速化が年々要求されてき
ており、それに伴って消費電力が増大し、111gノイ
ズが発生するようになってきている。
そこで、従来は、半導体基板表面に拡散層を形成しこの
拡散層によりコンデンサを構成するようにしたり、また
半導体チップ外に外付部品としてコンデンサを取付ける
ようにしたり、また電源用の配線層中をできるだけ大き
くし電流抵抗を減らすようにしたりして、上記電源ノイ
ズを除去するようにしていた。
[発明が解決しようとする課題] しかしながら、上記対策においては次のような問題点が
ある。
すなわち、半導体基板表面に拡散層を形成しこの拡散層
によりコンデンサを構成する場合においては、ノイズ除
去機能を上げようと該拡散層を大きくすると寄生サイリ
スタ効果が生じ、ラッチアップが発生してしまうという
問題がある。
また、半導体チップ外に外付部品としてコンデンサを取
付ける場合においては、取り付は時期、レイアウト等を
新たに考慮しなければならず、実装が煩雑となり難しい
また、電源用の配線層中をできるだけ大きくし電流抵抗
を減らすようにする場合においては、装置自体を大きく
しなければならなくなり、最近の高集積化に逆行してし
まう。
本発明は係る問題点に鑑みなされたものであって、ラッ
チアップ、実装等の問題を考慮することなく電源ノイズ
の除去が図られ、しかも高集積化が可能な半導体装置を
提供することを目的としている。
[課題を解決するための手段] 水量において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
すなわち、多層配線層を有する半導体装置の電源用の配
線層を絶縁膜を介して重ね合わせるよう配置したもので
ある。
[作用] 上記した手段によれば、電源用の配線層を絶縁膜を介し
て重ね合わせるよう配置したので、この配線層間におい
て電源間容量が形成されるという作用により、ラッチア
ップ、実装等の問題を考慮することなく電源ノイズの除
去を図るという上記目的が達成されることになる。
また、上述のように、電源用の配線層は絶縁膜を介して
重ね合わせられているので、その重ね合わされている配
線層の分面積を縮小できるという作用により、高集積化
を可能とするという上記目的が達成されることになる。
[実施例] 以下、本発明の実施例を図面を参照しながら説明する。
第1図には本発明に係る半導体装置の実施例の平面図が
、第2図には第1図中のA−A矢視図がそれぞれ示され
ている。その概要を説明すれば以下のとおりである。
第1図、第2図はMO8型トランジスタの形成される半
導体装置の一部を示している。
第1図において、符号4はチップ本体を、Vccはチッ
プ本体4に電源を供給する供給電源を、Vssは接地電
源(グランド電位)を、斜線5は供給電源Vccに接続
される供給電源用配線層を、斜線6は接地電源Vssに
接続される接地電源用配線層をそれぞれ示しており、斜
線5,6が重なっている部位においては、上記供給電源
用配線N5と接地電源用配線層6とが重なり合っている
ことを示している。これら供給電源用配線層5と接地電
源用配線N6とは、同図に示されるように、チップ4の
周辺部位に配置されている。上記接地電源用配置層6は
、第2図に示されるように、基板8上のフィールド絶縁
膜9上面に形成される1暦目のアルミニウム配線層であ
り、一方、供給電源用配線層5は1層目のアルミニウム
配線層6上の絶縁膜7上面に形成される2層目のアルミ
ニウム配線層である。
このように本実施例においては、電源用の配線層5,6
を絶縁膜7を介して重ね合わせるよう配置しているので
、第3図に示されるように供給電源用配置層5と接地電
源用配線層6との間に電源間容量3が形成されるように
なり、電源ノイズの除去が可能となっている。
ここで、第2図における符号1oは基板8表面に形成さ
れる拡散層を、11は絶縁膜7と同層で、電源用の配線
M5,6間以外の部位に形成される他の絶縁膜をそれぞ
れ示しており、同図に示されるように、絶縁膜7は、絶
縁膜7と同層で、電源用の配線層5,6間以外の部位に
形成される他の絶縁膜11に比べて薄く形成されている
。従って、ここに形成される電源間容量は、絶縁膜7の
厚さを絶縁膜11の厚さと同じにした場合より非常に大
きくなっており、電源ノイズの除去がさらに確実になさ
れようになっている。
このように構成される半導体装置によれば次のような効
果を得ることができる。
すなわち、電源用の配線層5,6を絶縁膜7を介して重
ね合わせるよう配置したので、この配線層5,6間にお
いて電源間容量が形成されるという作用により、ラッチ
アップ、実装等の問題を考慮することなく電源ノイズの
除去を図ることが可能となる。
また、上述のように、電源用の配線層5,6は絶縁膜7
を介して重ね合わせられているので、その重ね合わされ
ている配線層の分面積を縮小できるという作用により、
高集積化を図ることが可能となる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが1本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例おいては、配g暦が2暦の場合にお
ける適用例が述べられているが、3層以上の配線層を有
する半導体装置に対しても適用可能であり、要は接地電
源用配線N6と供給電源用配線層5とを絶縁膜7を介し
て重ね合わせるよう配置するように構成すれば良い。
また、上記実施例おいては、絶縁膜7は、電源用の配線
N5,6間以外の部位に形成される同層の他の絶縁膜1
1に比べて薄く形成されているが、同店の他の絶縁膜1
1の厚さと同じであっても良い。
また、上記実施例おいては、MO8型トランジスタの形
成される半導体装置に対する適用例が述べられているが
、バイポーラ型トランジスタ等の形成される半導体装置
に対しても適用可能である。
また、上記実施例おいては、電源用の配線層5゜6をア
ルミニウムとしているが、アルミニウムに限定されるも
のではない。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
すなわち、電源用の配線層を絶縁膜を介して重ね合わせ
るよう配置したので、この配線層間において電源間容量
が形成されることになる。その結果、ラッチアップ、実
装等の問題を考慮することなく電源ノイズの除去を図る
ことが可能となる。
また、上述のように、電源用の配線層は絶縁膜を介して
重ね合わせられているので、その重ね合わされている配
線層の分面積を縮小できる。その結果、該半導体装置の
高集積化を図ることが可能となる。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の実施例の平面図。 第2図は第1図中のA−A矢視図、 第3図は同上装置を表す回路図である。 5.6・・・・電源用の配線層、7・・・・絶縁膜。 第  1  図

Claims (1)

  1. 【特許請求の範囲】 1、多層配線層を有する半導体装置において、電源用の
    配線層を絶縁膜を介して重ね合わせるよう配置したこと
    を特徴とする半導体装置。 2、前記絶縁膜は、電源用の配線層間以外の部位に形成
    される同層の他の絶縁膜に比べて薄く形成されているこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
    。 3、前記電源用の配線層は、半導体チップの周辺部位に
    配置されていることを特徴とする特許請求の範囲第1項
    または第2項記載の半導体装置。
JP1612489A 1989-01-27 1989-01-27 半導体装置 Pending JPH02198165A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1612489A JPH02198165A (ja) 1989-01-27 1989-01-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1612489A JPH02198165A (ja) 1989-01-27 1989-01-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH02198165A true JPH02198165A (ja) 1990-08-06

Family

ID=11907760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1612489A Pending JPH02198165A (ja) 1989-01-27 1989-01-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH02198165A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270643A (ja) * 1997-03-18 1998-10-09 Lsi Logic Corp オン・ダイ型のデカップリング・キャパシタンスを有する半導体ダイ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270643A (ja) * 1997-03-18 1998-10-09 Lsi Logic Corp オン・ダイ型のデカップリング・キャパシタンスを有する半導体ダイ

Similar Documents

Publication Publication Date Title
KR970060467A (ko) 반도체장치
JPH02198165A (ja) 半導体装置
JP2000349238A (ja) 半導体装置
JPH10326868A (ja) 半導体装置
JPH06318597A (ja) 半導体装置
JP3063711B2 (ja) 半導体集積回路
JPH03248567A (ja) 入力保護用トランジスタ
JP2778235B2 (ja) 半導体装置
JPS64824B2 (ja)
JPS5913364A (ja) 半導体装置
JPH05291259A (ja) 半導体装置
JPH0621061A (ja) 半導体装置
JP3302810B2 (ja) 半導体装置
JPH02132835A (ja) 半導体集積回路装置
JP2946746B2 (ja) 半導体集積装置
WO2009075149A1 (ja) 半導体装置
JPS63184358A (ja) 半導体集積回路
JPS63226945A (ja) 保護回路
JPS60242643A (ja) 電子部品の配線
JPS62237756A (ja) Mos集積回路
JPH04196449A (ja) 半導体集積回路
JP2000208669A (ja) ハイブリッド集積回路装置の構造
JPH05326568A (ja) 化合物半導体集積回路
JPS63151062A (ja) 入力保護回路
JPH03218022A (ja) 半導体集積回路