JPH02170227A - 絶対値加減算方式とその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、桁上げ先見方式を用いた絶対値加減算方式と
その装置に関するものである。

（従来の技術） 従来、絶対値加減算方式は、減算を実行する場合は、２
つの入力オペランドのうち一方（便宜上これをＡとする
）をその２の補数Ａに変換し、もう一方のオペランドＢ
と加算して答Ｓを得る。しかし、もしＡ＞Ｂならば、Ｓ
ｔ月Ａ−Ｂｌの２つの補数表現となる。したがって８を
絶対値表面になおすため、Ｓの２の補数を計算する処理
が必要となる。Ｓの２の補数の計算は、Ｓの各ビットを
反転したＳと、最下位桁の重みをもった数（便宜上これ
を１とする）とを加えることで実現する。また加算を高
速に実行するために桁上げ先見方式がしばしば用いられ
る。第４図はこのような従来型の桁上げ先見方式を用い
た絶対値加減算装置の構成図である。以下図面を用いて
従来型の絶対値加減算装置の動作を説明する。説明の便
宜上、記号のを排他的論理和演算、記号△を論理積演算
、記号を論理和演算として表現する。

第１のデータバス２００に入力オペランドＡが、第２の
データバス２０１に入力オペランドＢが、それぞれ供給
される。ビット反転器２２０はＡの各ビットを反転した
Ａを出力する。実行する演算の種類が加算の場合は、第
１の選択回路２３０はＡを選択し、桁上げ発生関数生成
器２４０はＡとＢとから桁上げ発生関数Ｇを生成する。

Ｇの各ビットＧｉはＡの各ビットＡｉとＢの各ビットＢ
ｉとからＧｉ＝Ａ４ＡＢｉで求められる。Ｇ、は、Ａと
Ｂの加算において第ｉ番目のビットで桁上げが発生する
かどうかを示す。桁上げ伝播関数生成器２５０はＡとＢ
から桁上げ伝播関数Ｐを生成する。Ｐの各ビットＰｉは
Ａの各ビットＡｉとＢの各ビットＢｉとからＰｉ＝Ａｉ
■Ｂｉで求められる。Ｐｉは、ＡとＢとの加算において
第ｉ番目のビットで桁上げが伝播するかどうかを示す。

桁上げ先見器２６０はＡとＢとの加算の際、各ビットで
生じる桁上げＣｉを、ＰとＧとから生成する。ここでＣ
ｉは次式で計算される。

Ｃ１＝Ｇｉ（Ｇｉ−１△Ｐｉ）■（Ｇｉ−２△Ｐｉ−１
△Ｐｉ）■・・・■（Ｃ−１△Ｐｏ△・・・△Ｐｉ） 但しｃ−ｉ＝ｏ　　　　（１） 和生成器２７０はＡとＢの和Ｓの各ビットＳｉをＰとＣ
どがら５ｉ＝ＰｉのＣｉとして出力する。加算の場合は
第２の選択回路２３１はこのＳを選択し出力する。

一方、実行する演算の種類が減算の場合は、前述のよう
に２の補数による加算で減算を実行する。

第１の選択回路２３０はビット反転器２２０の出力穴を
選択し、桁上げ発生関数生成器２４０はＡとＢとがら桁
上げ発生関数Ｇを生成する。また桁上げ伝播関数２５０
はＡとＢとがら桁上げ伝播関数Ｐを生成する。桁上げ先
見器２６０はＰとＧとがら、次式に基づいてＣｉを出力
する。

Ｃ，＝Ｇｉ（Ｇｉ−１△Ｐｉ）■（Ｇｉ−２△Ｐｉ−１
△Ｐ：）ｖ−■（Ｃ−１△ＰｏＡＰ１△・・・△Ｐｉ）
但しＣ１＝ｌ　　　　（２） 和生成器２７０はＰとＣとがら５ｉ＝ＰｉのＣｉを出力
する。

式（２）は式（１）と違い最下位桁への桁上げＣ−□が
あるとしている。したがってＳはＡの２の補数とＢとの
加算結果（Ａ＋Ｂ＋１）とみなせる。

Ａの２の補数とＢとの加算において、最上位桁で桁上げ
が生じたならばＢ≧Ａ、最上位桁で桁上げが生じなけれ
ばＡ＞Ｂである。故に、後者の場合にはＳの２の補数を
計算して絶対値化を行なう必要がある。そこで第２の選
択回路２３１は最上位桁で桁上げが生じたならばＳを、
最上位桁で桁上げが生じなければ２の補数生成器２８０
の出力（Ｓの２の補数）を選択的に出力する。前述のよ
うに、Ｓの２の補数の計算は、Ｓの各ビットを反転した
Ｓに、最下位桁の重みをもった数（文中では１とした）
を加えることで実現する。（［コンピュータの高速演算
方式」堀越他訳、近代科学社） （発明が解決しようとする課題） 以上述べた従来の絶対値加減算方式とその装置は、減算
を実行する場合、入力オペランドの大小によって演算結
果の絶対値化が必要となるが、この絶対値化処理は本質
的に加算処理であるため実行に時間がかかり、減算処理
の高速化を妨げるという欠点がある。

（課題を解決するための手段） 本発明の絶対値加減算方式は、絶対値表現の２つのオペ
ランドＡとＢについて、加算を実行する場合は、桁上げ
発生関数Ｇ（各ビットはＡとＢの各ビットの論理積で与
えらる）及び、桁上げ伝播関数Ｐ（各ビットはＡとＢの
各ビットの排他的論理和で与えられる）とを使って、加
算Ａ＋Ｂの各ビットで生じる桁上げを先見して和を求め
、減算を実行する場合１　　　。

は、第１の桁上げ発生関数Ｇ（各ヒツトはＢの１の補数
ＢとＡの各ビットの論理積で与えられる）と第２の２　
　　＋ 桁上げ発生関数Ｇ（各ヒツトはＡの１の補数ＡとＢの各
ビットの論理積で与えられる）と桁上げ伝播関数Ｐ（各
ビットはＡの１の補数ＡとＢの各ビットの排他的論理和
で与えられる）とを生成し、第２の桁上げ発生関数Ｇと
桁上げ伝播関数Ｐとを用いて、Ａ＋Ｂ＋１の最上位ビッ
トで発生する桁上げを先見し、桁上げがあるならＧとＰ
とを用いて、桁上げが無いならＧ１とＰとを用いて全ビ
ットの桁上げを先見して、差を求めることを特徴とする
。

また本発明の絶対値加減算装置は、絶対値表現の第１の
オペランドを入力とするビット反転器と、前記第１のオ
ペランドと前記ビット反転器の出力とを入力とする第１
の選択回路と、前記選択回路の出力と第２のオペランド
とを入力とする桁上げ伝播関数生成器と、前記ビット反
転器の出力と前記第２のオペランドとを入力とする第１
の桁上げ発生関数生成器と、前記第１の選択回路の出力
と前記第２のオペランドとを入力とする第２の桁上げ発
生関数生成器と、前記桁上げ伝播関数生成器の出力と前
記第２の桁上げ発生関数生成器の出力とを入力とする最
上位桁上げ先見器と、前記第１の桁上げ発生関数生成器
と前記第２の桁上げ発生関数生成器と前記最上位桁上げ
先見器の出力とを入力とする第２の選択回路と、前記桁
上げ伝播関数生成器の出力と前記第２の選択回路の出力
とを入力とする桁上げ先見器と、桁上げ先見器の出力と
桁上げ伝播関数生成器の出力とを入力とする和生成器と
から構成されることを特徴とする。

（作用） 本発明の絶対値加減算方式とその装置は、ＩＡ−川とい
う絶対値減算処理においてＡ≦Ｂの場合とＢ＜Ａの場合
の両方について桁上げ発生関数を求めておき、Ａ＋Ｂ＋
１の最上位から桁上げを最上位桁上げ先見器によって計
算し、もし最上位からの桁上げが発生するならＡ≦Ｂの
場合の桁上げ発生関数を使ってＡ＋Ｂ＋１の計算を桁上
げ先見方式によって行い、もし最上位から桁上げが発生
しないのならばＢ＜Ａの場合の桁上げ発生関数を使って
Ａ十Ｂ＋１の計算を桁上げ先見方式によって行い、常に
両者の差が計算されるようにして、従来型の絶対値加減
算装置であった、答の２の補数を計算する絶対値化処理
をなくすことができる。２の補数の計算は本質的に加算
処理であり、その実行には通常の加算の約１／２の時間
を要する。したがって本発明は、従来型の約２７３の実
行時間で処理ができ、高速化か実現できる。

（実施例） 次に図面を参照して本発明の実施例について説明する。

第１図は本発明の方式を示したフローチャート図である
。以下第１図を用いて本発明の詳細な説明する。まず絶
対値加算をどの様に処理するかを述べる。絶対値表現の
２つのオペランドＡとＢとから、桁上げ発生関数Ｇ（各
ビットＧｉはＡとＢの各ピッ）　Ａｉ、Ｂｉの論理積で
与えられる）及び桁上げ伝播関数Ｐ（Ｐｉ＝ＡｉのＢｉ
）が生成される。Ｇｉは、ＡとＢの加算において第ｉ番
目のビットで桁上げが発生するかどうかを示す。またＰ
ｉは、ＡとＢとの加算において第ｉ番目のビットで桁上
げが伝播するかどうかを示す（以上は第１図ａ、ｂに和
光する）。このＧとＰとから式（１）を用いて、各ビッ
トの桁上げＣｉが計算され（第１図Ｃ）、Ｃｉをもとに
、和ビットが生成される（第１図ｉ）。

次に絶対値減算をどの様に処理するかを述べる。絶対値
表現の２つのオペランドＡとＢとから、第１の桁上げ発
生関数Ｇ　（Ｇ　１＝ＡｉＡＢｉ）、第２の桁上発生関
数Ｇ　（Ｇ　１＝ＡｉＡＢｉ）、及び桁上げ伝播関数Ｐ
（Ｐ１＝Ａｉ■Ｂｉ）が生成される。ＧはＢＡＡの場合
、Ｇ２はＡ≦Ｂの場合の桁上げ発生関数として用いる。

（以上は第１図ａ、ｄに相当する）次に加算Ａ十Ｂ＋１
（すなわちＢ−Ａ）で最上位ビットで桁上げが生じるか
どうかをＧとＰとを用いて計算する（第１図ｅ）。もし
桁上げがないならＢＡＡであり、桁上げがあるならＡ≦
Ｂである。したがって前者の場合はＧとＰとを使ってＡ
＋Ｂ＋１の桁上げが先見され（第１図ｇ）後者の場合は
ＧとＰとを使ってＡ＋Ｂ＋１の桁上げが先見される（第
１図ｈ）。その桁上げをもとに差ビットが求められるの
は加算処理と同様である（第１図ｉ）。

次に本発明の装置について説明する。

第２図は本発明の実施例を示す基本構成図である。

第２図において１００〜１１０はデータバス、１２０は
ビット反転器、１３０，１３１は第１、第２の選択回路
、１４０．１４１は第１、第２の桁上げ発生関数生成器
、１５０は桁上げ伝播関数生成器、１６０は最上位桁上
げ先見器、１７０は桁上げ先見器、１８０は和生成器で
ある。

まず、絶対値加算がどの様に実行されるかを第１図、第
３図を参照して述べる。第３図は加算に関係するブロッ
クだけを第２図から抽出して示したものである。

第３図において、第１の選択回路１３０がデータバス１
００を、第２の選択回路１３１がデータバス１０５を選
択するように制御する。加数が第１のデータバス１００
に、被加数が第２のデータバス１０１に供給される。

加数は第１の選択回路１３０を経由して第２の桁上げ発
生関数生成器１４１に入力される。第２の桁上げ発生関
数生成器１４１は加数と被加数の各ビットから桁上げ発
生関数を生成する。また桁上げ伝播関数生成器１５０は
第１の選択回路の出力（すなわち加数）と被加数とから
桁上げ伝播関数を生成する（以上は第１図ａ、ｂに相当
する）。第２の桁上げ発生関数生成器１４１の出力は第
２の選択回路１３１を経由して、桁上げ先見器１７０へ
入力される。桁上げ伝播関数と桁上げ発生関数とを入力
として、桁上げ先見器１７０は加算で生じる各ビットの
桁上げを計算する（第１図Ｃに相当）。

和生成器１８０は各ビットの桁上げと桁上げ伝播関数と
から、和の各ビットを出力する（第１図ｉに相当）。

次に絶対値減算がとのように実行されるかを説明する。

第１の選択回路１３０がデータバス１０２を選択するよ
うに制御する。減数Ａが第１のデータバス１００に、被
減数Ｂが第２のデータバス１０１に供給される。減数Ａ
はビット反転器１２０に入力され、減数Ａの各ビットを
反転したデータＡが出力される。Ａは第１の選択回路１
３０を経由して、第２の桁上げ発生関数生成器１４１に
供給される。第２の桁上げ発生関数生成器１４１はＡと
Ｂの各ビットＡｉ、ＢからＧｉ＝Ａ４ＡＢＨを出力する
。一方第１の桁上げ発生関数生成器１４０はＡ、！：Ｂ
の各ビットからＧ　＝ＡｉＡＢｉを出力する。ＧはＡ≦
Ｂの場合の桁上げ発生関数、ＧはＢＡＡの場合の桁上げ
発生関数である。また、桁上げ伝播関数はＡ、Ｂの大小
関係によらずＰｉ　＝　Ａｉ■Ｂｉで与えられ（何故な
らＰｉ＝Ａｉ■Ｂ＝ＡｉＯＢｉであるから）これは桁上
げ伝播関数生成器１５０で生成される（以上は第１図ａ
、ｄに相当）。

最上位桁上げ先見器１６０はＰとＧとからＡ＋Ｂ＋１の
計算で最上位に発生する桁上げを計算する（第１図ｅに
相当）。もし最上位から桁上げが発生するなら、Ａ≦Ｂ
、最上位で桁上げが発生しないならＢＡＡである。そこ
で前者の場合には第２の桁上げ発生関数生成器１４１で
生成されたＧを、後者の場合は第１の桁上げ発生関数生
成器１４０で生成されたＧを、第２の選択回路１３１が
選択的に出力し、桁上げ先見器１７０に入力する。桁上
げ先見器１７０は式（２）によって各ビットの桁上げを
算出する（第１図ｇ、ｈに相当）。和生成器１８０は各
ビットの桁上げと桁上げ伝播関数とから、差の各ピント
を出力する（第１１図ｉ）。

（発明の効果） 以上述べたように本発明の絶対値加減算方式とその装置
は、減算を行なうとき、Ａ≦Ｂの場合とＢＡＡの場合の
、桁上げ発生関数をあらかじめ算出しておき、最上位桁
上げ先見器でＡとＢの大小を判定してから、適切な桁上
げ発生関数を選択し各ビットの桁上げ、及び和を計算す
る。したがって、従来のように絶対値化のために２の補
数を計算する必要がなく、高速な処理が実現できる。

【図面の簡単な説明】

第１図は本発明の方式を示したフローチャート図、第２
図は本発明の実施例を示す基本構成図、第３図は加算実
行に関係のあるブロックだけを第２図から抽出したブロ
ック図、第４図は従来の絶対値加減算装置の構成図であ
る。 図において、 １００〜１１０・・・データバス、１２０・・・ビット
反転器、１３０．１３１・・・第１、第２の選択回路、
１４０，１４１・・・第１、第２の桁上げ発生関数生成
器、１５０・・・桁上げ伝播関数生成器、１６０・・・
最上位桁上げ発生関数生成器、１７０・・・桁上げ先見
器、１８０・・・和生成器、２００〜２１０・・・デー
タバス、２２０・・・ビット反転器、２３０，２３１・
・・第１、第２の選択回路、２４０・・・桁上げ発生関
数生成器、２５０・・・桁上げ伝播関数生成器、２６０
・・・桁上げ先見器、２７０・・・和生成器、２８０・
・・２の補数生成器。

Claims (2)

【特許請求の範囲】
1. （１）絶対値表現の２つのオペランドＡとＢについて、
   加算を実行する場合は、各ビットがＡとＢの各ビットの
   論理積で与えられる桁上げ発生関数Ｇ及び、各ビットが
   ＡとＢの各ビットの排他的論理和で与えられる桁上げ伝
   播関数Ｐとを使って、加算Ａ＋Ｂの各ビットで生じる桁
   上げを先見して和を求め、減算を実行する場合は、各ビ
   ットがＢの１の補数■とＡの各ビットの論理積で与えら
   れる第１の桁上げ発生関数Ｇ＾１と各ビットがＡの１の
   補数■とＢの各ビットの論理積で与えられる第２の桁上
   げ発生関数Ｇ＾２と各ビットがＡの１の補数■とＢの各
   ビットの排他的論理和で与えられる桁上げ伝播関数Ｐと
   を生成し、第２の桁上げ発生関数Ｇ＾２と桁上げ伝播関
   数Ｐとを用いて■＋Ｂ＋１の最上位ビットで発生する桁
   上げを先見し、もし桁上げがあるならＧ＾２とＰとを用
   いて、もし桁上げが無いならＧ＾１とＰとを用いて全ビ
   ットの桁上げを先見して、差を求めることを特徴とする
   絶対値加減算方式。
2. （２）絶対値表現の第１のオペランドを入力とするビッ
   ト反転器と、前記第１のオペランドと前記ビット反転器
   の出力とを入力とする第１の選択回路と、前記選択回路
   の出力と第２のオペランドとを入力とする桁上げ伝播関
   数生成器と、前記ビット反転器の出力と前記第２のオペ
   ランドとを入力とする第１の桁上げ発生関数生成器と、
   前記第１の選択回路の出力と前記第２のオペランドとを
   入力とする第２の桁上げ発生関数生成器と、前記桁上げ
   伝播関数生成器の出力と前記第２の桁上げ発生関数生成
   器の出力とを入力とする最上位桁上げ先見器と、前記第
   １の桁上げ発生関数生成器と前記第２の桁上げ発生関数
   生成器と前記最上位桁上げ先見器の出力とを入力とする
   第２の選択回路と、前記桁上げ伝播関数生成器の出力と
   前記第２の選択回路の出力とを入力とする桁上げ先見器
   と、桁上げ先見器の出力と桁上げ伝播関数生成器の出力
   とを入力とする和生成器とから構成されることを特徴と
   する、絶対値加減算装置。