JPS63254525A

JPS63254525A - 除算装置

Info

Publication number: JPS63254525A
Application number: JP62089457A
Authority: JP
Inventors: Yasuhiro Nakakura; 中倉　康浩; Yuji Tanigawa; 裕二谷川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-04-10
Filing date: 1987-04-10
Publication date: 1988-10-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、浮動小数点演算形式の乗算器、算術論理演算
器及び固定小数点二乗演算器を用いて収束型除算を実行
する除算装置に関するものである。

従来の技術従来の除算装置として、例えば特開昭６１−２０１３２
７号公報があるが、収束型除算法というのは、Ｑ＝ム／Ｂ　　　・・・・・・・・・・・・・・・・・
・・・・（１）と表わし、Ｑは商、Ａは被除数、Ｂは除
数とする。

ここでＢが２　≦Ｂ〈１に正規化されているとするとＢ
＝−＋−ＸとしてＸを求め（１）式を変形すると次の様
になる。

・・・・・・・・・・・・・・・・・・・・・（２）と
表わせる。ここで分母は（Ｉ　　Ｘ　５２　）　　とな
り、ｏ　（Ｘ　＜　２−１　　　　　・・・・・・・・
・・・・・・・・・・・・・・・・・・・（３）より　
０（Ｘ３２（２”　　　・・・・・・・・・・・・・・
・・・・・・・・・・・・・（４）となり仮数部データ
が３２ピツト以下の場合（１１５２）中１　と表わせ、
従って商Ｑは次の様に表わされる。

Ｑ＝Ａ・　（１＋ｘ）（１＋ｘ２）（１＋ｘ４）（１＋
ｘ８）（１＋ｘ１６）・・・・・・（５）ここでＸ（、
＝１−Ｂ　　被除数ＡＯ＝　Ａとし、（５）式を変形す
ると、Ｑ＝　（Ａｏ　＋Ａｏ　４ｏ）（１＋Ｘｏ２）（１＋Ｘ
ｏ’）（１＋Ｘｏ８）（１＋ｘｏ１６）　　　　　　・
・・・・・・・・・・・・・・・・・・・・・・・・・
・（６）Ａ＋　＝Ａｏ＋Ａｏ　　Ｘｏ　、　Ｘｔ　＝Ｘ
ｏとすると（６）式はＱ＝　（Ａ１＋Ａ＋　４１）（１
＋Ｘ＋２）（１＋Ｘ１’）（１＋Ｘ＋８）”４７）とな
る。つまシ、（５）式は次の様な順化式で表わされる。

除算装置内では、（９）（１０１式の演算をくシ返し行
なうこととなる。ここで演算回数ｎは、除数又は、被除
数の仮数部データ語長から決定される演算回数を示す。

所定の演算回数を行なった演算結果Ａｎが商Ｑとなる。

又、その他の除算演算回路の実施例としては、カイ　ワ
ング著堀越他訳「コンピュータの高速演算方式」近代科
学柱（昭５９　９　１）Ｐ２５１〜Ｐ２８３に示される
ような、シフト減算をくシ返す事により１マシンサイク
ルで商を求める回路等がある。

発明が解決しようとする問題点しかしながら、上記収束型除算法では１回の除数、被除
数更新演算に（９）式（１（１１式の様に２回乗算器に
よる演算が必要であシ、計２ｎ回の乗算演算を行なわな
ければならなかった。又、（９）式に示される様に１回
の演算サイクル内に乗算と和算を行なう過程が存在した
。この様に従来の収束型の除算装置には高速化に問題が
あった。

又、シフト減算方式の除算演算回路では、乗算器の様に
Ｂｏｏｔｈのアルゴリズムの様な演算速度を早めたシ、
回路縮少の手段がなく、大規模で演算速度が遅くなると
いう問題点を有していた。

本発明は、かかる点に鑑み、乗算器及び固定小数点二乗
回路（又は固定小数点乗算器）を用いる事により高速の
除算装置を提供する事を目的とするものである。

問題点を解決するための手段本発明は、除数または乗算係数を格納する第１のレジス
タと、この第１のレジスタの出力を一方の入力とする第
１のセレクタと、前記第１のレジスタの出力を一方の入
力とする算術論理手段と、この算術論理手段の出力を一
方の入力とする第２のセレクタと、この第２のセレクタ
の他方の入力と結合される浮動小数点乗算演算を行なう
乗算手段と、前記第２のセレクタの出力を入力する第２
のレジスタと第１のレジスタを有し、前記第１のセレク
タの出力を一方の入力とする乗算手段と固定小数点二乗
演算を行なう二乗手段とを有し、この二乗手段の出力は
前記第１のセレクタの他方の入力と結合して、前記第２
のレジスタの出力が前記乗算手段の他方の入力と前記算
術論理手段の他方の入力と結合し、制御手段によシ前記
乗算手段と二乗手段、算術論理手段及び第１第２のセレ
クタを制御し、収束型除算を行なう除算装置である。

作用本発明は前記した構成により収束型除算を行なう。

使用する演算データがケチ表現を使用したフォーマット
の場合は、乗算器では常に入力データＭ（０＜Ｍく１　
）に対して（１＋Ｍ）で乗算が行なわれる。従って、（
９）式に於ける（１＋ｘｎ−１）の演算が不用となシ、
１回の演算で乗算と和算が行なわれる。また、（１［１
１式の二乗計算においては固定小数点の演算に関しても
、まず第１のレジスタに格納された除数と第２のレジス
タに格納された被除数を前記算術論理手段（以下ムＬＵ
）に入力し、除数及び被除数の指数部を更新し、除数の
仮数部を（９）式で用いるＸになる様に変換する。その
後変換された除数及び被除数の格納された第１及び第２
のレジスタの値を用い（９）式の演算を前記乗算器で口
０式の固定小数点の演算を二乗器で行なうことによシ演
算を逐次性ない、９回の乗算回数で商が求まり従来のも
のの半分の乗算回数で演算が行なえ、シフト減算方式の
除算回路より、比較的小さく演算速度の速い二乗手段を
用いる事によシ、前記従来の問題点が解決できる。

実施例本発明は収束型除算法に基づき構成されている。

基本的演算法は式（１）〜０１）に示した様になるが、
ここでは演算データの形式をケチ表現、例えばＥＥＥＩ
Ｃのフォーマットに基いた第３図のデータを使用した場
合の演算方式を述べる。

Ｑ＝人／Ｂ　　　　　　・・・・・・・・・・・・・・
・・・・・・・ｔ１３１と表わし、Ｑは商、人は被除数
、Ｂは除数とする。

今データ形式を第３図の様に考えると、つまり、となる。００式の様に表わすことにより、除数の仮数部
は２　’（ＯｊＭａ（１となり（１）〜（１１１式の様
な収束法による演算が可能になる。ここで１−〇、１Ｍ
Ｂ−〇、ｒと表わすと、Ｇ印式は次の様に変形できる。

・・・・・・・・・・・・・・・・・・・・・・・・（
１７１仮数部データが３２ビツト以下の場合Ｉ　　Ｘ５
２−！；−１と表わされるので（１７１式は次の様に表
わされる。

Ｑ　＝　１１ＭａＸ（１＋ｏ、ｒ）（１＋（ｏ、ｒ）２
）（１＋（ｏ、ｒ）４）又、指数部の演算については２ＦＡ／２ＦＢ＋１＝　２ＦＡ−（Ｆａ＋１）＝　２Ｆ
Ａ＋ＦＢ　　　　、、、、、、（１９）と計算できる。

ここで九はＦＢの１の補数を表わす。

又、（１８１式を（８）〜（１１１式の様な順化式で表
わすと次の様に表わせる。

ここでｎは仮数部データ長から決定される値であわ、例
えば３２ピツトの場合ｎ＝４となる。

ところで乗算器ではＩ　ＥＥＦ、の演算データ形式等の
ケチ表現に対応しているためＱ、ｒのデータが入力され
ても１．ｒの形式で乗算を行なうこととなる。つまシ、
Ｉ２１）式において（１＋ｏ、ｒ）の演算が不用となる
。

又、■式の乗算は固定小数点の二乗演算であるため、同
じ乗算器を用いて演算すると固定小数点と浮動小数点の
演算のきりかえを行なわなくてはならない。そこで固定
小数点二乗器を導入すれば、固定小数点、浮動小数点の
演算が分離でき、又、１２１）　、■式の演算が同時に
行なえるため、従来の除算装置にくらべ乗算回数を半分
にへらすことができる。

これを本発明の基本概念として、本発明の実施例を第１
図を用いて説明する。第１図は本発明による除算装置の
一実施例を示すブロック図である。

除算装置は浮動小数点乗算を行なう乗算器５゜１ＬＵ６
　、仮数部の固定小数点二乗演算を行なう二乗器（又は
固定小数点乗算器）４．レジスタ２゜３、二乗器４又は
レジスタ２からのデータ入力を切り変えるセレクタ１．
ＡＬＵ６又は乗算器５からのデータ入力を切９変えるセ
レクタ８各部を制御する制御部７から構成される。

以上のように構成された本実施例の除算装置について第
１図、第２図を用いて、その動作を説明する。第２図は
演算の実行手順を示すフローチャートである。

まず、ステップのでレジスタ２とレジスタ２に格納され
た除数データＢ及び被除数データＡをＡＬＵ６に入力し
、被除数の指数部に除数の指数部の１の補数を那算し被
除数の指数部を更新し、セレクタ８を通りレジスタ３へ
設定される。ステツブ■ではＡＬＵ６に除数を読み出し
除数の指数部を０にリセットし、除数の指数部を更新し
前記指数部の更新された除数の仮数部を１ビツト左ヘシ
フトし、ＭＳＢに１を立て、その結果の２の補数をレジ
スタ２に設定する。この結果が■式の０、ｒｏつまり乗
算係数となる。（ステップ■■はそれぞれｔ１８）　、
　側式に対応する。）次にステップ０ではレジスタ２よ
υ乗算係数０、ｒＯを読み出し、セレクタ１を通じて乗
算器５に入力し、又レジスタ３より更新された被除数を
読み出し乗算器５に入力し、それらの積をレジスタ３に
更新された被除数として設定する。この時乗算係数０．
ｒｏは乗算器内では、工ＥＥＥの演算データ形式に対応
しているために１．ｒＱの形式で乗算することになる。

つま９３０式での（１−４−ｏ、ｒｏ）の演算が不用と
なる。又、乗算器５でこれらの乗算を行なっている時、
セレクタ１から出た乗算係数は、二乗器４に入力され仮
数部のみの二乗演算を行ないセレクタ１にもどる。この
時二乗器４では固定／Ｊ％数点演算を行なうため前記乗
算器６の様に（１＋ｏ、ｒｏ）の二乗とはならず０．ｒ
Ｏの二乗が求まる。

次に、ステップ■では、ステップ０で更新された被除数
をレジスタ３から読み出し乗算器５に入力し、又セレク
タ１Ｖｉ二乗器４からのデータを選択し、この更新され
た乗算係数を乗算器５に入力し、被除数との積を求める
。この時、同時に二乗器４では乗算係数０．ｒｏの更新
を行なう。

以下、この乗算係数と被除数の更新を、仮数ビット数よ
り決定される回数だけ行ない、最終回のレジスタ３に格
納された被除数Ａｍが求める商となる。（ステップ■）以上のように本実施例によれば被除数及び乗算係数の更
新が１ステツプで実行する事ができる。

なお、ステップ■で行なった指数部処理はステップ０〜
■中に並列に演算を行なってもよい。

発明の詳細な説明したように、本発明によれば、シフト減算方式の
除算回路よシ設計が容易で、回路規模が比較的小さく実
行速度の速い二乗回路“（第二の乗算器）を用いる事に
よシ、除算スピードを従来の収束法に比べ約半分にする
事ができ、除算スピードの高速化を実現できる。

【図面の簡単な説明】

第１図、第２図は本発明における実施例の除算装置のブ
ロック図及びフローチャート図、第３図は浮動小数点表
示のデータ形式図を示す。１．８・・・・・・セレクタ、２．３・・・・・・レジ
スタ、４・・・・・・固定小数点二乗器、６・・・・・
・乗算器、６・・・・・・・・・ＡＬＵ１７・・・・・
・制御部。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図

Claims

【特許請求の範囲】

すくなくとも、除数又は乗算係数を格納する第１のレジ
スタと、この第１のレジスタの第１の出力を一方の入力
とする第１のセレクタと、前記第１の出力を一方の入力
とする算術論理手段と、この算術論理手段の出力を一方
の入力とする第２のセレクタと、この第２のセレクタの
他方の入力と結合される浮動小数点乗算演算を行なう乗
算手段と、前記第２のセレクタの出力を第１の入力とす
る第２のレジスタと、前記第１のレジスタを有し、前記
第１のセレクタの出力を一方の入力とする前記乗算手段
と固定小数点二乗演算を行なう二乗手段とを有し、この
二乗手段の出力は、前記第１のセレクタの他方の入力と
結合して、前記第２のレジスタの出力が前記乗算手段の
他方の入力と前記算術論理手段の他方の入力と結合し、
制御手段により前記乗算手段、前記二乗手段、前記算術
論理手段及び前記第１のセレクタ、前記第２のセレクタ
を制御することを特徴とした除算装置。