KR100477940B1 - 반도체 소자의 얇은 접합 형성 방법 - Google Patents

반도체 소자의 얇은 접합 형성 방법 Download PDF

Info

Publication number
KR100477940B1
KR100477940B1 KR10-2002-0045025A KR20020045025A KR100477940B1 KR 100477940 B1 KR100477940 B1 KR 100477940B1 KR 20020045025 A KR20020045025 A KR 20020045025A KR 100477940 B1 KR100477940 B1 KR 100477940B1
Authority
KR
South Korea
Prior art keywords
nitrogen
boron
forming
junction
thin junction
Prior art date
Application number
KR10-2002-0045025A
Other languages
English (en)
Other versions
KR20040011253A (ko
Inventor
안희균
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2002-0045025A priority Critical patent/KR100477940B1/ko
Publication of KR20040011253A publication Critical patent/KR20040011253A/ko
Application granted granted Critical
Publication of KR100477940B1 publication Critical patent/KR100477940B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체 소자의 얇은 접합 형성 방법에 관한 것으로, 그 목적은 얇은 접합 두께를 유지하고 기존의 열처리 공정을 적용할 수 있는 얇은 접합을 형성하는 데 있다. 이를 위해 본 발명에서는 반도체 기판 내에 질소를 주입하여 질소주입영역을 형성하는 단계; 질소주입영역 내에 붕소 등의 불순물 이온을 주입하여 불순물주입영역을 형성하되, 불순물주입영역이 질소주입영역보다 얇은 두께가 되도록 형성하는 단계; 및 반도체 기판을 열처리하여 불순물 이온을 확산시키는 단계를 포함하여 얇은 접합을 형성하는 것을 특징으로 하며, 이 때 실리콘웨이퍼 내에 주입된 질소는 붕소의 열확산을 방해하기 때문에 얇은 접합을 쉽게 형성할 수 있을 뿐만 아니라 이후의 각종 열처리 공정에서도 얇은 접합 두께를 유지하는 것이 가능한 효과가 있다.

Description

반도체 소자의 얇은 접합 형성 방법 {Method for forming shallow junction of semiconductor device}
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 얇은 접합(shallow junction)을 형성하는 방법에 관한 것이다.
반도체 장치가 고집적화 될수록 트랜지스터의 채널길이가 감소되고 이에 따른 단채널효과(short channel effect)로 소자특성의 열화가 발생하므로 이를 방지해야 하며, 또한 펀치쓰루(punch-through)에 대한 마진확보가 필요하게 되었다. 이를 위한 노력 중의 하나가 트랜지스터의 소스/드레인 영역을 접합저항이 낮은 얇은 접합으로 형성하는 것이다.
얇은 접합을 형성하기 위한 방법에는 저에너지 이온주입법, 실리콘이나 게르마늄이온을 이용한 선(先)-비정질화 이온주입법(pre-amorphization) 등이 있는데, 가속전압을 10 keV로 사용하는 저에너지 이온주입법은 단채널효과를 줄일 수는 있으나 접합저항을 증가시키는 문제가 있다. 또한, 선-비정질화 이온주입법과 저에너지 이온주입법에서는 주입된 이온에 의해 기판에 점결합이 발생하고, 이온주입 후의 열처리 동안에 불순물의 확산하여 접합이 깊어지는 문제가 있다.
종래 붕소(B)를 이온주입하여 p+ 얇은 접합을 형성하는 것은, 붕소의 심한 열확산 특성 때문에 매우 어렵다. 또한, 열처리 공정 중에 붕소가 실리콘웨이퍼의 내부로 확산되어 접합이 두꺼워지는 문제점이 있을 뿐만 아니라, 실리콘웨이퍼의 외부로 역확산(out-diffusion)되어 실리콘웨이퍼의 표면에서 원하는 붕소농도를 유지할 수 없는 문제점이 있다.
이렇게 형성된 얇은 접합은 형성된 이후에도 각종 열처리 공정에서 확산되기가 쉽기 때문에 열처리 온도를 낮추어야 하며 가능하면 열처리 공정을 피해야 하는 어려움이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 얇은 접합 두께를 유지하고 기존의 열처리 공정을 적용할 수 있는 얇은 접합을 형성하는 데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 붕소 이온을 주입하기 전에 실리콘웨이퍼에 질소를 주입하는 것을 특징으로 한다.
이 때 실리콘웨이퍼 내에 주입된 질소는 붕소의 열확산을 방해하기 때문에 얇은 접합을 쉽게 형성할 수 있을 뿐만 아니라 이후의 각종 열처리 공정에서도 얇은 접합 두께를 유지하는 것이 가능해진다.
즉, 본 발명에 따른 반도체 소자의 얇은 접합 형성방법은, 반도체 기판 내에 질소를 주입하여 질소주입영역을 형성하는 단계; 질소주입영역 내에 붕소 등의 불순물 이온을 주입하여 불순물주입영역을 형성하되, 불순물주입영역이 질소주입영역보다 얇은 두께가 되도록 형성하는 단계; 및 반도체 기판을 열처리하여 불순물 이온을 확산시키는 단계를 포함하여 이루어진다.
여기서 질소주입영역을 형성할 때에는, 질소주입영역의 두께가 형성하고자 하는 접합 두께가 되도록 형성하는 것이 바람직하다.
또한, 질소주입영역을 형성할 때에는, 5~15 keV의 에너지 및 5×1014 ~ 5×1015 개/cm2의 양으로 질소를 주입하는 것이 바람직하다.
이하, 본 발명에 따른 반도체 소자의 얇은 접합 형성 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 1a 내지 1c는 본 발명에 따른 반도체 소자의 얇은 접합 형성 방법을 도시한 단면도이다.
먼저, 도 1a에 도시한 바와 같이, 실리콘웨이퍼(1)의 소정영역에 로코스 공정이나 트렌치 공정으로 필드 산화막(2)을 형성하여, 실리콘웨이퍼(1)에서 필드 산화막(2)이 형성된 부분을 소자 분리 영역으로, 그 외의 부분을 액티브 영역으로 정의한다.
다음, 얇은 접합을 형성하고자 하는 영역의 실리콘웨이퍼(1) 내로 질소 이온을 주입하여 원하는 접합 두께, 일예로 0.1㎛ 정도의 두께를 가지는 질소주입영역(3)을 형성한다. 접합 두께는 주입 에너지에 의해 조절되는데, 바람직하게는 5~15 keV의 에너지로 5×1014 ~ 5×1015 개/cm2의 양을 주입한다. 형성된 질소주입영역(3)은 이후 붕소의 확산방지벽으로 작용한다.
다음, 도 1b에 도시된 바와 같이, 질소주입영역(3)이 형성된 실리콘웨이퍼(1) 내에 붕소 이온을 주입하여 붕소주입영역(4)을 형성하되, 그 두께는 질소주입영역(3)의 두께보다 작게 한다.
종래 붕소 이온을 주입할 때 종종 발생하였던 채널링(channeling)은 질소 이온 주입 시 실리콘웨이퍼(1)의 표면이 손상되거나 비정질(amorphous)화된 것에 의해 방지되는 장점이 있다.
다음, 도 1c에 도시된 바와 같이, 열처리하여 실리콘웨이퍼(1) 내로 주입된 붕소를 열확산시켜 활성화한다. 이 때 앞에서 설명한 바와 같이 질소주입영역(3)이 붕소의 확산방지벽으로 작용하기 때문에, 붕소는 질소주입영역(3)을 벗어나지 않고 질소주입영역(3)까지 확산되며, 따라서 붕소주입영역(4)은 도 1a에서 의도적으로 형성한 질소주입영역(3)과 거의 동일해진다.
이는 종래 붕소의 과도한 확산으로 인해 접합 내에서 붕소의 농도가 목표값보다 낮아지던 것과 비교할 때, 본 발명에 의하면 붕소가 원하는 접합 깊이 내에서 원하는 농도로 골고루 분포한다는 것을 알 수 있다.
상술한 바와 같이, 본 발명에서는 붕소의 확산을 방해하는 질소를 실리콘웨이퍼에 먼저 주입한 다음 붕소를 주입하기 때문에, 붕소가 질소주입영역을 벗어나 확산되는 것이 방지되어 원하는 두께를 가지는 얇은 접합을 용이하게 형성하는 효과가 있다.
또한, 질소가 붕소의 확산을 방지하기 때문에 각종 열처리 공정에서 얇은 접합 두께가 유지되는 효과가 있으며, 따라서 기존의 열처리 공정을 적용할 수 있는 효과가 있다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 얇은 접합 형성 방법을 도시한 단면도이다.

Claims (4)

  1. 반도체 기판 내에 질소를 주입하여 질소주입영역을 형성하는 단계;
    상기 질소주입영역 내에 불순물 이온을 주입하여 불순물주입영역을 형성하되, 상기 불순물주입영역이 상기 질소주입영역보다 얇은 두께가 되도록 형성하는 단계; 및
    상기 반도체 기판을 열처리하여 상기 불순물 이온을 상기 질소주입영역의 경계까지 확산시키는 단계를 포함하고,
    상기 질소주입영역의 두께는 형성하고자 하는 접합 두께가 되도록 하는 반도체 소자의 얇은 접합 형성 방법.
  2. 제 1 항에 있어서,
    상기 질소주입영역의 두께는 0.1 마이크로미터가 되는 반도체 소자의 얇은 접합 형성 방법.
  3. 제 2 항에 있어서,
    상기 질소주입영역을 형성할 때에는, 5~15 keV의 에너지 및 5×1014 ~ 5×1015 개/cm2의 양으로 질소를 주입하는 반도체 소자의 얇은 접합 형성 방법.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 불순물이 붕소(B)인 반도체 소자의 얇은 접합 형성 방법.
KR10-2002-0045025A 2002-07-30 2002-07-30 반도체 소자의 얇은 접합 형성 방법 KR100477940B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0045025A KR100477940B1 (ko) 2002-07-30 2002-07-30 반도체 소자의 얇은 접합 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0045025A KR100477940B1 (ko) 2002-07-30 2002-07-30 반도체 소자의 얇은 접합 형성 방법

Publications (2)

Publication Number Publication Date
KR20040011253A KR20040011253A (ko) 2004-02-05
KR100477940B1 true KR100477940B1 (ko) 2005-03-18

Family

ID=37319565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0045025A KR100477940B1 (ko) 2002-07-30 2002-07-30 반도체 소자의 얇은 접합 형성 방법

Country Status (1)

Country Link
KR (1) KR100477940B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766254B1 (ko) * 2005-10-20 2007-10-15 동부일렉트로닉스 주식회사 태양전지용 접합층 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263274A (ja) * 1985-05-17 1986-11-21 Hitachi Ltd 半導体装置の製造方法
JPH01309320A (ja) * 1988-06-07 1989-12-13 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0878674A (ja) * 1993-09-16 1996-03-22 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにバイポーラトランジスタ
KR20000004235A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 접합부 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263274A (ja) * 1985-05-17 1986-11-21 Hitachi Ltd 半導体装置の製造方法
JPH01309320A (ja) * 1988-06-07 1989-12-13 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0878674A (ja) * 1993-09-16 1996-03-22 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにバイポーラトランジスタ
KR20000004235A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 접합부 형성 방법

Also Published As

Publication number Publication date
KR20040011253A (ko) 2004-02-05

Similar Documents

Publication Publication Date Title
CN100495662C (zh) 半导体器件及其制造方法
US7400018B2 (en) End of range (EOR) secondary defect engineering using chemical vapor deposition (CVD) substitutional carbon doping
KR100305623B1 (ko) 이온주입을이용한반도체장치의제조방법
KR100268979B1 (ko) 반도체 셸로우 접합형성 방법과 셸로우소스 및 드레인 영역을 갖는 전계효과트랜지스터 제조방법
KR20010006284A (ko) 게터링 원자들을 주입함으로써 도펀트 농도를 제어하는 방법
KR0144020B1 (ko) 낮은 면저항을 갖는 접합 형성방법
KR100397370B1 (ko) 얕은 접합을 갖는 집적회로의 제조 방법
JPS6362227A (ja) P型ド−パントの特性のその他のp型ド−パントでの修正
KR19980070332A (ko) 실리콘 장치 내에 매우 얕은 접합부를 형성하기 위한 방법
KR100298914B1 (ko) 반도체기판및그제조방법
KR100477940B1 (ko) 반도체 소자의 얇은 접합 형성 방법
US20050142821A1 (en) Methods of forming halo regions in NMOS transistors
US20050112830A1 (en) Ultra shallow junction formation
US20040115889A1 (en) Ultra shallow junction formation
KR100607317B1 (ko) 반도체소자의접합부형성방법
KR100680436B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JP2827905B2 (ja) Misfetおよびその製造方法
KR0146525B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100187680B1 (ko) 반도체 소자의 제조방법
KR100376295B1 (ko) 반도체장치 및 그 제조방법
KR100331277B1 (ko) 이중게이트 전극의 형성방법
KR100217899B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100552853B1 (ko) n채널형 모스 트랜지스터의 문턱 전압 조절을 위한불순물 주입 방법
JP2846329B2 (ja) 半導体装置の製造方法
KR100468695B1 (ko) 짧은채널효과를개선시키기위한채널도우핑프로파일을갖는고성능모스트랜지스터제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee