JPH03131020A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03131020A JPH03131020A JP27005789A JP27005789A JPH03131020A JP H03131020 A JPH03131020 A JP H03131020A JP 27005789 A JP27005789 A JP 27005789A JP 27005789 A JP27005789 A JP 27005789A JP H03131020 A JPH03131020 A JP H03131020A
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon substrate
- amorphous
- ions
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 abstract description 23
- -1 silicon ions Chemical class 0.000 abstract description 20
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 229920005591 polysilicon Polymers 0.000 abstract description 11
- 230000005465 channeling Effects 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 2
- 238000005470 impregnation Methods 0.000 abstract 2
- 238000000926 separation method Methods 0.000 abstract 2
- 238000002513 implantation Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシリコン基板にｐ型又はｎ型の不純物をイオン
注入してシリコン基板の浅い表面領域にｐｎ接合を形成
した半導体装置を製造する方法に関する。
注入してシリコン基板の浅い表面領域にｐｎ接合を形成
した半導体装置を製造する方法に関する。
半導体素子の高集積化、微細化が進むに従って素子自体
の特性の維持を図る一上でｐｎ接合界面も基板中の浅い
表面領域に形成する必要性が高まっており、例えばｐｎ
接合域の深さは０．２μｍ〜０．１５μｍ程度とするこ
とが要求されている。
の特性の維持を図る一上でｐｎ接合界面も基板中の浅い
表面領域に形成する必要性が高まっており、例えばｐｎ
接合域の深さは０．２μｍ〜０．１５μｍ程度とするこ
とが要求されている。
例えば導電性がｐ型のシリコン基板に砒素等のｎ型の不
純物を注入してｐｎ接合構造を形成する場合は、砒素は
質量数が７５と大きく、またシリコン中での拡散係数は
通常のプロセス温度９５０℃で７ＸＩＱ”ａｄ／秒と小
さいため、０．２μｍ程度の深さ領域にｐｎ接合域を形
成するのは比較的容易に出来る。
純物を注入してｐｎ接合構造を形成する場合は、砒素は
質量数が７５と大きく、またシリコン中での拡散係数は
通常のプロセス温度９５０℃で７ＸＩＱ”ａｄ／秒と小
さいため、０．２μｍ程度の深さ領域にｐｎ接合域を形
成するのは比較的容易に出来る。
これに対して導電型がｎ型のシリコン基板にボロン等の
ｐ型の不純物を導入してｐｎ接合を形成する場合は、ボ
ロンの質量数が１１と小さいためイオン注入の際の投影
飛程が太き（なり、ボロンイオンはシリコン基板の表面
領域からより深い領域に迄導入され易く、またこの注入
の際チャネリングが生じる確率が高く、ボロンの分布の
テールは深いところまで拡がるという問題があった。
ｐ型の不純物を導入してｐｎ接合を形成する場合は、ボ
ロンの質量数が１１と小さいためイオン注入の際の投影
飛程が太き（なり、ボロンイオンはシリコン基板の表面
領域からより深い領域に迄導入され易く、またこの注入
の際チャネリングが生じる確率が高く、ボロンの分布の
テールは深いところまで拡がるという問題があった。
そこでボロンのイオン注入を１０ｋｃＶ以下の低エネル
ギーで行う方法が試みられているが、イオン注入装置の
特性上、低エネルギーでは安定したビ−ムが得られず、
また逆にチャネリングの確率も高くなるという難点があ
った。
ギーで行う方法が試みられているが、イオン注入装置の
特性上、低エネルギーでは安定したビ−ムが得られず、
また逆にチャネリングの確率も高くなるという難点があ
った。
この対策として不純物イオンの注入に先立ってシリコン
基板にシリコンイオン、又はゲルマニウムイオンを注入
して単結晶シリコン基板の表面領域を非晶質化、即ち原
子配列を無秩序化して注入イオンの投影飛程を短縮化し
得る構造とした後、ボロン又はＢＦ２のイオン注入に際
してのチャネリングを抑制し、シリコン基板上の浅い領
域に接合域を形成しようとする試みがなされている（Ａ
ｐｐｌ。
基板にシリコンイオン、又はゲルマニウムイオンを注入
して単結晶シリコン基板の表面領域を非晶質化、即ち原
子配列を無秩序化して注入イオンの投影飛程を短縮化し
得る構造とした後、ボロン又はＢＦ２のイオン注入に際
してのチャネリングを抑制し、シリコン基板上の浅い領
域に接合域を形成しようとする試みがなされている（Ａ
ｐｐｌ。
Ｐｈｙｓ、 Ｌｅｔｔ ５２ （４） ２５ ２８１頁
１９８８）。
１９８８）。
しかしこの方法は、非晶質化領域をｐｎ接合形成域より
も浅くすれば良好な接合特性が得られる反面、非晶質化
領域がｐｎ接合形成域よりも深いか、又は同程度の深さ
であれば接合リーク電流が大きくなるという欠点がある
ことが知られている。
も浅くすれば良好な接合特性が得られる反面、非晶質化
領域がｐｎ接合形成域よりも深いか、又は同程度の深さ
であれば接合リーク電流が大きくなるという欠点がある
ことが知られている。
（Ｓｏｌｉｄ ５ｔａｔｅ Ｅｌｅｃｔｒｏｎ Ｖｏｌ
２９． Ｎｏ１ｌ １１８１〜１１８７頁）。
２９． Ｎｏ１ｌ １１８１〜１１８７頁）。
本発明はかかる事情に鑑みなされたものであって、その
目的とするところはチャネリングの発生を抑制し、しか
もリーク電流も小さくて済む、浅いｐｎ接合域の形成を
可能とした半導体装置の製造方法を提供するにある。
目的とするところはチャネリングの発生を抑制し、しか
もリーク電流も小さくて済む、浅いｐｎ接合域の形成を
可能とした半導体装置の製造方法を提供するにある。
本発明に係る半導体装置の製造方法は、不純物のイオン
注入によりシリコン基板の表面領域にｐｎ接合を形成し
た半導体装置の製造方法において、前記不純物のイオン
注入に先立ってイオンをシリコン基板に対し斜めに導入
して、シリコン基板の表面領域を非晶質化する過程を含
むことを特徴とする。
注入によりシリコン基板の表面領域にｐｎ接合を形成し
た半導体装置の製造方法において、前記不純物のイオン
注入に先立ってイオンをシリコン基板に対し斜めに導入
して、シリコン基板の表面領域を非晶質化する過程を含
むことを特徴とする。
本発明はこれによって、単結晶シリコン基板における非
晶質化によって注入不純物イオンの投影飛程を短縮化し
、ボロンの拡散を効果的に抑制出来て、半導体基板の浅
い領域にｐｎ接合域を形成し得る。
晶質化によって注入不純物イオンの投影飛程を短縮化し
、ボロンの拡散を効果的に抑制出来て、半導体基板の浅
い領域にｐｎ接合域を形成し得る。
以下本発明を図面に基づいて具体的に説明する。
第１図は本発明に係る半導体装置の製造方法の主要工程
図である。
図である。
先ず第１図（イ）に示す如く導電性がｎ型の単結晶シリ
コン基板１の表面にＳｉＯ２製の素子分離領域２を所定
の間隔で形成した後、素子分離領域２゜２間のｎ型の単
結晶シリコン基板１の表面に厚さ１１０人程人程熱酸化
膜３を形成する。この熱酸化膜３は単結晶シリコン基板
１を３％の塩酸を含む塩素雰囲気中にて９００℃で１５
分間熱処理を施すことにより形成される。
コン基板１の表面にＳｉＯ２製の素子分離領域２を所定
の間隔で形成した後、素子分離領域２゜２間のｎ型の単
結晶シリコン基板１の表面に厚さ１１０人程人程熱酸化
膜３を形成する。この熱酸化膜３は単結晶シリコン基板
１を３％の塩酸を含む塩素雰囲気中にて９００℃で１５
分間熱処理を施すことにより形成される。
次に熱酸化膜３を形成した単結晶シリコン基板１の表面
に、例えばＬＰＧＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃ
ｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法
により約３０００人の厚さにポリシリコン４を堆積した
後、ゲート領域表面のポリシリコン４を残してエツチン
グ除去する。
に、例えばＬＰＧＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃ
ｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法
により約３０００人の厚さにポリシリコン４を堆積した
後、ゲート領域表面のポリシリコン４を残してエツチン
グ除去する。
その後第１図（ロ）に示す如く単結晶シリコン基板１の
表面における素子分離領域２，２間であって、ポリシリ
コン４を形成しである領域を除（領域に対してシリコン
イオン５を先ず垂直に注入し、単結晶シリコン基板１の
表面から所要深さの範囲にわたって単結晶シリコン基板
１に非晶質領域６を形成する。シリコンイオンの注入条
件は例えば加速エネルギーが６０ｋｅＶ 、 ドーズ量
が１．５×１０１５／ｃｎｌである。
表面における素子分離領域２，２間であって、ポリシリ
コン４を形成しである領域を除（領域に対してシリコン
イオン５を先ず垂直に注入し、単結晶シリコン基板１の
表面から所要深さの範囲にわたって単結晶シリコン基板
１に非晶質領域６を形成する。シリコンイオンの注入条
件は例えば加速エネルギーが６０ｋｅＶ 、 ドーズ量
が１．５×１０１５／ｃｎｌである。
シリコンイオン５を垂直方向に注入した後、続いて注入
角度を単結晶シリコン基板１の表面に対し非直角の状態
で単結晶シリコン基板１を回転させつつ再度シリコンイ
オン５の注入を行い、深さ１２００人程度ばねたって非
晶質領域７を形成する。
角度を単結晶シリコン基板１の表面に対し非直角の状態
で単結晶シリコン基板１を回転させつつ再度シリコンイ
オン５の注入を行い、深さ１２００人程度ばねたって非
晶質領域７を形成する。
このときのイオン注入条件は、例えば加速エネルギーは
６０ｋｅＶ 、ドーズ量は５Ｘ１０１４／ｃｎｉ程度で
ある。
６０ｋｅＶ 、ドーズ量は５Ｘ１０１４／ｃｎｉ程度で
ある。
非晶質領域６と７とは前者は素子分離領域２゜２、ポリ
シリコン４の形成領域下には達していないのに対して、
後者は素子分離領域２．２、ポリシリコン４の領域下に
迄若干横方向に拡大された状態となっている。これによ
ってゲート領域であるポリシリコン４下へのボロンイオ
ンのチャネリングも抑制し得ることとなる。
シリコン４の形成領域下には達していないのに対して、
後者は素子分離領域２．２、ポリシリコン４の領域下に
迄若干横方向に拡大された状態となっている。これによ
ってゲート領域であるポリシリコン４下へのボロンイオ
ンのチャネリングも抑制し得ることとなる。
次に第１図（ニ）に示す如くボロンイオン８を単結晶シ
リコン基板１の表面に対し垂直方向に注太し、非晶質領
域７内にボロン注入域９を形成する。非晶質領域７では
シリコン原子の配列が規則性を有しないためボロンイオ
ン８の注入に際してのチャネリングが抑制され、そのボ
ロン注入域９は単結晶シリコン基板１の比較的浅い非晶
質領域７内に留まることとなる。ボロンイオンの注入条
件は加速エネルギーが１５ｋｅＶ、ドーズ量がｌＸｌ０
”／ ｃｔＡである。この条件でのボロンイオン８の投
影飛程は５００人程度である。
リコン基板１の表面に対し垂直方向に注太し、非晶質領
域７内にボロン注入域９を形成する。非晶質領域７では
シリコン原子の配列が規則性を有しないためボロンイオ
ン８の注入に際してのチャネリングが抑制され、そのボ
ロン注入域９は単結晶シリコン基板１の比較的浅い非晶
質領域７内に留まることとなる。ボロンイオンの注入条
件は加速エネルギーが１５ｋｅＶ、ドーズ量がｌＸｌ０
”／ ｃｔＡである。この条件でのボロンイオン８の投
影飛程は５００人程度である。
次にこのような単結晶シリコン基板１をＮ２雰囲気中で
６００℃に加熱し、熱拡散を抑制しつつ前記非晶質領域
７に対して、他の単結晶領域から固相エピタキシャル成
長を行わせ、非晶質領域７を消滅させる。その後注入し
たボロンを電気的に活性化ずべくＮｚ雰囲気中にて１０
００℃で１０秒間加熱するＰＴＡ（Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅ−ａｌｉｎｇ）処理を施し、ｐ型の
導電層１０．１０を形成する。
６００℃に加熱し、熱拡散を抑制しつつ前記非晶質領域
７に対して、他の単結晶領域から固相エピタキシャル成
長を行わせ、非晶質領域７を消滅させる。その後注入し
たボロンを電気的に活性化ずべくＮｚ雰囲気中にて１０
００℃で１０秒間加熱するＰＴＡ（Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅ−ａｌｉｎｇ）処理を施し、ｐ型の
導電層１０．１０を形成する。
ボロン注入域９はエピタキシャル成長層となっているた
めボロンの熱拡散が抑制され、上記した熱処理において
もｐ型の導電Ｎ１０は非晶質領域７を越えて若干拡大さ
れるに留まり、その深さは１５００人程度であり、ｐｎ
接合域の深さは０．２μｍ程度とすることができる。
めボロンの熱拡散が抑制され、上記した熱処理において
もｐ型の導電Ｎ１０は非晶質領域７を越えて若干拡大さ
れるに留まり、その深さは１５００人程度であり、ｐｎ
接合域の深さは０．２μｍ程度とすることができる。
なお、上述の実施例にあっては単結晶シリコン基板ｌの
表面領域、を非晶質化するため、シリコンイオン等を垂
直方向、次いで斜め方向に注入する構成につき説明した
が、斜め方向からのみ注入することとしてもよいことは
勿論である。斜め方向からシリコンイオンを注入する場
合の注入角度については特に限定するものではなく、ボ
ロン注入条件等を勘案して適宜に設定すればよい。
表面領域、を非晶質化するため、シリコンイオン等を垂
直方向、次いで斜め方向に注入する構成につき説明した
が、斜め方向からのみ注入することとしてもよいことは
勿論である。斜め方向からシリコンイオンを注入する場
合の注入角度については特に限定するものではなく、ボ
ロン注入条件等を勘案して適宜に設定すればよい。
以上の如（本発明にあってはシリコン基板の浅い表面領
域にｐｎ接合を形成することが出来て、高集積、微細化
半導体装置の特性向上に優れた効果を奏するものである
。
域にｐｎ接合を形成することが出来て、高集積、微細化
半導体装置の特性向上に優れた効果を奏するものである
。
第１図は本発明方法の主要製造過程を示す工程図である
。 ■・・・単結晶シリコン基板 ２・・・素子分離領域３
・・・熱酸化膜 ４・・・ポリシリコン ５・・・シリ
コンイオン ６，７・・・非晶質領域 ８・・・ボロン
イオン９・・・ボロン注入域 １０・・・ｐ型の導電層
特 許 出願人
。 ■・・・単結晶シリコン基板 ２・・・素子分離領域３
・・・熱酸化膜 ４・・・ポリシリコン ５・・・シリ
コンイオン ６，７・・・非晶質領域 ８・・・ボロン
イオン９・・・ボロン注入域 １０・・・ｐ型の導電層
特 許 出願人
Claims (1)
- 【特許請求の範囲】 １、不純物のイオン注入によりシリコン基板の表面領域
にｐｎ接合を形成した半導体装置の製造方法において、 前記不純物のイオン注入に先立ってイオン をシリコン基板に対し斜めに導入して、シリコン基板の
表面領域を非晶質化する過程を含むことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27005789A JPH03131020A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27005789A JPH03131020A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03131020A true JPH03131020A (ja) | 1991-06-04 |
Family
ID=17480922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27005789A Pending JPH03131020A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03131020A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417327A (ja) * | 1990-05-10 | 1992-01-22 | Nec Corp | イオン注入方法 |
| US5322802A (en) * | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
| US5585286A (en) * | 1995-08-31 | 1996-12-17 | Lsi Logic Corporation | Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device |
| US5827774A (en) * | 1996-05-31 | 1998-10-27 | Nec Corporation | Ion implantation method using tilted ion beam |
| US6372591B1 (en) | 1997-12-03 | 2002-04-16 | Nec Corporation | Fabrication method of semiconductor device using ion implantation |
| JP2005129930A (ja) * | 2003-10-17 | 2005-05-19 | Interuniv Micro Electronica Centrum Vzw | 半導体基盤に活性化不純物の階層構造を提供する方法 |
| JP2008524840A (ja) * | 2004-12-17 | 2008-07-10 | アプライド マテリアルズ インコーポレイテッド | 過渡的増速拡散を削減するためのイオン注入方法 |
-
1989
- 1989-10-16 JP JP27005789A patent/JPH03131020A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417327A (ja) * | 1990-05-10 | 1992-01-22 | Nec Corp | イオン注入方法 |
| US5322802A (en) * | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
| US5585286A (en) * | 1995-08-31 | 1996-12-17 | Lsi Logic Corporation | Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device |
| US5827774A (en) * | 1996-05-31 | 1998-10-27 | Nec Corporation | Ion implantation method using tilted ion beam |
| US6372591B1 (en) | 1997-12-03 | 2002-04-16 | Nec Corporation | Fabrication method of semiconductor device using ion implantation |
| JP2005129930A (ja) * | 2003-10-17 | 2005-05-19 | Interuniv Micro Electronica Centrum Vzw | 半導体基盤に活性化不純物の階層構造を提供する方法 |
| JP2008524840A (ja) * | 2004-12-17 | 2008-07-10 | アプライド マテリアルズ インコーポレイテッド | 過渡的増速拡散を削減するためのイオン注入方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08191140A (ja) | Ｓｏｉ基板の製造方法 | |
| US10566198B2 (en) | Doping method | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| US6555484B1 (en) | Method for controlling the oxidation of implanted silicon | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| US6245649B1 (en) | Method for forming a retrograde impurity profile | |
| JPH04196525A (ja) | 半導体装置の製造方法 | |
| JP2004528707A (ja) | Ｓｏｉを形成する方法 | |
| JP2664416B2 (ja) | 半導体装置の製造方法 | |
| JPH0236525A (ja) | 半導体装置の製造方法 | |
| JP2613074B2 (ja) | 半導体装置の製造方法 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| JPH03173441A (ja) | 半導体装置の製造方法 | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JPS6273704A (ja) | 半導体装置の製造方法 | |
| JPS60175416A (ja) | 半導体装置の製造方法 | |
| US20060060846A1 (en) | Thin layer element and associated fabrication process | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPH01309320A (ja) | 半導体装置の製造方法 | |
| JPH03190221A (ja) | 半導体装置の製造方法 | |
| JPS60149125A (ja) | 半導体基板への不純物添加方法 | |
| JPH10189470A (ja) | 半導体装置の製造方法 | |
| JPS63226920A (ja) | 半導体装置の製造方法 |