JPS63278295A - 表面実装用パッケ−ジ - Google Patents
表面実装用パッケ−ジInfo
- Publication number
- JPS63278295A JPS63278295A JP11322987A JP11322987A JPS63278295A JP S63278295 A JPS63278295 A JP S63278295A JP 11322987 A JP11322987 A JP 11322987A JP 11322987 A JP11322987 A JP 11322987A JP S63278295 A JPS63278295 A JP S63278295A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- hole
- board
- package
- conductor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は電子部品パッケージに関するものて、その上面
側に電子部品を搭載し、その下側から突出する導体ピン
によって他の基板等に実装するためのフレキシブル基板
を使用した表面実装用パッケージに関するものである。
側に電子部品を搭載し、その下側から突出する導体ピン
によって他の基板等に実装するためのフレキシブル基板
を使用した表面実装用パッケージに関するものである。
特に、本発明は電子部品として表面実装用部品に適した
パッケージに関するものである。
パッケージに関するものである。
(従来の技術)
近年の電子技術の発達により、所謂半導体素子等の電子
部品の集積度は相当高度になってきている。一方、この
ような電子部品に対する実装技術に対しても、電子部品
の高密度化に伴なった高密度実装の要求が高まってきて
いるのも当然のことである。このような集積度が高くな
ってきている電子部品の高密度実装に対処するために、
従来より種々な実装技術が開発されてきているか、それ
ても電子部品の高密度化に充分対処することができる実
装技術は未だ開発途上にあるのが実状である。
部品の集積度は相当高度になってきている。一方、この
ような電子部品に対する実装技術に対しても、電子部品
の高密度化に伴なった高密度実装の要求が高まってきて
いるのも当然のことである。このような集積度が高くな
ってきている電子部品の高密度実装に対処するために、
従来より種々な実装技術が開発されてきているか、それ
ても電子部品の高密度化に充分対処することができる実
装技術は未だ開発途上にあるのが実状である。
換言すれば、電子部品の高密度化が先行しているのに対
して、実装技術の高密度化はこれに追い付く形て進行し
ている現状なのである。特に近年の電子部品は、その高
密度化に伴なって多数の接続端子を有するものとなって
きており、これに対処する実装技術として表面実装技術
及び導体ピンを使用した実装技術か開発されたのである
。
して、実装技術の高密度化はこれに追い付く形て進行し
ている現状なのである。特に近年の電子部品は、その高
密度化に伴なって多数の接続端子を有するものとなって
きており、これに対処する実装技術として表面実装技術
及び導体ピンを使用した実装技術か開発されたのである
。
表面実装技術としては、例えば特開昭59−19585
0号公報等に見られるように、電子部品をキャップ内に
収納してその接続端子をキャップの側面から突出させ、
この接続端子の位置をプリント配線板上のパターン上に
対応するようにしたものである。そして、この電子部品
の接続端子は、基板に形成した接続部に載置した状態て
はんだ等によりそのままパターン上に接続されるのであ
る。これにより、この表面実装技術にあっては、電子部
品自体を平面化できること、基板に電子部品のための接
続穴の形成等の複雑な工程の必要な加工を施す必要がな
いこと等の利点のあるものである。
0号公報等に見られるように、電子部品をキャップ内に
収納してその接続端子をキャップの側面から突出させ、
この接続端子の位置をプリント配線板上のパターン上に
対応するようにしたものである。そして、この電子部品
の接続端子は、基板に形成した接続部に載置した状態て
はんだ等によりそのままパターン上に接続されるのであ
る。これにより、この表面実装技術にあっては、電子部
品自体を平面化できること、基板に電子部品のための接
続穴の形成等の複雑な工程の必要な加工を施す必要がな
いこと等の利点のあるものである。
一方、導体ピンを使用した実装技術としては、例えば特
開昭60−241244号公報等に見られるようなもの
であり、各導体ピンに電気的に接続されるパターンが実
装されるべき電子部品に集中するように形成されており
、小さくかつ樹脂封止等の保護の必要な電子部品の実装
に適したものである。
開昭60−241244号公報等に見られるようなもの
であり、各導体ピンに電気的に接続されるパターンが実
装されるべき電子部品に集中するように形成されており
、小さくかつ樹脂封止等の保護の必要な電子部品の実装
に適したものである。
ところが、前述した表面実装技術にあっては上記のよう
な利点はあるものの、表面実装部品の直下部分に外部接
続部を形成することは通常困難である。その理由は、表
面実装用基板は、その表面に形成した各接続部を電気的
に接続するための導体回路を平面的に形成する必要があ
るが、この導体回路が表面実装部品によって覆われ、表
面実装部品の下側は事実上使用することが困難となるか
らである。従って、この表面実装技術のみでは、前述し
た高密度実装を達成しようとすることは困難なのである
。
な利点はあるものの、表面実装部品の直下部分に外部接
続部を形成することは通常困難である。その理由は、表
面実装用基板は、その表面に形成した各接続部を電気的
に接続するための導体回路を平面的に形成する必要があ
るが、この導体回路が表面実装部品によって覆われ、表
面実装部品の下側は事実上使用することが困難となるか
らである。従って、この表面実装技術のみでは、前述し
た高密度実装を達成しようとすることは困難なのである
。
また、導体ピンを使用した実装技術ては、通常この技術
は所謂ピングリッドアレイとして達成されるか、このピ
ングリッドアレイに実装される電子部品の端子の数だけ
導体ピンを用意しなければならず、上述した利点はある
ものの複数の電子部品を同一のピングリッドアレイに同
時に使用することは困難である。特に、従来のピングリ
ッドアレイにあっては、これに搭載される一個の電子部
品に適した導体回路及び導体ピンが形成されているのか
通例てあり、その−個の電子部品の実装の面からは充分
であるか、このような特定されたものであることから汎
用性は充分なものとは言えないものであることは容易に
理解できる。換言すれば、従来のピングリッドアレイは
、実装すべき電子部品毎に設計・製造が行なわれていて
、その製造に多大な日数と費用を要していたのである。
は所謂ピングリッドアレイとして達成されるか、このピ
ングリッドアレイに実装される電子部品の端子の数だけ
導体ピンを用意しなければならず、上述した利点はある
ものの複数の電子部品を同一のピングリッドアレイに同
時に使用することは困難である。特に、従来のピングリ
ッドアレイにあっては、これに搭載される一個の電子部
品に適した導体回路及び導体ピンが形成されているのか
通例てあり、その−個の電子部品の実装の面からは充分
であるか、このような特定されたものであることから汎
用性は充分なものとは言えないものであることは容易に
理解できる。換言すれば、従来のピングリッドアレイは
、実装すべき電子部品毎に設計・製造が行なわれていて
、その製造に多大な日数と費用を要していたのである。
以上のような従来の技術を、第3図及び第4図を参照し
てより具体的に説明する。この従来のプリント配線板(
20)にあっては、その表面側に形成した導体回路(2
2)に表面実装用部品(24)を実装し、導体回路(2
2)と導通し導体ピン(23)を保持するためのスルー
ホール(21)をプリント配線板(20)に形成して、
このスルーホール(21)内に導体ピン(23)の上部
を固定したものである。このようなプリント配線板(2
0)であると、導体回路(22)の形成は導体ピン(2
3)のためのスルーホール(21)によって相当制約を
受け、近年要求されている高密度実装には適していない
ものである。
てより具体的に説明する。この従来のプリント配線板(
20)にあっては、その表面側に形成した導体回路(2
2)に表面実装用部品(24)を実装し、導体回路(2
2)と導通し導体ピン(23)を保持するためのスルー
ホール(21)をプリント配線板(20)に形成して、
このスルーホール(21)内に導体ピン(23)の上部
を固定したものである。このようなプリント配線板(2
0)であると、導体回路(22)の形成は導体ピン(2
3)のためのスルーホール(21)によって相当制約を
受け、近年要求されている高密度実装には適していない
ものである。
これを解消しようとして、第5図及び第6図に示したよ
うなプリント配線板(20)が提案されている。このプ
リント配線板(20)は基板を多層にして導体回路(2
2)の形成箇所の確保を行なっているものであるが、第
6図に示したように、貫通していないスルーホール(2
1)を形成することが必須の条件になっているため、そ
の製造がしにくくなっているものである。
うなプリント配線板(20)が提案されている。このプ
リント配線板(20)は基板を多層にして導体回路(2
2)の形成箇所の確保を行なっているものであるが、第
6図に示したように、貫通していないスルーホール(2
1)を形成することが必須の条件になっているため、そ
の製造がしにくくなっているものである。
本発明の発明者等は、実装技術における上記のような実
状に鑑み、この種電子部品パッケージについて、高密度
実装が可能で、先行している電子部品側の高密度化に充
分対応することがてきることは勿論、てきれば電子部品
側の高密度化より先行することのできるパッケージ技術
を開発すべく種々検討してきた結果、上記の表面実装技
術と導体ピンを使用した実装技術の良い点を有効に活用
することにより、より一層の高密度実装を達成すること
がてきることを新規に知見し、本発明を完成したのであ
る。
状に鑑み、この種電子部品パッケージについて、高密度
実装が可能で、先行している電子部品側の高密度化に充
分対応することがてきることは勿論、てきれば電子部品
側の高密度化より先行することのできるパッケージ技術
を開発すべく種々検討してきた結果、上記の表面実装技
術と導体ピンを使用した実装技術の良い点を有効に活用
することにより、より一層の高密度実装を達成すること
がてきることを新規に知見し、本発明を完成したのであ
る。
(発明が解決しようとする問題点)
本発明は、以上のような経緯からなされたもので、その
解決しようとする問題点は、電子部品を実装する従来技
術における高密度化の不足である。
解決しようとする問題点は、電子部品を実装する従来技
術における高密度化の不足である。
そして、本発明の目的とするところは、簡単な構成であ
って従来技術を充分利用・発展させることができ、しか
も必要な高密度実装が可能なフレキシブル基板を使用し
た表面実装用パッケージを提供することにある。また、
本発明のさらに具体的な目的は、高密度実装を可能とす
るフレキシブル基板を使用した表面実装用パッケージを
非常に簡単な構成のものとすることによって、短時間内
に製造できるようにすることにある。
って従来技術を充分利用・発展させることができ、しか
も必要な高密度実装が可能なフレキシブル基板を使用し
た表面実装用パッケージを提供することにある。また、
本発明のさらに具体的な目的は、高密度実装を可能とす
るフレキシブル基板を使用した表面実装用パッケージを
非常に簡単な構成のものとすることによって、短時間内
に製造できるようにすることにある。
(問題点を解決するための手段)
以上の問題点を解決するために本発明が採った手段は、
実施例に対応する第1図及び第2図を参照して説明する
と、 「導体ピン保持穴(lla)を有する絶縁基板(11)
と、この絶縁基板(11)の外周に固着されて導体ピン
保持穴(lla)に対応するスルーホール(12a)を
有するフレキシブル基板(12)とにより構成される電
子部品を搭載するためのパッケージであって、 フレキシブル基板(12)の表面側には電子部品(15
)を実装しかつ他の部分への導通をとるための表面側導
体回路(13a)を形成し、かつフレキシブル基板(1
2)の裏面側には当該フレキシブル基板(12)に設け
たスルーホール(12b)を介して表面側導体回路(1
3a)に接続される裏面側導体回路(13b)を形成す
るとともに、 絶縁基板(11)の導体ピン保持穴(lla)及びこれ
に対応するフレキシブル基板(12)側のスルーホール
(12a)内に、外部への導通な可能にする導体ピン(
14)を設けて支持するようにしたことを特徴とする表
面実装用パッケージ(10) Jである。
実施例に対応する第1図及び第2図を参照して説明する
と、 「導体ピン保持穴(lla)を有する絶縁基板(11)
と、この絶縁基板(11)の外周に固着されて導体ピン
保持穴(lla)に対応するスルーホール(12a)を
有するフレキシブル基板(12)とにより構成される電
子部品を搭載するためのパッケージであって、 フレキシブル基板(12)の表面側には電子部品(15
)を実装しかつ他の部分への導通をとるための表面側導
体回路(13a)を形成し、かつフレキシブル基板(1
2)の裏面側には当該フレキシブル基板(12)に設け
たスルーホール(12b)を介して表面側導体回路(1
3a)に接続される裏面側導体回路(13b)を形成す
るとともに、 絶縁基板(11)の導体ピン保持穴(lla)及びこれ
に対応するフレキシブル基板(12)側のスルーホール
(12a)内に、外部への導通な可能にする導体ピン(
14)を設けて支持するようにしたことを特徴とする表
面実装用パッケージ(10) Jである。
(発明の作用)
本発明が以上のような手段を採ることによって以下のよ
うな作用がある。
うな作用がある。
すなわち、本発明に係るフレキシブル基板を使用した表
面実装用パッケージ(10)にあっては、電子部品であ
る各表面実装用部品(15)と各導体ピン(14)との
電気的接続はフレキシブル基板(12)に形成した表面
側導体回路(13a)または裏面側導体回路(13b)
によってなされるが、これらの電気的接続は絶縁基板(
11)の端部(llb)の外側に位置している表面側導
体回路(13a)及び裏面側導体回路(13b)によっ
てなされる。従って、本発明に係る表面実装用パッケー
ジ(10)にあっては、絶縁基板(11)自体に各導体
ピン(14)を保持するための導体ピン保持穴(lla
)はあっても、各表面実装用部品(15)と各導体ピン
(14)との電気的接続を行なうための導体回路または
導体層は全くないのである。
面実装用パッケージ(10)にあっては、電子部品であ
る各表面実装用部品(15)と各導体ピン(14)との
電気的接続はフレキシブル基板(12)に形成した表面
側導体回路(13a)または裏面側導体回路(13b)
によってなされるが、これらの電気的接続は絶縁基板(
11)の端部(llb)の外側に位置している表面側導
体回路(13a)及び裏面側導体回路(13b)によっ
てなされる。従って、本発明に係る表面実装用パッケー
ジ(10)にあっては、絶縁基板(11)自体に各導体
ピン(14)を保持するための導体ピン保持穴(lla
)はあっても、各表面実装用部品(15)と各導体ピン
(14)との電気的接続を行なうための導体回路または
導体層は全くないのである。
また、この表面実装用パッケージ(10)は、単なる導
体ピン保持穴(lla)を形成した絶縁基板(11)の
外周に、ファインパターンを形成するのに適した可撓性
を有するフレキシブル基板(12)を固着したものであ
るから、その製造が非常に簡単なものとなっているので
ある。すなわち、フレキシブル基板(12)に対する表
面側導体回路(13a)及び裏面側導体回路(13b)
の形成は近年富に進んできている回路形成技術をそのま
ま適用すればよく、熟練を有しないものである。しかも
、フレキシブル基板(12)は充分なファインパターン
を形成てきるものであるから、フレキシブル基板(12
)として両面プリント配線板を使用した場合であっても
、この種の表面実装用パッケージとしては画期的な高い
実装効率をあげることが可能となったのである。
体ピン保持穴(lla)を形成した絶縁基板(11)の
外周に、ファインパターンを形成するのに適した可撓性
を有するフレキシブル基板(12)を固着したものであ
るから、その製造が非常に簡単なものとなっているので
ある。すなわち、フレキシブル基板(12)に対する表
面側導体回路(13a)及び裏面側導体回路(13b)
の形成は近年富に進んできている回路形成技術をそのま
ま適用すればよく、熟練を有しないものである。しかも
、フレキシブル基板(12)は充分なファインパターン
を形成てきるものであるから、フレキシブル基板(12
)として両面プリント配線板を使用した場合であっても
、この種の表面実装用パッケージとしては画期的な高い
実装効率をあげることが可能となったのである。
発明者等の計算によれば、その実装効率は絶縁基板(1
1)を4層とした場合程度のものとなった。
1)を4層とした場合程度のものとなった。
さらに、フレキシブル基板(12)上の表面側導体回路
(13a)及び裏面側導体回路(13b)を形成するに
あたっては、各導体ピン(14)のための導体ピン保持
穴(lla)の位置は直接考慮する必要かないため、表
面側導体回路(13a)及び裏面側導体回路(13b)
の設計は非常に容易となっている。
(13a)及び裏面側導体回路(13b)を形成するに
あたっては、各導体ピン(14)のための導体ピン保持
穴(lla)の位置は直接考慮する必要かないため、表
面側導体回路(13a)及び裏面側導体回路(13b)
の設計は非常に容易となっている。
(実施例)
次に、本発明を、図面に示した実施例に基づいて詳細に
説明する。
説明する。
第1図には本発明に係るフレキシブル基板(12)を使
用した表面実装用パッケージ(10)の斜視図が示して
あり、この表面実装用パッケージ(10)は電子部品で
ある表面実装用部品(15)、例えばプログラマブルI
Cを6個表面実装したちのである。
用した表面実装用パッケージ(10)の斜視図が示して
あり、この表面実装用パッケージ(10)は電子部品で
ある表面実装用部品(15)、例えばプログラマブルI
Cを6個表面実装したちのである。
そして、この表面実装用パッケージ(10)は、導体ピ
ン保持穴(lla)を有する絶縁基板(11)と、この
絶縁基板(11)の外周に固着されて導体ピン保持穴(
lla)に対応するスルーホール(12a)を有するフ
レキシブル基板(12)とにより構成したものてある。
ン保持穴(lla)を有する絶縁基板(11)と、この
絶縁基板(11)の外周に固着されて導体ピン保持穴(
lla)に対応するスルーホール(12a)を有するフ
レキシブル基板(12)とにより構成したものてある。
絶縁基板(11)は絶縁性を有しかつ導体ピン(14)
をその頭部(14a)にて支持するのに充分な剛性を有
した材料によって形成しである。この材料としては、上
記のような条件を満たすものであればどのようなものを
も適用することがてき、通常使用されているガラス・エ
ポキシ樹脂、セラミックス等を使用することがてきる。
をその頭部(14a)にて支持するのに充分な剛性を有
した材料によって形成しである。この材料としては、上
記のような条件を満たすものであればどのようなものを
も適用することがてき、通常使用されているガラス・エ
ポキシ樹脂、セラミックス等を使用することがてきる。
また、この絶縁基板(11)には各導体ピン(14)を
支持するためだけの導体ピン保持穴(Ila)が形成し
である。すなわち、各導体ピン保持穴(lla)は単な
る穴であって、第2図に示したような貫通孔てあっても
よいし、]一端部か埋まった状態の穴てあってもよいも
のである。
支持するためだけの導体ピン保持穴(Ila)が形成し
である。すなわち、各導体ピン保持穴(lla)は単な
る穴であって、第2図に示したような貫通孔てあっても
よいし、]一端部か埋まった状態の穴てあってもよいも
のである。
フレキシブル基板(12)は通常のプラスチックフィル
ムを使用したものて、その両面にはそれぞれ表面側導体
回路(13a)及び裏面側導体回路(13b)−h)4
\知の′:fニ一段によって形成しである。また、この
フレキシブル基板(12)には、第2図に示したように
、第一スルーホール(12a)及び第ニスルーホール(
12b)がそれぞれ形成してあり、第一スルーホール(
12a)は上記の絶縁基板(11)の導体ピン保持穴(
lla)に対応するものである。そして、これら両第−
スルーホール(12a)及び第ニスルーホール(12b
)は、各表面側導体回路(13a)及び裏面側導体回路
(1,3b)を所定箇所にて電気的に接続しているもの
である。
ムを使用したものて、その両面にはそれぞれ表面側導体
回路(13a)及び裏面側導体回路(13b)−h)4
\知の′:fニ一段によって形成しである。また、この
フレキシブル基板(12)には、第2図に示したように
、第一スルーホール(12a)及び第ニスルーホール(
12b)がそれぞれ形成してあり、第一スルーホール(
12a)は上記の絶縁基板(11)の導体ピン保持穴(
lla)に対応するものである。そして、これら両第−
スルーホール(12a)及び第ニスルーホール(12b
)は、各表面側導体回路(13a)及び裏面側導体回路
(1,3b)を所定箇所にて電気的に接続しているもの
である。
以上のように、第一スルーホール(12a) 、第ニス
ルーホール(12b) 、表面側導体回路(13a)及
び裏面側導体回路(13b)を形成したフレキシブル基
板(12)は、その各第一スルーホール(12a)が絶
縁基板(11)の導体ピン保持穴(lla)に一致する
ようにして絶縁基板(11)の周囲に巻かれ、接着剤等
を使用して絶縁基板(11)に固着されるものである。
ルーホール(12b) 、表面側導体回路(13a)及
び裏面側導体回路(13b)を形成したフレキシブル基
板(12)は、その各第一スルーホール(12a)が絶
縁基板(11)の導体ピン保持穴(lla)に一致する
ようにして絶縁基板(11)の周囲に巻かれ、接着剤等
を使用して絶縁基板(11)に固着されるものである。
この場合、当該フレキシブル基板(12)はその名の通
りフレキシブルなものであるから、第2図の図示右方部
分に示したように、絶縁基板(11)の端部(llb)
においてこれに充分追随し、しかも当該フレキシブル基
板(12)に形成した表面側導体回路(13a)及び裏
面側導体回路(13b)が断線することはないのである
。このようにフレキシブル基板(12)を絶縁基板(1
1)の周囲に固着してから、各導体ピン(14)を取り
付けるのである。
りフレキシブルなものであるから、第2図の図示右方部
分に示したように、絶縁基板(11)の端部(llb)
においてこれに充分追随し、しかも当該フレキシブル基
板(12)に形成した表面側導体回路(13a)及び裏
面側導体回路(13b)が断線することはないのである
。このようにフレキシブル基板(12)を絶縁基板(1
1)の周囲に固着してから、各導体ピン(14)を取り
付けるのである。
導体ピン(14)は、各表面実装用部品(15)と他の
基板との導通を取るものであるから、導電性の材料によ
って形成されている。また、この導体ピン(14)は、
その頭部(14a)を絶縁基板(11)の導体ピン保持
穴(Ila)及びこれに対応するフレキシブル基板(1
2)側の第一スルーホール(12a)内に挿通固定して
当該表面実装用パッケージ(10)に取り付けられるも
のである。勿論、これら各導体ピン(14)は、導体ピ
ン保持穴(11,a)内に挿通された後に、フレキシブ
ル基板(12)の第一スルーホール(12a)及び表面
側導体回路(13a)に対して電気的に接続てきるよう
にはんだ(14b)によって固定される。
基板との導通を取るものであるから、導電性の材料によ
って形成されている。また、この導体ピン(14)は、
その頭部(14a)を絶縁基板(11)の導体ピン保持
穴(Ila)及びこれに対応するフレキシブル基板(1
2)側の第一スルーホール(12a)内に挿通固定して
当該表面実装用パッケージ(10)に取り付けられるも
のである。勿論、これら各導体ピン(14)は、導体ピ
ン保持穴(11,a)内に挿通された後に、フレキシブ
ル基板(12)の第一スルーホール(12a)及び表面
側導体回路(13a)に対して電気的に接続てきるよう
にはんだ(14b)によって固定される。
なお、電子部品である各表面実装用部品(15)、例え
ばプログラマブルICは、その端子をフレキシブル基板
(12)に形成した表面側導体回路(13a)の一部に
はんだ(14b)を使用して実装される。
ばプログラマブルICは、その端子をフレキシブル基板
(12)に形成した表面側導体回路(13a)の一部に
はんだ(14b)を使用して実装される。
(発明の効果)
以上詳述した通り、本発明に係る表面実装用パッケージ
(10)にあっては、上記実施例にて例示した如く、 「導体ピン保持穴(lla)を有する絶縁基板(11)
と、この絶縁基板(11)の外周に固着されて導体ピン
保持穴(lla)に対応するスルーホール(12a)を
有するフレキシブル基板(12)とにより構成される電
子部品を搭載するためのパッケージであって、 フレキシブル基板(12)の表面側には電子部品(15
)を実装しかつ他の部分への導通なとるための表面側導
体回路(13a)を形成し、かつフレキシブル基板(1
2)の裏面側には当該フレキシブル基板(12)に設け
たスルーホール(12b)を介して表面側導体回路(1
3a)に接続される裏面側導体回路(]:llbを形成
するとともに、絶縁基板(11)の導体ピン保持穴(l
la)及びこれに対応するフレキシブル基板(12)側
のスルーホール(12a)内に、外部への導通な可能に
する導体ピン(14)を設けて支持するようにした」こ
とにその構成上の特徴があり、これにより、簡単な構成
てあって従来技術を充分利用・発展させることがてき、
しかも必要な高密度実装が可能なフレキシブル基板を使
用した表面実装用パッケージ(10)を提供することが
てきるのである。
(10)にあっては、上記実施例にて例示した如く、 「導体ピン保持穴(lla)を有する絶縁基板(11)
と、この絶縁基板(11)の外周に固着されて導体ピン
保持穴(lla)に対応するスルーホール(12a)を
有するフレキシブル基板(12)とにより構成される電
子部品を搭載するためのパッケージであって、 フレキシブル基板(12)の表面側には電子部品(15
)を実装しかつ他の部分への導通なとるための表面側導
体回路(13a)を形成し、かつフレキシブル基板(1
2)の裏面側には当該フレキシブル基板(12)に設け
たスルーホール(12b)を介して表面側導体回路(1
3a)に接続される裏面側導体回路(]:llbを形成
するとともに、絶縁基板(11)の導体ピン保持穴(l
la)及びこれに対応するフレキシブル基板(12)側
のスルーホール(12a)内に、外部への導通な可能に
する導体ピン(14)を設けて支持するようにした」こ
とにその構成上の特徴があり、これにより、簡単な構成
てあって従来技術を充分利用・発展させることがてき、
しかも必要な高密度実装が可能なフレキシブル基板を使
用した表面実装用パッケージ(10)を提供することが
てきるのである。
すなわち、本発明に係るフレキシブル基板を使用した表
面実装用パッケージ(10)にあっては、それ自体実装
効率を高くすることがてきるフレキシブル基板(12)
を使用し、これを絶縁基板(11)の外周に固着するよ
うにしたから、複数の表面実装用部品(15)の表面実
装ができるとともに、ピングリッドアレイとしての機能
をも充分果すことがてきるのである。
面実装用パッケージ(10)にあっては、それ自体実装
効率を高くすることがてきるフレキシブル基板(12)
を使用し、これを絶縁基板(11)の外周に固着するよ
うにしたから、複数の表面実装用部品(15)の表面実
装ができるとともに、ピングリッドアレイとしての機能
をも充分果すことがてきるのである。
また、このような高密度実装を可能とするフレキシブル
基板を使用した本発明に係る表面実装用パッケージ(1
0)を、非常に簡単な構成のものとすることができるだ
けでなく、これによって当該表面実装用パッケージ(1
0)を短時間内に製造できるのである。
基板を使用した本発明に係る表面実装用パッケージ(1
0)を、非常に簡単な構成のものとすることができるだ
けでなく、これによって当該表面実装用パッケージ(1
0)を短時間内に製造できるのである。
第1図は本発明に係るフレキシブル基板を使用した表面
実装用パッケージに表面実装用部品を実装した状態の斜
視図、第2図はこの表面実装用パッケージの構成を概略
的に示す部分拡大断面図である。 第3図〜第6図のそれぞれは従来の表面実装用パッケー
ジの例を示すものであって、第3図はその斜視図、第4
図は第3図の部分拡大断面図、第5図は他の従来の電子
部品パッケージを示す斜視図、第6図は第5図の部分拡
大断面図である。 符 号 の 説 明 10・・・表面実装用パッケージ、11・・・絶縁基板
、11a−−−導体ピン保持穴、 11 b−・・端部
、12−・・フレキシブル基板、 12 a−第一スル
ーホール、 12 b−・・第ニスルーホール、 13
a−表面側導体回路、 13 b −・・裏面側導体
回路、14・・・導体ピン、15−・・表面実装用部品
(電子部品)。 以 上
実装用パッケージに表面実装用部品を実装した状態の斜
視図、第2図はこの表面実装用パッケージの構成を概略
的に示す部分拡大断面図である。 第3図〜第6図のそれぞれは従来の表面実装用パッケー
ジの例を示すものであって、第3図はその斜視図、第4
図は第3図の部分拡大断面図、第5図は他の従来の電子
部品パッケージを示す斜視図、第6図は第5図の部分拡
大断面図である。 符 号 の 説 明 10・・・表面実装用パッケージ、11・・・絶縁基板
、11a−−−導体ピン保持穴、 11 b−・・端部
、12−・・フレキシブル基板、 12 a−第一スル
ーホール、 12 b−・・第ニスルーホール、 13
a−表面側導体回路、 13 b −・・裏面側導体
回路、14・・・導体ピン、15−・・表面実装用部品
(電子部品)。 以 上
Claims (1)
- 【特許請求の範囲】 導体ピン保持穴を有する絶縁基板と、この絶縁基板の外
周に固着されて前記導体ピン保持穴に対応するスルーホ
ールを有するフレキシブル基板とにより構成される電子
部品を搭載するためのパッケージであって、 前記フレキシブル基板の表面側には前記電子部品を実装
しかつ他の部分への導通をとるための表面側導体回路を
形成し、かつ前記フレキシブル基板の裏面側には当該フ
レキシブル基板に設けたスルーホールを介して前記表面
側導体回路に接続される裏面側導体回路を形成するとと
もに、 前記絶縁基板の導体ピン保持穴及びこれに対応する前記
フレキシブル基板側のスルーホール内に、外部への導通
を可能にする導体ピンを設けて支持するようにしたこと
を特徴とする表面実装用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11322987A JPS63278295A (ja) | 1987-05-08 | 1987-05-08 | 表面実装用パッケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11322987A JPS63278295A (ja) | 1987-05-08 | 1987-05-08 | 表面実装用パッケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63278295A true JPS63278295A (ja) | 1988-11-15 |
Family
ID=14606837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11322987A Pending JPS63278295A (ja) | 1987-05-08 | 1987-05-08 | 表面実装用パッケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63278295A (ja) |
-
1987
- 1987-05-08 JP JP11322987A patent/JPS63278295A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4604678A (en) | Circuit board with high density electrical tracers | |
JP4800606B2 (ja) | 素子内蔵基板の製造方法 | |
JPH06103704B2 (ja) | 集積回路パッケージの製造方法、集積回路アセンブリおよびバイアの形成方法 | |
US5781415A (en) | Semiconductor package and mounting method | |
CN100492638C (zh) | 半导体器件的堆叠封装 | |
JP3247634B2 (ja) | 半導体デバイス・パッケージ及び組み立て方法 | |
JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
JPH01261849A (ja) | 半導体装置の製造方法 | |
JPH0529537A (ja) | 半導体モジユール構造 | |
JPH01256161A (ja) | 印刷配線板装置 | |
JPH0917917A (ja) | 配線基板及び半導体装置 | |
JPS63278295A (ja) | 表面実装用パッケ−ジ | |
JPH01143389A (ja) | ハイブリッド集積回路装置 | |
JPH0821648B2 (ja) | 厚膜技術により形成されたピンレスグリッドアレイ電極構造 | |
JPH01278089A (ja) | 電子回路装置 | |
JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
JPH01304795A (ja) | プリント板の配線方法 | |
JP2573207B2 (ja) | 表面実装部品用パツケ−ジ | |
JPH0639479Y2 (ja) | プリント配線板 | |
JPS62208691A (ja) | 両面実装型混成集積回路 | |
JPS63246887A (ja) | 表面実装部品用パツケ−ジ | |
JPH09321218A (ja) | 半導体装置およびその製造方法 | |
JPS62179794A (ja) | 電気回路配線板 | |
JPH0517902Y2 (ja) | ||
JPH03195091A (ja) | 多層回路装置及びその製造方法 |