JPS6249645A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPS6249645A JPS6249645A JP18866485A JP18866485A JPS6249645A JP S6249645 A JPS6249645 A JP S6249645A JP 18866485 A JP18866485 A JP 18866485A JP 18866485 A JP18866485 A JP 18866485A JP S6249645 A JPS6249645 A JP S6249645A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- package
- insulating layer
- electronic component
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は電子部品、特に電子部品リードピンの構造に関
する。
する。
［発明の技術的背景とその問題点］
ＬＳＩパッケージなどに内臓された電子回路と外部との
間の信号の入出力は、このパッケージに設けられた信号
ピンによって行なわれている。この信号ピンは印刷配線
板に形成されたスルーホールに挿入され、このスルーホ
ールに設けられたランドに半田付けされて配線パターン
に接続されている。このような信号ピンは通常第３図に
示すように、はぼ正方形のパッケージ１の周縁に沿って
正方形状に複数本配設されている。最近ＬＳＩの高度化
が進むに従って１個のＬＳＩパッケージ内に設けられた
回路数が増加してきており、これに伴ない信号ピン２の
数も増加し、２００ピンを越えるものもある。このよう
に信号ピン２のピン数が増加するとＬＳＩパッケージ自
体の大きさも大きくする必要がある。この結果ＬＳＩを
実装する印刷配線板の設計上、パターンレイアウトが困
難となり、ま、たパッケ、−ジの大形化により実装する
部品の搭載数が制限されるという問題があった。
間の信号の入出力は、このパッケージに設けられた信号
ピンによって行なわれている。この信号ピンは印刷配線
板に形成されたスルーホールに挿入され、このスルーホ
ールに設けられたランドに半田付けされて配線パターン
に接続されている。このような信号ピンは通常第３図に
示すように、はぼ正方形のパッケージ１の周縁に沿って
正方形状に複数本配設されている。最近ＬＳＩの高度化
が進むに従って１個のＬＳＩパッケージ内に設けられた
回路数が増加してきており、これに伴ない信号ピン２の
数も増加し、２００ピンを越えるものもある。このよう
に信号ピン２のピン数が増加するとＬＳＩパッケージ自
体の大きさも大きくする必要がある。この結果ＬＳＩを
実装する印刷配線板の設計上、パターンレイアウトが困
難となり、ま、たパッケ、−ジの大形化により実装する
部品の搭載数が制限されるという問題があった。
［発明の目的］
本発明は上述した点に鑑みてなされたものであり、信号
ピンの数を削減しパッケージの大きざを小形化できる電
子部品を提供することを目的とする。
ピンの数を削減しパッケージの大きざを小形化できる電
子部品を提供することを目的とする。
［発明の概要］
本発明はの電子部品は、電子回路が内蔵され、この電子
回路と外部回路との電気的接続を行なうためのリードピ
ンを具備した電子部品において、前記リードピンは、各
々が内蔵された前記電子回路に接続された少なくとも２
つの導体層と、これらの導体層間を絶縁する絶縁層とか
ら形成されたことを特徴とする。
回路と外部回路との電気的接続を行なうためのリードピ
ンを具備した電子部品において、前記リードピンは、各
々が内蔵された前記電子回路に接続された少なくとも２
つの導体層と、これらの導体層間を絶縁する絶縁層とか
ら形成されたことを特徴とする。
［発明の実施例コ
以下、本発明に係る電子回路パッケージの信号ピンの一
実施例を図面を参照して説明する。
実施例を図面を参照して説明する。
第１図は本発明の一実施例を示す縦断面図である。中心
にピン状の第１の導体層３が設けられており、この第１
の導体層３のＬＳＩパッケージ１への取り付は側の外周
には絶縁層４が形成されている。この絶縁層４の前記Ｌ
ＳＩパッケージ１への取り付は側の外周には、絶縁層４
を介して管状の第２の導体層５が密着形成されている。
にピン状の第１の導体層３が設けられており、この第１
の導体層３のＬＳＩパッケージ１への取り付は側の外周
には絶縁層４が形成されている。この絶縁層４の前記Ｌ
ＳＩパッケージ１への取り付は側の外周には、絶縁層４
を介して管状の第２の導体層５が密着形成されている。
すなわち中心から第１の導体層３、絶縁層４及び第２の
導体層５が順次段差をもって積層され２重構造となって
いる。このように２重構造化されたリードピン６が必要
本数ＬＳＩパッケージ１に植設され、第１及び第２の導
体層３．５がそれぞれ図示せぬＬＳＩパッケージ１内の
電子回路に接続されている。
導体層５が順次段差をもって積層され２重構造となって
いる。このように２重構造化されたリードピン６が必要
本数ＬＳＩパッケージ１に植設され、第１及び第２の導
体層３．５がそれぞれ図示せぬＬＳＩパッケージ１内の
電子回路に接続されている。
第２図は本実施例によるリードピン６を印刷配線板７に
実装した状態を示す断面図である。リードピン６は印刷
配線板７に形成されたスルーホール７ａに挿入され、第
１の導体層３の先端が印刷配線板７のＬＳＩパッケージ
１が実装される面と反対側の面７ｂから突出している。
実装した状態を示す断面図である。リードピン６は印刷
配線板７に形成されたスルーホール７ａに挿入され、第
１の導体層３の先端が印刷配線板７のＬＳＩパッケージ
１が実装される面と反対側の面７ｂから突出している。
そしてこの印刷配線板７の面７ｂに形成された図示せぬ
信号パターンに接続されたランドと半田８で接続されて
いる。また第２の導体層５の端面は印刷配線板７のＬＳ
Ｉパッケージ１が実装される側の面７Ｇに当接し、この
面ＩＣに形成された図示せぬ信号パターンに接続された
ランドと半田９で接続されている。
信号パターンに接続されたランドと半田８で接続されて
いる。また第２の導体層５の端面は印刷配線板７のＬＳ
Ｉパッケージ１が実装される側の面７Ｇに当接し、この
面ＩＣに形成された図示せぬ信号パターンに接続された
ランドと半田９で接続されている。
これらの半田８及び９は絶縁層４がスルーホール７ａに
密着嵌装されスルーホールを閉塞しているので、この絶
縁層４を介して完全に分離絶縁されている。
密着嵌装されスルーホールを閉塞しているので、この絶
縁層４を介して完全に分離絶縁されている。
本実施例によれば、印刷配線板７の両面７ｂ、７Ｃに形
成された信号パターンとＬＳＩパッケージ１内の電子回
路とを、２重構造の１本のリードピン６によりそれぞれ
独立して接続することができる。従って第４図に示すよ
うに従来リードピン１本で１信号の入出力しかできなか
ったものが２つの信号の入出力が可能となる。この結果
リードピンの数が従来の１７２で済み、ＬＳＩパッケー
ジ１の面積を小さくすることができる。従って限られた
印刷配線板７上への部品搭載数を増やすことができる。
成された信号パターンとＬＳＩパッケージ１内の電子回
路とを、２重構造の１本のリードピン６によりそれぞれ
独立して接続することができる。従って第４図に示すよ
うに従来リードピン１本で１信号の入出力しかできなか
ったものが２つの信号の入出力が可能となる。この結果
リードピンの数が従来の１７２で済み、ＬＳＩパッケー
ジ１の面積を小さくすることができる。従って限られた
印刷配線板７上への部品搭載数を増やすことができる。
またリードピンの数が減少することにより印刷配線板７
に形成されるスルーホール７ａの数も減らすことができ
る。その結果スルーホール７ａが他の部分に与える障害
がすくなくなり、印刷配線板７上のパターンレイアウト
密度を増すことができる。尚、第の２導体層５のランド
への当接部はスカート状にする導電性のリングをはめる
などして接続性を向上させてもよい。
に形成されるスルーホール７ａの数も減らすことができ
る。その結果スルーホール７ａが他の部分に与える障害
がすくなくなり、印刷配線板７上のパターンレイアウト
密度を増すことができる。尚、第の２導体層５のランド
への当接部はスカート状にする導電性のリングをはめる
などして接続性を向上させてもよい。
上述した実施例ではＬＳＩパッケージ１に設けたリード
ピン６について説明したが、このリードピン６は他のＩ
Ｃパッケージ、トランジスタ、コネクタなどの電子部品
に広く応用することができる。
ピン６について説明したが、このリードピン６は他のＩ
Ｃパッケージ、トランジスタ、コネクタなどの電子部品
に広く応用することができる。
本実施例では、２つの導体層とこれら導体層を絶縁する
絶縁層を各々同円心上に設けた。しかし、これは平板の
層構造でもよく、少なくとも印刷配線板の表裏置台々で
、各々の導体がランドに接続され、絶縁層が前記表裏面
での接続のための半田の連絡を阻止する構造であれば種
々変更可能である。
絶縁層を各々同円心上に設けた。しかし、これは平板の
層構造でもよく、少なくとも印刷配線板の表裏置台々で
、各々の導体がランドに接続され、絶縁層が前記表裏面
での接続のための半田の連絡を阻止する構造であれば種
々変更可能である。
また、少なくとも２つの導体層が二俣に分かれる構造と
すれば表裏面分離して、印刷配線板に接続することを意
識しなくともよい。
すれば表裏面分離して、印刷配線板に接続することを意
識しなくともよい。
［発明の効果］
上述したように本発明によれば、電子回路パッケージの
リードピンを、２個の導体層を絶縁層で隔絶してほぼ同
心状に設けて２重構造としたので、信号ビンの数を削減
しパッケージの大きさを小形化することができる。この
結果印刷配線板の部品搭載数やパターンレイアウト密度
の増大を図ることができる。
リードピンを、２個の導体層を絶縁層で隔絶してほぼ同
心状に設けて２重構造としたので、信号ビンの数を削減
しパッケージの大きさを小形化することができる。この
結果印刷配線板の部品搭載数やパターンレイアウト密度
の増大を図ることができる。
第１図は本発明に係る電子部品の一実施例を示す縦断面
図、第２図は第１図に水雷子部品を印刷配線板に実装し
た状態を示す縦断面図、第３図はＬＳＩパッケージの外
観を示す斜視図、第４図は従来のＬＳＩパッケージのリ
ードピンを示す縦断面図である。 １・・・パッケージ ２．６・・・リードピン３
・・・第１の導体層 ４・・・絶縁層５・・・第２の
導体層 代理人 弁理士 則 近 憲 佑 周 山王 − 第１図 第３図 第２図 第４図
図、第２図は第１図に水雷子部品を印刷配線板に実装し
た状態を示す縦断面図、第３図はＬＳＩパッケージの外
観を示す斜視図、第４図は従来のＬＳＩパッケージのリ
ードピンを示す縦断面図である。 １・・・パッケージ ２．６・・・リードピン３
・・・第１の導体層 ４・・・絶縁層５・・・第２の
導体層 代理人 弁理士 則 近 憲 佑 周 山王 − 第１図 第３図 第２図 第４図
Claims (3)
- （１）電子回路が内蔵され、この電子回路と外部回路と
の電気的接続を行なうためのリードピンを具備した電子
部品において、前記リードピンは、各々が内蔵された前
記電子回路に接続された少なくとも２つの導体層と、こ
れらの導体層間を絶縁する絶縁層とから形成されたこと
を特徴とする電子部品。 - （２）前記リードピンが具備する前記２つの導体層のう
ち、１方は前記電子部品が実装される配線板に設けられ
た前記リードピンが挿入されるスルーホールを貫通する
長さを有し、前記配線板の裏面で配線板上に形成された
回路と電気的接続がされるよう形成され、他方の導体層
は前記配線板の表面で前記配線板上の回路と電気的接続
されるよう形成され、前記絶縁層は、前記配線板の表裏
面を絶縁するよう形成されたことを特徴とする特許請求
の範囲第１項記載の電子部品。 - （３）前記絶縁層は前記配線板のスルーホールに挿入さ
れる形状をもち、前記２つの導体層の各々が前記配線板
の表裏面各々で半田付けされたとき、表裏面での半田の
連結を禁止するよう形成されたことを特徴とする特許請
求の範囲第２項記載の電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18866485A JPS6249645A (ja) | 1985-08-29 | 1985-08-29 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18866485A JPS6249645A (ja) | 1985-08-29 | 1985-08-29 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6249645A true JPS6249645A (ja) | 1987-03-04 |
Family
ID=16227688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18866485A Pending JPS6249645A (ja) | 1985-08-29 | 1985-08-29 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6249645A (ja) |
-
1985
- 1985-08-29 JP JP18866485A patent/JPS6249645A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796589A (en) | Ball grid array integrated circuit package that has vias located within the solder pads of a package | |
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| JPS62229896A (ja) | 印刷配線基板 | |
| US4791722A (en) | Method of designing and manufacturing circuits using universal circuit board | |
| JPS6016701A (ja) | マイクロ波プリント板回路 | |
| JPH0677644A (ja) | 三次元構造電子部品の端子部形成方法 | |
| US6888227B2 (en) | Apparatus for routing signals | |
| JPH0227836B2 (ja) | ||
| JPS6249645A (ja) | 電子部品 | |
| JPH05102621A (ja) | 導電パターン | |
| US6312269B1 (en) | Card connector circuit board | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPH0462801A (ja) | チップ型電子部品 | |
| JPH01304795A (ja) | プリント板の配線方法 | |
| JPH0766543A (ja) | プリント基板 | |
| JPH1167396A (ja) | 端子ピッチ変換基板 | |
| JPH05218228A (ja) | 電子部品搭載用基板 | |
| JPH0750476A (ja) | 多層印刷配線板 | |
| JPH0745977Y2 (ja) | 基板接続構造 | |
| JPS62134939A (ja) | 混成集積回路 | |
| JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
| JPH0432252A (ja) | 電子部品搭載用基板 | |
| JPH08241935A (ja) | 多層回路基板 | |
| JPH01217869A (ja) | 混成集積回路装置 | |
| JPH03293757A (ja) | フィルムを使用した電子部品搭載用基板 |