JPH01296838A - 外部入力のノイズ信号検出装置 - Google Patents

外部入力のノイズ信号検出装置

Info

Publication number
JPH01296838A
JPH01296838A JP63125973A JP12597388A JPH01296838A JP H01296838 A JPH01296838 A JP H01296838A JP 63125973 A JP63125973 A JP 63125973A JP 12597388 A JP12597388 A JP 12597388A JP H01296838 A JPH01296838 A JP H01296838A
Authority
JP
Japan
Prior art keywords
external
noise
signal
external signal
external input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63125973A
Other languages
English (en)
Other versions
JPH07110019B2 (ja
Inventor
Mikio Uehara
幹生 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63125973A priority Critical patent/JPH07110019B2/ja
Publication of JPH01296838A publication Critical patent/JPH01296838A/ja
Publication of JPH07110019B2 publication Critical patent/JPH07110019B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 広い幅を有する正規の外部信号と多発する狭い幅のノイ
ズとが混在する外部入力よりノイズを検出する外部入力
のノイズ検出方式に関し、外部信号に混在するノイズに
よって障害が発生したときに、それがノイズに原因する
ことを検出して速やかに障害の切り分けを行うことがで
きるようにすることを目的とし、 所定最小発生間隔より長い間隔を置いて発生するノイズ
と該最小発生間隔より広い幅を有する外部信号を含む外
部入力よりノイズを検出する外部入力のノイズ検出方式
において、外部入力数をカウントし、そのカウント数が
所定数に達したときに外部入力が異常であることを指示
する外部入力異常信号を出力するカウンタと、外部入力
より外部信号を検出する処理を行い、外部信号を検出し
たときは、外部信号に対応した所定の処理を行うととも
にカウンタをリセットする外部信号検出処理手段を設け
るように構成する。
〔産業上の利用分野〕
本発明は、広い幅を有する正規の外部信号と多発する狭
い幅のノイズとが混在する外部入力よりノイズを検出す
る外部入力のノイズ検出方式に関する。
〔従来の技術〕
マイクロプロセッサ等のプロセッサ(以下MPUで示す
)を使用したシステムにおいては、MPUに対して各種
の割込み要因を持った外部信号が入力される。
この場合、正規の外部信号の他に、各種のノイズが混合
する場合がある。例えば、MPUの電源にはレギュレー
ションの良い高周波整流制御方式が用いられることから
、電源より高周波のノイズが混入しやすい。
MPUを使用するシステムにおいて外部信号が割込みの
要因になるような場合、外部信号よりパルス幅の短いノ
イズが頻繁に発生するとノイズの入る度に割込み処理が
起動されるため、割込み処理の起動と終了を繰り返すル
ープが生じてMPU本来の処理を行うプログラムが正常
に動作できなくなる。このため、外部からはMPUが正
常に動作せず、障害が発生したように見えるという不都
合が生じる。
このような不都合な事態が生じるのを防止するため、ノ
イズが混合する外部入力から正規の外部信号とノイズを
区分して検出する2度読み方式と呼ばれるノイズ検出方
式が用いられている。
次に、第5図を参照して、2度読み方式によるノイズ検
出方式について説明する。第5図は、外部信号にノイズ
が混在する外部入力から、外部信号とノイズを検出する
2度読み方式の動作タイムチャートを示したものである
第5図において、(a)は正規の外部信号S○、ら)は
ノイズN、、N2等を示したものである。正規の外部信
号SOは、ノイズNl、N2等の間隔T9より広い幅W
。を有している。いま、説明を簡単にするため、外部信
号SOと最初のノイズN1の立上りは一致しているとす
る。
システムの割込み処理手段(図示せず)は、各外部入力
の立上りすなわち外部信号SO又は各ノイズN+ 、 
N2等の立上りに同期して所定幅Wtの割込み信号I 
N T RI、  I N T R2等を発生する。こ
の所定幅Wtは、外部信号SOの幅W。及びノイズの間
隔T、よりも短く選定される。もしノイズの間隔T8が
変動する場合は、その最小間隔よりも短く選定される。
割込み処理手段は、各割込み信号lNTR,等を発生す
ると、第5図(d)に示すように、各割込み信号lNT
R,等の所定幅V/を内において2度読み信号RR,,
RR2等を発生し、それらの発生時点における外部入力
の状態をチエツクする。
外部入力が正規の外部信号S○である場合は、発生され
た2度読み信号RR,の発生時点において外部信号SO
はオン状態(Hレベル)であるので、正規の外部信号と
して検出される(第5図(a)。
(C)、 (d)参照)。
一方、外部入力がノイズである場合は、各ノイズN、 
、 N、等に同期して発生した各割込み信号lNTR+
 、lNTR2等の2度読み信号RR,。
RR2等の発生時点において各ノイズはオフ状態(Lレ
ベル)であるので、この場合の外部入力はノイズである
と検出される。
以上のような2度読み処理を行うことにより、ノイズの
混在する外部信号から、それがノイズであるか正規の外
部信号であるかを検出することができる。ノイズである
ことが検出された場合は、−度発生した割込み信号をリ
セットして割込み処理を終了させる。これによりノイズ
による誤動作を防止することができる。
〔発明が解決しようとする課題〕
2度読み方式によるノイズ検出方式によれば、頻繁に発
生するノイズの混在する外部入力中から、ノイズと正規
の外部信号を区分して検出し、ノイズの場合は、割込み
処理を行わせないようにすることが可能である。
しかしながら、この場合も電源ノイズのようにノイズが
頻繁にかつ連続して発生するような場合には、MPUは
割込の起動とそのリセット処理を繰り返し、MPUの本
来の処理を行うプログラムが正常に動作しなくなるため
、プログラムに障害が発生したと判断されてエラーメツ
セージが出力されるという問題が生じる。
更に、この場合、原因は外部信号のノイズにあるが、エ
ラーメツセージではプログラムの障害ということしか分
らないため、障害の原因の切り分けができないという問
題があった。
本発明は、外部信号に混在するノイズによって障害が発
生した場合に、それがノイズに原因することを検出して
速やかに障害の切り分けを行うことができるように改良
した外部入力のノイズ検出方式を提供することを目的と
する。
〔課題を解決するための手段〕
前述の課題を解決するために、本発明の採用した手段を
、第1図を参照して説明する。第1図は、本発明の基本
構成をブロック図で示したものである。
第1図において、11はカウンタで、外部入力数をカウ
ントし、そのカウント数が所定数りに達したときに外部
入力ISが異常であることを指示する外部入力異常信号
5AIINを出力する。
なお、外部入力Isは、所定最小発生間隔T□Inより
長い間隔を置いて発生するノイズと該最小発生間隔’r
、Mlhより広い幅W。を有する外部信号S○を含んで
いる。また、所定のカウント数りは、外部信号ISの平
均的な発生期間、ノイズの平均的な発生回数や発生間隔
、信頼性等を考慮して選定される。
12は外部信号検出処理手段で、外部入力Isより外部
信号S○を検出する処理を行い、外部信号SOを検出し
たときは、外部信号SOに対応した所定の処理を行うと
ともにカウンタ11をリセットする。
〔作 用〕
外部信号SOとノイズNを含む外部入力Isが入ってく
ると、カウンタ11は外部入力Isの入力数をカウント
する。
一方、外部信号検出処理手段12は、外部入力ISより
外部信号SOを検出する処理を行い、外部信号SOを検
出したときは、外部信号SOに対応した所定の処理(例
えば割込み処理)を行うとともにカウンタ11をリセッ
トする。外部信号S○及びノイズの検出処理は、例えば
前述の2度読み方式により行うことができる。
カウンタ11は、外部入力のカウント数が所定数に達し
たときに外部入力異常信号5AB)Iを出力する。
これにより、連続する2個の外部信号の間に所定個数り
以上の外部入力があると、その外部入力はノイズである
ことが検出される。
以上のようにして、ノイズNが頻繁に発生し、外部信号
検出処理手段12において外部信号SOの検出処理ルー
プが発生して本来の外部信号処理が実行できなくなると
いう異常状態が生じても、カウンタ11が発生する外部
入力異常信号5ABNにより、外部信号検出処理手段1
2における異常状態の要因が、外部信号S○又は外部信
号検出処理手段12にあるのでなく、外部から混入した
ノイズによるものであることを検出することができ、障
害の切り分けを、速やかに行うことができる。
〔実施例〕
本発明の実施例を、第2図〜第4図を参照して説明する
。第2図は本発明の一実施例の構成の説明図、第3図は
同実施例の動作タイミングチャート、第4図は同実施例
の処理フローチャートである。なお、以下の実施例にお
いては、正規の外部信号Soは各種の割込み要因によっ
て発生されるものであり、またノイズはTア、より長い
TNで周期的に発生するものとする。
(A)実施例の構成 第2図において、カウンタ11.外部信号検出処理手段
12については、第1図で説明したとおりである。
13はレシーバ部で、各側込み要因に対応する外部信号
SOを含む複数の外部入力IS、〜I3つを受信し、共
通の検出信号DSeと各外部信号毎の個別検出信号D 
S t  (l= 1〜m)を出力する。
1311〜131.はレシーバ、132はOR回路であ
る。個別検出信号DSL は、割込み処理部122に送
出されるとともに、OR回路132を介してラッチ回路
121及びカウンタ11へ送出される。
14はORゲートで、外部信号処理手段12からのカウ
ンタリセット信号及びシステム電線投入時のパワーオン
信号が入力され、そのオア出力をリセット信号としてカ
ウンタ11のリセット端子R3に入力する。
外部信号検出処理手段12において、121はラッチ回
路で、レシーバ13部から入力された外部信号をその立
上りでラッチする。122は割込み処理部で、内部にデ
ータバッファ123、プロセッサ(MPU)124及び
割込み信号発生部125を備え、入力された各外部信号
の要因の判定、ノイズの検出、ノイズ検出時のラッチ回
路121のリセット処理1割込み処理1割込み処理後の
カウンタ11のリセット処理等の各処理を行う。割込み
信号発生部125は、個別検出信号D S I〜DSm
を受けて図示しないマルチバイブレークより割込み信号
lNTRを発生する。
(B)実施例の動作 実施例の動作を、第3図の動作タイミングチャート及び
第4図の処理フローチャートを参照し、処理フローチャ
ートの処理ステップに従って説明する。以下の実施例に
おいては、外部入力IS1が入力されたものとする。ま
た、ノイズは、一定周期T、lで多発するノイズNl、
N2等であるとする。
ノイズN+ 、N2等と外部信号SOを含む外部入力I
S、が受信されると、レシーバ13は外部入力■SIの
受信処理を行い、共通検出信号DS。をラッチ回路12
1に入力するとともにカウンタ11に入力してカウント
を開始させる。また、個別検出信号DS、を割込み処理
部122に入力する。
外部信号検出処理手段12のラッチ回路121は、入力
された共通信号DScの最初の信号の立上りでラッチす
る。すなわち、外部入力IS、が外部信号SOの場合は
その立上りでラッチし、ノイズの場合は最初のノイズN
lの立上りでラッチする。これにより、ラッチが解除さ
れるまで、後続の外部入力の受は付けが阻止される。
■ 処理S1 割込み処理部122のMPU124は、ラッチ回路12
1のラッチ時に入力された個別検出信号DSIを受け、
外部入力Is、−Is、のいずれであるかを判定する。
すなわち、MPU124で信号レベルが“0”か“1”
を判定し、“1”ならばその信号が入力されたと判定す
ることにより割込み要因を判定し、一定幅WXの割込み
信号INTRI等を発生する(第3図(b)。
(e)参照)。割込み要因は、個別検出信号がDS1〜
DS、のいずれであるかによって判定される。割込み信
号は、外部信号SOの場合はINT R+ の1個であ
り、ノイズの場合は、各ノイズ(Nl 、 N2等)毎
に発生される(INTR、、lNTR2等)。なお、各
側込み信号lNTR,等の幅W、は、ノイズの周期TN
より短<  (w+  >TN )選定される。
■ 処理S2 割込み処理部122は、割込み信号lNTR3等の幅W
x内において2度読み信号RR,。
RR2等をMPU124から発生し、それらの発生時点
における外部入力の状態をMPU124で読み取る。
■ 処理S3 外部入力■S1が外部信号SOである場合は、2度読み
信号RR+の発生時点における外部入力の状態はオン(
Hレベル)であるので、外部信号SOであるとMPU1
24で判定される(第3図(a)、 (C)参照)。
これに対し、外部入力IS+がノイズである場合は、各
2度読み信号RR,,RR2等の発少時における外部入
力の状態はオフ(Lレベル)であるので、この場合の外
部入力IS、はノイズであるとMPU124で判定され
る(第3図(d)、 (f)参照)。
■ 処理S4 外部入力IS+ がノイズであると判定された場合、割
込み処理部122のMPU124からリセット信号を出
力してラッチ回路121のラッチ状態をリセットし、割
込み処理を終了する。
以下、次いで入力されるノイズN2 、N3等について
前述の処理31〜S4の処理が繰り返される。すなわち
、割込み処理部1220割込み信号発生部125は、割
込み信号lNTR2゜I N T R3等を発生しては
それを取り消す処理を繰り返す異常状態(ループ状態)
になる。
一方、カウンタ11は、システムの電源投入時に入力さ
れるパワーオン信号をORゲート14より受けてリセッ
トされ、その後入力される入力信号の個数をカウントア
ツプして行く、外部入力がノイズの場合は、各ノイズN
、、N2等の入力毎にカウントアツプされる。
■ 処理Ss、Ss 処理S3において外部信号であることが検出されると、
所定の割込み処理を行い(処理Ss )、割込み処理が
終了する°と、MPU124からリセット信号を出力し
、ラッチ回路121をリセットするとともに、カウンタ
リセット信号R3゜をMPU124から発生し、ORゲ
ート14を通してカウンタ11をリセットする。これに
より、次の外部入力が受付は可能になる。
■ 外部入力IS1がノイズであり、カウンタ11が所
定の値りまでカウントしたとき、すなわちノイズがL個
検出されたときは、外部入力異常信号S ABIIを出
力し、図示しないモニタに送る。モニタは、この外部異
常信号5ASNを受信することにより、外部信号検出処
理手段12における異常状態の要因が外部からのノイズ
によるものであることを検出し、速やかに障害の切分け
を行うことができる。
カウンタ11が所定のL個をカウントしない間に次の外
部信号が入力されると、割込み処理部122により正常
に割込み処理が行われるとともに、カウンタ11はリセ
ットされるので、外部入力異常信号5ABNは発生され
ない(処理s、、S2+  33.35参照)。
以上ノイズが一定周期T2で発生する場合の実施例につ
いて説明したが、本発明は、ノイズの発生周期が変動す
る場合にも適用されるものである。
その場合には、ノイズの最小発生間隔T N m i 
、、を基準にして、割込み信号lNTRの幅wx 、2
度読み信号RRの発生時期等が選定される。
〔発明の効果〕
以上説明したように、本発明によれば、連続して発生す
る正規の2個の外部信号との間に所定個数以上のノイズ
が混在するときに外部入力に異常があることを指示する
ようにしたので、外部信号検出処理手段において多発す
るノイズのために本来の外部信号処理が実行できなくな
るという異常状態が生じても、前述の外部入力異常信号
により異常状態の要因が外部から混入したノイズによる
ものであることが検出でき、障害の切り分けを速やかに
行うことができる。
【図面の簡単な説明】
第1図は、本発明の基本構成の説明図、第2図は、本発
明の一実施例の構成の説明図、第3図は、同実施例の動
作タイミングチャート、第4図は、同実施例の処理フロ
ーチャート、第5図は、従来の外部入力のノイズ検出方
式の動作タイミングチャートの説明図、 第1図及び第2図において、 11・・・カウンタ、12・・・外部信号検出処理手段
、121・・・ラッチ回路、122・・・割込み処理部
、13・・・レシーバL14・・・ORゲート。

Claims (1)

  1. 【特許請求の範囲】 1、所定最小発生間隔T_N_m_i_nより長い間隔
    を置いて発生するノイズと該最小間隔T_N_m_i_
    nより広い幅を有する外部信号を含む外部入力よりノイ
    ズを検出する外部入力のノイズ検出方式において、(A
    )外部入力数をカウントし、そのカウント数が所定数に
    達したときに外部入力が異常であることを指示する外部
    入力異常信号を出力するカウンタ(11)と、 (B)外部入力より外部信号を検出する処理を行い、外
    部信号を検出したときは、外部信号に対応した所定の処
    理を行うとともにカウンタ(11)をリセットする外部
    信号検出処理手段(12)、 を設けたことを特徴とする外部入力のノイズ検出方式。
JP63125973A 1988-05-25 1988-05-25 外部入力のノイズ信号検出装置 Expired - Fee Related JPH07110019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63125973A JPH07110019B2 (ja) 1988-05-25 1988-05-25 外部入力のノイズ信号検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63125973A JPH07110019B2 (ja) 1988-05-25 1988-05-25 外部入力のノイズ信号検出装置

Publications (2)

Publication Number Publication Date
JPH01296838A true JPH01296838A (ja) 1989-11-30
JPH07110019B2 JPH07110019B2 (ja) 1995-11-22

Family

ID=14923575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63125973A Expired - Fee Related JPH07110019B2 (ja) 1988-05-25 1988-05-25 外部入力のノイズ信号検出装置

Country Status (1)

Country Link
JP (1) JPH07110019B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019082659A1 (ja) * 2017-10-26 2019-05-02 オムロン株式会社 データ取得方法およびデータ取得装置
WO2019130742A1 (ja) * 2017-12-25 2019-07-04 株式会社デンソー リンギング抑制回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019082659A1 (ja) * 2017-10-26 2019-05-02 オムロン株式会社 データ取得方法およびデータ取得装置
JP2019080242A (ja) * 2017-10-26 2019-05-23 オムロン株式会社 データ取得方法およびデータ取得装置
US11056159B2 (en) 2017-10-26 2021-07-06 Omron Corporation Data acquisition method and data acquisition apparatus
WO2019130742A1 (ja) * 2017-12-25 2019-07-04 株式会社デンソー リンギング抑制回路

Also Published As

Publication number Publication date
JPH07110019B2 (ja) 1995-11-22

Similar Documents

Publication Publication Date Title
US5436853A (en) Remote control signal processing circuit for a microcomputer
JP2621614B2 (ja) 符号誤り検出回路
EP1237282B1 (en) Circuit for the detection of clock signal period abnormalities
JPH01296838A (ja) 外部入力のノイズ信号検出装置
EP1097513B1 (en) Clock pulse degradation detector
JP2002252660A (ja) シリアルデータ通信装置及び通信エラー検出方法
JP2970690B2 (ja) 同期制御回路
JPS59174042A (ja) Pcm符号誤り率検出回路
KR940001511B1 (ko) 맨체스터 코드 수신시 제어 프레임 감지회로
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JP2870313B2 (ja) 伝送路誤り率劣化警報検出回路
JPH04160918A (ja) クロック障害検出回路
KR100219596B1 (ko) 전송 라인의 상태 판별장치
CN114696817A (zh) 自诊断计数器
JPH05236026A (ja) デジタル信号監視回路
JPH0420138A (ja) シリアルデータ伝送システム
JPS6329850A (ja) マイクロコンピユ−タの誤動作発生防止装置
KR19980011011U (ko) 데이터 전송 가능한 에러발생 검출회로
JPH0573360A (ja) ウオツチドツグ・タイマ
JPH033020A (ja) 制御線瞬断認識防止回路
JPH1051284A (ja) クロック信号の異常検出回路
JPH10307601A (ja) Cpuの出力制御回路
JPH04239842A (ja) データ断検出回路
JPH05191236A (ja) クロック断検出回路
JPH11127064A (ja) クロックの周波数異常検出回路および方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees