CN114696817A - 自诊断计数器 - Google Patents
自诊断计数器 Download PDFInfo
- Publication number
- CN114696817A CN114696817A CN202111656820.2A CN202111656820A CN114696817A CN 114696817 A CN114696817 A CN 114696817A CN 202111656820 A CN202111656820 A CN 202111656820A CN 114696817 A CN114696817 A CN 114696817A
- Authority
- CN
- China
- Prior art keywords
- flop
- input
- counter
- output
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004092 self-diagnosis Methods 0.000 title description 2
- 230000004044 response Effects 0.000 claims abstract description 29
- 238000001514 detection method Methods 0.000 claims description 25
- 238000012360 testing method Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 16
- 230000000630 rising effect Effects 0.000 claims description 16
- 125000004122 cyclic group Chemical group 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 description 20
- 230000008859 change Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/004—Counters counting in a non-natural counting order, e.g. random counters
- H03K23/005—Counters counting in a non-natural counting order, e.g. random counters using minimum change code, e.g. Gray Code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/58—Gating or clocking signals not applied to all stages, i.e. asynchronous counters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本申请题为“自诊断计数器”。在所描述的示例中,计数器***200包括计数器202、奇偶校验检测器208、反转触发器214和比较器226。计数器202响应于时钟信号204而使计数206迭代通过一组二进制状态,使得计数206的单个位的二进制值在每次迭代时改变。奇偶校验检测器208检测计数206的奇偶校验。反转触发器输出216耦接到反转触发器214输入。反转触发器214输出二进制触发器值。二进制触发器值响应于反转触发器输入和时钟信号204而在零和一之间切换。比较器226比较计数206的奇偶校验和反转触发器输出216,并且如果计数206的奇偶校验和反转触发器输出216相同,则输出第一比较器值,并且如果计数206的奇偶校验和反转触发器输出216不同,则输出第二比较器值。
Description
技术领域
本申请整体涉及控制***,并且更具体地,涉及检测连续运行的计数器中的故障。
背景技术
在许多应用中,冗余计数器用于监测***关键计时器和计数器,诸如控制脉宽调制的计数器和控制安全过程的计时器。这些冗余计数器与被监测的计数器进行比较以检测故障状况,并且在一些示例中连续运行以避免遗漏瞬时故障状况。
对***功能至关重要的连续运行的计数器可使用诊断电路来帮助确保计数功能不由故障(诸如计数推进的失败)而中断。因此,当诊断电路检测到计数故障时,故障可被解决,例如以允许恢复。
图1示出了具有诊断电路100的现有技术计数器的示例。计数器102保持N位宽的二进制计数,并且将其二进制计数的每个数位输出到相应异或门104_1、104_2、104_3、...、104_N的第一输入。冗余计数器106保持单独的N位宽的二进制计数,该二进制计数被配置为与由计数器102保持的计数相同。冗余计数器106将其二进制计数的每个数位输出到异或门104_1、104_2、104_3、...、104_N中的相应一者的第二输入。异或门104_1、104_2、104_3、..、104_N将其结果输出到N输入检查或门108。因此,冗余计数器106提供对计数器102的检查,使得将检测到计数器102中的导致计数错误的故障状况:如果计数器102和冗余计数器106的计数不同,则检查或门108的输出将从逻辑零变为逻辑一。计数器102类似地提供对冗余计数器106的检查。
具有诊断电路100的计数器还可包括测试或门110,该测试或门110具有连接到检查或门108的输出的第一输入、连接到测试模式信号112的第二输入,以及对应于具有诊断电路100的计数器的输出114的输出。测试模式信号112可用于迫使输出114指示故障状况,例如出于诊断目的。计数器故障可例如由永久性故障或瞬时故障引起。在诸如国际标准化组织(ISO)标准ISO 26262(道路车辆-功能安全)和国际电工委员会(IEC)标准IEC 61508(电气/电子/可编程电子安全相关***的功能安全)的功能安全标准中描述了此类故障的一些示例。
发明内容
在所描述的示例中,计数器***包括计数器、奇偶校验检测器、反转触发器和比较器。计数器响应于时钟信号而使计数迭代通过一组二进制状态,使得计数的单个位的二进制值在每次迭代时改变。奇偶校验检测器检测计数的奇偶校验。反转触发器输出耦接到反转触发器输入。反转触发器输出二进制触发器值。二进制触发器值响应于反转触发器输入和时钟信号而在零和一之间切换(toggle)。比较器比较计数的奇偶校验和反转触发器输出,并且如果计数的奇偶校验和反转触发器输出相同,则输出第一比较器值,并且如果计数的奇偶校验和反转触发器输出不同,则输出第二比较器值。
附图说明
图1示出了具有诊断电路的现有技术计数器的示例性功能块布局。
图2A示出了具有诊断电路的计数器的示例性功能块布局。
图2B示出了具有诊断电路的计数器的示例性功能块布局,具有重置信号。
图3A示出了根据图2A的具有诊断电路的计数器的标称操作的示例性波形。
图3B示出了根据图2A的具有诊断电路的计数器的故障操作的示例性波形。
图4示出了具有诊断电路的计数器的操作过程的示例。
具体实施方式
图2A示出了具有诊断电路的计数器200的示例性实施例功能块布局。格雷计数器202由时钟信号204提供时钟。格雷计数器202向奇偶校验逻辑208输出格雷计数器输出信号206,其宽度为数量N位。奇偶校验逻辑208将奇偶校验逻辑输出信号210输出到第一延迟级212,其由时钟信号204提供时钟。反转触发器214也由时钟信号204提供时钟。反转触发器214将反转触发器输出信号216输出到第二延迟级218并输出到反相器220,该反相器输出回反转触发器214的数据输入。因此,反转触发器214的输出经由反相器220耦接到反转触发器214的输入。
第一延迟级212输出延迟的奇偶校验逻辑输出信号222。第二延迟级218输出延迟的反转触发器输出信号224。延迟的奇偶校验逻辑输出信号222和延迟的反转触发器输出信号224被输入到比较逻辑226,诸如异或逻辑门。比较逻辑226可使用除异或逻辑门以外的逻辑,诸如异或非逻辑门。比较逻辑226将比较逻辑输出信号228输出到与逻辑门230。与逻辑门230还接收测试限定符信号232作为第二输入。与逻辑门230输出到脉冲检测逻辑234。脉冲检测逻辑234接收时钟信号204并且输出误差指示信号236。如图2A所示的具有诊断电路的计数器200可作为连续运行的计数器来操作,该计数器用于监测其他***(诸如安全***和其他关键***)的性能。
格雷计数器(也称为格雷码计数器)是一种计数器,其不是以数字二进制顺序计数,而是通过在每次递增时改变单个二进制数位来计数。在二进制(基数2)中以数字顺序计数的示例是000 001 010 011 100(对应于0 1 2 3 4(以基数10计))。因此,对于从一到二的计数,两个不同位(即最低有效位)在从001到010的转变中都改变。格雷计数的示例(在一些示例中,其可对应于以0 1 2 3 4的数字顺序的计数)是000 001 011 010 110,使得对于每次计数递增,仅一个位改变。格雷计数器以数字顺序一对一地映射到对应计数。格雷计数器也是循环的,其中计数周期或格雷计数器中的最后项是远离计数周期中的第一项的单个二进制数位变化。使格雷计数周期中的最后项递增将返回格雷计数周期中的第一项。因此,上述格雷计数可继续(对应于三位(模8)二进制计数器的计数值5 6 7 0),如111 101 100000。
格雷计数器响应于时钟信号204,例如响应于时钟信号204的上升(或下降)时钟沿而递增。格雷计数器202通过切换由格雷计数器202保持的计数的单个数位的二进制值而递增。例如,格雷计数器202可从011到010到110递增。这些是上述计数序列中的第三、第四和第五计数项,并且在常规的基数-2表示法中分别对应于3、2和6。
奇偶校验逻辑208接收由格雷计数器202保持的计数的输出,并且确定和输出计数的奇偶校验。例如,将计数模2的单独数位相加在一起。例如,上述计数的奇偶校验将从011的0(0+1+1模2=0),切换到1(0+1+0模2=1),切换到0(1+1+0模2=0)。通常,当正常操作没有被正常递增之外的故障或其他事件中断时,格雷计数器202的奇偶校验在时钟信号204的每个时钟周期在逻辑零和逻辑一之间切换。相对于图3B对格雷计数器202的故障响应进行寻址。
格雷计数器202可保持例如32位计数、或64位计数、或不同最大值的计数。格雷计数器202可通过选定最大值(对应于计数模选定值)保持其计数。格雷计数器202可用于关键进程监测以外的目的或除了关键进程监测之外的目的,诸如在跨时钟域读取或更新中。在一些示例中,冗余计数器、被监测的计数器和读取计数器值的逻辑中的一些或全部可以是不同时钟域的一部分,这可导致不正确地读取计数器值。然而,格雷计数器一次仅改变一个位,这可有助于避免由于虚假中间值而可能导致传统基数-2数字计数器的不一致(当计数迭代改变多个位时,诸如从011到100,对应于从3到4的计数,一次改变一个位)。虚假中间值可由例如对应于计数的不同位的信号中的争用状况引起。
响应于时钟信号204,第一延迟级212存储和输出从奇偶校验逻辑208接收的奇偶校验逻辑输出信号210的逻辑值。第一延迟级212可在时钟信号204的上升(或下降)时钟沿更新其存储和输出。
反转触发器214响应于时钟信号204(诸如时钟信号204的上升(或下降)时钟沿)而存储和输出反相器220的输出。反相器220接收反转触发器214的输出作为输入,并且输出与反转触发器214的输出相反的逻辑。这致使反转触发器214在时钟信号204的每个时钟周期期间存储和输出与在时钟信号204的先前时钟周期期间存储和输出的反转触发器214的值相反的逻辑。因此,在反转触发器214或反相器220中没有故障的情况下,反转触发器214在逻辑零和逻辑一之间切换,在时钟信号204的每个周期改变值一次。
第二延迟级218响应于时钟信号204而存储和输出从反转触发器214接收的反转触发器输出信号216的逻辑值。第二延迟级218可在时钟信号204的上升(或下降)时钟沿(具体地,如第一延迟级214所使用的时钟信号204的相同上升(或下降,分别)时钟沿)更新其存储和输出。因此,第一延迟级212和第二延迟级218响应于时钟信号204而分别同步对延迟的奇偶校验逻辑输出信号222(第一延迟级212输出)和延迟的反转触发器输出信号224的更新。通过在具有诊断电路的计数器200的标称操作期间减小(或消除)延迟的奇偶校验逻辑输出信号222和延迟的反转触发器输出信号224中的转变之间的定时差异,这使得能够避免比较逻辑输出信号228中的毛刺。避免比较逻辑输出信号228中的毛刺增加了比较逻辑输出信号228中的变化对应于具有诊断电路的计数器200中的故障状况(而不是输出信号转变中的定时不匹配)的可能性。
如果延迟的奇偶校验逻辑输出信号222和延迟的反转触发器输出信号224具有相同的逻辑值,则比较逻辑226输出第一值(例如,逻辑零)。如果延迟的奇偶校验逻辑输出信号222和延迟的反转触发器输出信号224具有不同的逻辑值,则比较逻辑226输出第二值(例如,逻辑一)。在格雷计数器202的标称操作期间,比较逻辑输出信号228将具有标称操作值,该标称操作值对应于比较逻辑226的输入信号是相同的或不同的。当在格雷计数器202的计数中发生故障时,比较逻辑输出信号228将具有与标称操作值(例如,分别为逻辑一或逻辑零)互补的故障操作值(例如,逻辑零或逻辑一)。如上所述,在标称操作期间,格雷计数器202的一个位的二进制值将在时钟信号204的每个时钟周期期间切换,从而导致计数的奇偶校验(和延迟的奇偶校验逻辑输出信号222)在每个时钟周期期间的时钟沿切换。类似地,延迟的反转触发器输出信号224将在每个时钟周期期间的相同时钟沿切换。格雷计数器202的故障状况对应于格雷计数器202未能计数,从而致使计数的奇偶校验(和延迟的奇偶校验逻辑输出信号222)不改变。因此,如果具有诊断电路的计数器200经历故障状况,则比较逻辑信号228将针对至少一个时钟周期具有故障操作值。
如果与逻辑门230接收测试限定符信号232,则比较逻辑输出信号228被传递到脉冲检测逻辑234。相反,如果与逻辑门230没有接收到测试限定符信号232,则比较逻辑输出信号228不被传递到脉冲检测逻辑234,从而抑制检测具有故障操作值的任何比较逻辑输出信号228。可替代地,对应于测试限定符信号232的与逻辑门230的输入可包括逻辑反相器,这将意味着测试限定符信号232的接收将抑制检测具有故障操作值的比较逻辑输出信号228。在这种情况下,测试限定符信号232可被认为是测试抑制信号。无论如何,测试限定符信号232的存在或不存在(取决于具体实施细节)可用于确定具有诊断电路的计数器200的操作周期,并防止故障状况的虚假报告—例如,在包括具有诊断电路的计数器200的***的测试期间。因此,在一些示例中,与逻辑门230类似于开关,并且可被认为是用于具有诊断电路的计数器200的故障检测功能的导通/关断开关。例如,测试限定符信号232可用于在具有诊断电路的计数器200的初始配置或重置期间抑制检测故障状况的虚假报告。
脉冲检测逻辑234响应于与门230的输出而输出故障指示信号236。如果脉冲检测逻辑234至少在时钟信号204的时钟周期内接收到具有故障操作值的比较逻辑输出信号228(通过与门230传递),则脉冲检测逻辑234输出指示故障状况的故障指示信号236。否则,脉冲检测逻辑输出不指示故障状况的故障指示信号236。
在一些示例中,图2A的具有诊断电路的计数器200可用作连续运行的冗余计数器,而没有由冗余计数器引起的面积和功率成本,并且没有软件干预。在一些示例中,该具有诊断电路的计数器200可用于检测永久故障和瞬时故障两者。
图2B示出了具有诊断电路的计数器238的示例性功能块布局。在一些实施例中,第二异或门242接收有效低重置信号240和有效低测试模式信号244。重置信号240在断言时为逻辑0,并且在未断言(取消断言)时为逻辑1。测试模式信号244在断言时也是逻辑0,并且在未断言(取消断言)时也是逻辑1。格雷计数器202包括被连接以接收第二异或门242的输出的输入。反转触发器214包括被连接以接收重置信号240的输入。重置信号240重置格雷计数器202(经由第二异或门242)和反转触发器214。在具有诊断电路的计数器238的正常操作期间,测试模式信号244未被断言。当重置信号240和测试模式信号244不同时,第二异或门242将输出将致使格雷计数器202重置的信号,而当重置信号240和测试模式信号244相同时,该第二异或门将不输出该信号。因此,当重置信号240被断言并且测试模式信号244未被断言时,格雷计数器输出信号206(对应于格雷计数器202的计数)和反转触发器输出信号216通过重置信号240重置到相应初始值,这些初始值致使比较逻辑226最初输出具有标称值的比较逻辑输出信号228。
如果当测试模式信号244被断言的同时,重置信号240未被断言,则格雷计数器202将重置,但反转触发器214将不重置。因此,当在时钟信号242的两个周期内,测试模式信号244被断言并且重置信号240未被断言,并且具有诊断电路的计数器238以其他方式无故障地操作时,奇偶校验逻辑输出信号210和反转触发器输出信号216可在时钟信号204的一个时钟周期内被强制为失配。奇偶校验逻辑输出信号210和反转触发器输出信号216的一个时钟周期失配致使比较器228在时钟信号204的一个时钟周期内输出故障操作值,其致使脉冲检测逻辑234输出故障指示信号236,该故障指示信号指示时钟信号204的一个时钟周期的故障状况。这可用于测试具有诊断电路的计数器238在正常工作。
图3A示出了根据图2A的具有诊断电路的计数器200的标称操作的示例性波形300。时钟信号204的第一上升沿302致使格雷计数器202迭代其计数,从而引起奇偶校验逻辑输出信号210中的奇偶校验切换事件304。时钟信号204的第一上升沿302还引起反转触发器输出信号216中的反转触发器切换事件306。绘制奇偶校验逻辑输出信号304的波形以示出第一上升沿302与奇偶校验切换事件304之间的延迟,但不示出第一上升沿302与反转触发器切换事件306之间的延迟。延迟识别出包括格雷计数器202和奇偶校验逻辑208的电路路径可比包括反转触发器214的电路路径长。(在一些示例中,反转触发器切换事件306可能比奇偶校验切换事件304更延迟。)第一延迟级212和第二延迟级218防止该延迟引起比较逻辑输出信号228中的毛刺。
时钟信号204的第二上升沿308响应于奇偶校验逻辑输出信号210和反转触发器输出信号216而分别致使第一延迟级212和第二延迟级218同步切换,从而分别产生延迟的奇偶校验切换事件310和延迟的反转触发器事件312。图3A所示的标称操作的波形300导致比较逻辑226产生具有标称值(如图3A所示,逻辑零)的比较逻辑输出信号228。因此,比较逻辑输出信号228不切换。
图3B示出了根据图2A的具有诊断电路的计数器200的故障操作的示例性波形314。在第二上升时钟沿308,奇偶校验逻辑输出信号210不能切换316,对应于格雷计数器输出信号206中的故障状况。在时钟信号204的第三上升时钟沿318,响应于奇偶校验逻辑输出信号210不能响应于第二上升时钟沿308而切换316,延迟的奇偶校验逻辑输出信号222不能切换320。同时,反转触发器输出信号216和延迟的反转触发器输出信号224正常切换。因此,比较逻辑输出信号228切换322到故障操作值。在时钟信号204的第四上升时钟沿324,具有诊断电路的计数器200返回到标称操作,从而导致比较逻辑输出信号228切换326回到标称操作值。因此,比较逻辑输出信号228在时钟信号204的整个时钟周期内被设置为故障操作值,从而致使故障指示信号236指示故障状况。
图4示出了具有诊断电路的计数器200的操作过程400的示例。在步骤402中,计数器响应于时钟信号使计数迭代通过一组二进制状态,使得从计数的迭代状态到计数的结果状态的计数的每次迭代改变计数的迭代状态的单个位的二进制值以生成计数的结果状态。在步骤404中,奇偶校验检测器确定计数的奇偶校验。在步骤406中,反转触发器响应于时钟信号而切换其二进制状态。在步骤408中,比较器将计数的奇偶校验与反转触发器的二进制状态进行比较。在步骤410,比较器生成比较结果,其中如果计数的奇偶校验和反转触发器的二进制状态相同,则比较结果具有第一值;并且如果计数的奇偶校验和反转触发器的二进制状态不同,则比较结果具有第二值。
在权利要求的范围内,在所描述的实施例中修改是可能的,并且其他实施例也是可能的。
在一些实施例中,使用数字二进制计数器(例如,00 01 10 11),并且将所得计数转换为格雷计数以仿真本文描述的格雷计数器。在一些实施例中,格雷计数器或奇偶校验逻辑的任何软故障或固定故障会破坏奇偶校验逻辑输出信号的每周期一次的奇偶校验切换,从而导致来自脉冲检测逻辑的长度为至少一个时钟周期的误差信号。
在一些实施例中,脉冲检测逻辑检测具有故障操作值的信号,该故障操作值持续除时钟周期之外的持续时间,诸如半周期(从一个时钟信号沿到下一个时钟信号沿)或两个周期。
在一些实施例中,延迟块使相应延迟块输入信号延迟持续除时钟周期之外的持续时间,诸如半周期(从一个时钟信号沿到下一个时钟信号沿)或两个周期。在一些实施例中,可在没有延迟块的情况下使用具有诊断电路的计数器。
在一些实施例中,标称值对应于格雷计数的奇偶校验与反转触发器的输出相同。在一些实施例中,标称值对应于格雷计数的奇偶校验与反转触发器的输出不同。
在一些示例中,使用数字计数器,诸如基数-2数字计数器,其具有检查两个连续计数值之间的差值是否为一的逻辑。在一些示例中,使用数字计数器,诸如基数-2数字计数器,其具有将基数-2数字计数值转换为格雷计数器值的逻辑。
Claims (22)
1.一种计数器***,包括:
计数器,所述计数器包括计数器输入和计数器输出,所述计数器输入适于接收时钟信号,其中所述计数器被配置为响应于所述时钟信号而使计数迭代通过一组二进制状态,其中所述计数器输出被配置为输出所述计数;
奇偶校验检测器,所述奇偶校验检测器包括奇偶校验检测器输入和奇偶校验检测器输出,所述奇偶校验检测器输入耦接到所述计数器输出,所述奇偶校验检测器被配置为响应于所述奇偶校验检测器输入而输出奇偶校验;
反转触发器,所述反转触发器包括第一反转触发器输入、第二反转触发器输入和反转触发器输出,所述第一反转触发器输入耦接到所述反转触发器输出并且所述第二反转触发器输入适于接收所述时钟信号,其中所述反转触发器被配置为输出二进制触发器值并响应于所述第一反转触发器输入和所述时钟信号而在零和一之间切换所述二进制触发器值;以及
比较器,所述比较器包括第一比较器输入、第二比较器输入和比较器输出,所述第一比较器输入耦接到所述奇偶校验检测器输出并且所述第二比较器输入耦接到所述反转触发器输出,其中所述比较器被配置为如果所述第一比较器输入和所述第二比较器输入相同,则输出第一比较器值,并且如果所述第一比较器输入和所述第二比较器输入不同,则输出第二比较器值。
2.根据权利要求1所述的计数器***,其中从所述计数的迭代状态到所述计数的结果状态的所述计数的每次迭代改变所述计数的所述迭代状态的单个位的二进制值以生成所述计数的所述结果状态。
3.根据权利要求1所述的计数器***,还包括脉冲检测逻辑,所述脉冲检测逻辑包括第一脉冲检测输入、第二脉冲检测输入和脉冲检测输出,所述第一脉冲检测输入耦接到所述比较器输出并且所述第二脉冲检测输入适于接收所述时钟信号,其中所述脉冲检测逻辑被配置为响应于所述时钟信号和所述比较器输出而输出故障检测信号。
4.根据权利要求3所述的计数器***,其中所述脉冲检测逻辑被配置为基于其持续时间为所述时钟信号的至少一个周期的不是标称值的所述比较器输出来调节输出所述故障检测信号。
5.根据权利要求3所述的计数器***,还包括开关,所述开关包括第一开关输入、第二开关输入和开关输出,所述第一开关输入耦接到所述比较器输出,所述第二开关输入适于接收测试限定符信号,并且所述开关输出耦接到所述第一脉冲检测输入,其中所述开关被配置为响应于所述第二开关输入而输出所述第一开关输入。
6.根据权利要求1所述的计数器***,还包括:
第一延迟块,所述第一延迟块包括第一输入、第二输入和第一输出,所述第一输入耦接到所述奇偶校验检测器输出,所述第二输入适于接收所述时钟信号,并且所述第一输出耦接到所述第一比较器输入;以及
第二延迟块,所述第二延迟块包括第三输入、第四输入和第二输出,所述第三输入耦接到所述反转触发器输出,所述第四输入适于接收所述时钟信号,并且所述第二输出耦接到所述第二比较器输入。
7.根据权利要求1所述的计数器***,其中所述计数器是格雷计数器。
8.根据权利要求1所述的计数器***,还包括逻辑反相器,所述逻辑反相器具有反相器输入和反相器输出;
其中所述反相器输入耦接到所述反转触发器输出,并且所述反相器输出耦接到所述第一反转触发器输入。
9.根据权利要求1所述的计数器***,其中所述比较器被配置为执行布尔异或操作或布尔异或非操作。
10.根据权利要求1所述的计数器***,其中所述计数器被配置为使所述计数迭代,使得所述计数是循环的。
11.根据权利要求1所述的计数器***,
其中所述计数器输入是第一计数器输入并且所述计数器包括第二计数器输入,所述第二计数器输入适于接收重置信号;
其中所述反转触发器包括第三反转触发器输入,所述第三反转触发器输入适于接收所述重置信号;
其中所述计数器被配置为响应于接收到所述重置信号而重置到计数器重置值;
其中所述反转触发器被配置为响应于接收到所述重置信号而重置到反转触发器重置值;并且
其中所述第一比较器值或所述第二比较器值是标称值,并且选择所述计数器重置值和所述反转触发器重置值以致使所述比较器输出所述标称值。
12.一种用于操作计数器的方法,所述方法包括:
响应于时钟信号,使用计数器来使计数迭代通过一组二进制状态;
使用奇偶校验检测器来确定所述计数的奇偶校验;
响应于所述时钟信号而切换反转触发器的二进制状态;
使用比较器来将所述计数的所述奇偶校验与所述反转触发器的所述二进制状态进行比较;以及
使用所述比较器来生成比较结果,其中如果所述计数的所述奇偶校验和所述反转触发器的所述二进制状态相同,则所述比较结果具有第一值,并且如果所述计数的所述奇偶校验和所述反转触发器的所述二进制状态不同,则所述比较结果具有第二值。
13.根据权利要求12所述的方法,其中从所述计数的迭代状态到所述计数的结果状态的所述计数的每次迭代改变所述计数的所述迭代状态的单个位的二进制值以生成所述计数的所述结果状态。
14.根据权利要求12所述的方法,还包括响应于所述时钟信号和所述比较结果而生成故障检测信号。
15.根据权利要求14所述的方法,其中基于在所述时钟信号的至少一个周期的持续时间内具有不是标称值的值的所述比较结果来调节所述故障检测信号的所述生成。
16.根据权利要求14所述的方法,还包括如果接收到测试抑制信号,则防止所述故障检测信号的所述生成。
17.根据权利要求12所述的方法,还包括:
延迟对应于所述计数的所述奇偶校验的信号到达所述比较器,直到上升时钟沿或下降时钟沿中的选定一者已经过;以及
延迟对应于所述反转触发器的所述二进制状态的信号到达所述比较器,直到所述上升时钟沿或所述下降时钟沿中的所述选定一者已经过。
18.根据权利要求12所述的方法,其中所述计数器是格雷计数器。
19.根据权利要求12所述的方法,其中通过经由逻辑反相器将所述反转触发器的输出反馈回到所述反转触发器的输入来执行所述切换。
20.根据权利要求12所述的方法,其中所述比较包括对所述计数的所述奇偶校验和所述反转触发器的所述二进制状态执行布尔异或操作或布尔异或非操作。
21.根据权利要求12所述的方法,其中执行所述迭代以使得所述计数是循环的。
22.根据权利要求12所述的方法,还包括:
接收重置信号;
响应于所述重置信号而将所述计数重置到初始计数值;以及
响应于所述重置信号而将所述反转触发器重置到初始反转触发器值;
其中所述第一值或所述第二值是标称值,并且选择所述初始计数值和所述初始反转触发器值以致使所述比较结果为所述标称值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/138,569 US11374576B1 (en) | 2020-12-30 | 2020-12-30 | Self-diagnostic counter |
US17/138,569 | 2020-12-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114696817A true CN114696817A (zh) | 2022-07-01 |
Family
ID=82118020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111656820.2A Pending CN114696817A (zh) | 2020-12-30 | 2021-12-30 | 自诊断计数器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11374576B1 (zh) |
CN (1) | CN114696817A (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3567916A (en) * | 1969-01-22 | 1971-03-02 | Us Army | Apparatus for parity checking a binary register |
JPS5283046A (en) * | 1975-12-30 | 1977-07-11 | Fujitsu Ltd | Check system of error detection circuit |
US4373201A (en) * | 1980-11-28 | 1983-02-08 | Honeywell Inc. | Fail safe digital timer |
NL8302722A (nl) * | 1983-08-01 | 1985-03-01 | Philips Nv | Inrichting voor het bewaken van de telfunctie van tellers. |
US5440604A (en) * | 1994-04-26 | 1995-08-08 | Unisys Corporation | Counter malfunction detection using prior, current and predicted parity |
JP4372822B2 (ja) * | 2005-03-31 | 2009-11-25 | 富士通株式会社 | パリティ予測回路及びこれを使用した論理演算回路 |
US7495993B2 (en) * | 2005-10-26 | 2009-02-24 | Capso Vision, Inc. | Onboard data storage and method |
FR2911198A1 (fr) * | 2007-01-10 | 2008-07-11 | St Microelectronics Sa | Detection d'un dysfonctionnement d'un compteur numerique |
-
2020
- 2020-12-30 US US17/138,569 patent/US11374576B1/en active Active
-
2021
- 2021-12-30 CN CN202111656820.2A patent/CN114696817A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220209776A1 (en) | 2022-06-30 |
US11374576B1 (en) | 2022-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7565590B2 (en) | Logic circuit protected against transitory perturbations | |
EP3428665B1 (en) | Fault detection in registers | |
JP4868980B2 (ja) | シングルイベント機能割込み検出システム | |
US11550684B2 (en) | Testing of lockstep architecture in system-on-chips | |
US5586124A (en) | Strongly fail-safe interface based on concurrent checking | |
US9400708B2 (en) | Integrated circuit and method of detecting a data integrity error | |
US11374576B1 (en) | Self-diagnostic counter | |
US8230279B2 (en) | Logic circuit protected against transient disturbances | |
US8219864B2 (en) | Circuit arrangement | |
EP3139385B1 (en) | Safe secure bit storage with validation | |
US6343096B1 (en) | Clock pulse degradation detector | |
JP2003316599A (ja) | 集積回路 | |
CN113692562A (zh) | 同步复位信号生成电路及数字处理装置 | |
US11829227B2 (en) | Storage circuit with hardware read access | |
US11686769B1 (en) | Signal toggling detection and correction circuit | |
US11287471B1 (en) | Electronic circuit for online monitoring a clock signal | |
JPH0218737B2 (zh) | ||
US11461205B1 (en) | Error management system for system-on-chip | |
US10746791B2 (en) | Glitch measurement device and glitch measurement method | |
Kia et al. | Designs for self checking flip-flops | |
SU1188922A1 (ru) | Устройство для управле- . ния'переключением резервных блоков | |
CN118199656A (zh) | 用于ecc故障检测的电路、***和方法 | |
FI72396C (fi) | Foerfarande foer aostadkommande av ett elektroniskt system som tolererar fel samt motsvarande system. | |
Kavousianis et al. | Design of compact and high speed totally self-checking CMOS checkers for m-out-of-n codes | |
KR20020015088A (ko) | 외부클럭원 없이도 클럭오류를 감지하는 장치 및 그운용방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |