JPH05191236A - クロック断検出回路 - Google Patents
クロック断検出回路Info
- Publication number
- JPH05191236A JPH05191236A JP642992A JP642992A JPH05191236A JP H05191236 A JPH05191236 A JP H05191236A JP 642992 A JP642992 A JP 642992A JP 642992 A JP642992 A JP 642992A JP H05191236 A JPH05191236 A JP H05191236A
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock
- input
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は外部から送られてくるクロックの断
を検出するクロック断検出回路に関し、集積化に適する
クロック断検出回路を提供することを目的としている。 【構成】 内部クロックをカウントする監視カウンタ1
0と、該監視カウンタ10のキャリー出力をリセット入
力として、被検出クロックをそのクロック入力としてそ
れぞれ受けると共に、データ入力に固定値“1”を受け
るフリップフロップ11と、該フリップフロップ11の
Q出力を第1の入力に、前記監視カウンタ10の途中の
出力を第2の入力に、自分自身の出力を第3の入力に受
けて、クロック断を検出してエラー信号として出力する
ゲート回路12とで構成される。
を検出するクロック断検出回路に関し、集積化に適する
クロック断検出回路を提供することを目的としている。 【構成】 内部クロックをカウントする監視カウンタ1
0と、該監視カウンタ10のキャリー出力をリセット入
力として、被検出クロックをそのクロック入力としてそ
れぞれ受けると共に、データ入力に固定値“1”を受け
るフリップフロップ11と、該フリップフロップ11の
Q出力を第1の入力に、前記監視カウンタ10の途中の
出力を第2の入力に、自分自身の出力を第3の入力に受
けて、クロック断を検出してエラー信号として出力する
ゲート回路12とで構成される。
Description
【0001】
【産業上の利用分野】本発明は外部から送られてくるク
ロックの断を検出するクロック断検出回路に関する。
ロックの断を検出するクロック断検出回路に関する。
【0002】交換機や情報処理装置等においては、図7
に示すように1個の上位装置1に対して複数の下位装置
2が接続されたシステムを構成している場合が多い。こ
の種のシステムでは、上位装置1と下位装置2間でバス
のような伝送路3を介してデータの送受信を行う場合、
上位装置1から下位装置2に対してクロックを供給し、
相互の同期をとるようになっている。
に示すように1個の上位装置1に対して複数の下位装置
2が接続されたシステムを構成している場合が多い。こ
の種のシステムでは、上位装置1と下位装置2間でバス
のような伝送路3を介してデータの送受信を行う場合、
上位装置1から下位装置2に対してクロックを供給し、
相互の同期をとるようになっている。
【0003】このようなシステムでは、下位の装置2で
常時上位装置1から入力するクロックを検出して動作す
るので、各種の事情でクロックが断になると、下位装置
2が正常な通信を行うことができなくなる。そのため、
クロック断が発生すると、直ちに検出して対処すること
が要望されている。
常時上位装置1から入力するクロックを検出して動作す
るので、各種の事情でクロックが断になると、下位装置
2が正常な通信を行うことができなくなる。そのため、
クロック断が発生すると、直ちに検出して対処すること
が要望されている。
【0004】
【従来の技術】図8は従来のクロック断検出回路の構成
例を示す図である。図において、5は被検出クロックを
トリガ入力として受ける単安定マルチバイブレータであ
る。該単安定マルチバイブレータ5には、パルス幅を決
めるための抵抗RとコンデンサCが接続されている。Q
はマルチバイブレータ5の出力で、クロック断検出信号
を出力する。
例を示す図である。図において、5は被検出クロックを
トリガ入力として受ける単安定マルチバイブレータであ
る。該単安定マルチバイブレータ5には、パルス幅を決
めるための抵抗RとコンデンサCが接続されている。Q
はマルチバイブレータ5の出力で、クロック断検出信号
を出力する。
【0005】このように構成された回路において、図9
の(a)に示すように被検出クロックが入ってきたもの
とする。このクロックの立ち上がりで単安定マルチバイ
ブレータ5は起動され、その出力Qは“1”に立ち上が
る。この出力Qが“1”になっている期間は抵抗Rとコ
ンデンサCの時定数τ=RCで決まる時間幅となる。ク
ロックが1発しか来ない場合には、時間τだけ経過する
とその出力Qは“0”に立ち下がる。
の(a)に示すように被検出クロックが入ってきたもの
とする。このクロックの立ち上がりで単安定マルチバイ
ブレータ5は起動され、その出力Qは“1”に立ち上が
る。この出力Qが“1”になっている期間は抵抗Rとコ
ンデンサCの時定数τ=RCで決まる時間幅となる。ク
ロックが1発しか来ない場合には、時間τだけ経過する
とその出力Qは“0”に立ち下がる。
【0006】しかしながら、被検出クロックが常時入力
されている場合には、時間τが経過する前に次の被検出
クロックが入るので、更トリガされ、単安定マルチバイ
ブレータ5の出力Qは常時“1”になる。ところが、図
の時刻tで被検出クロックが断となってしまうと、以降
単安定マルチバイブレータ5にクロックが入らなくな
る。そこで、それまで“1”状態にあった出力Qは、時
間幅τが経過した後“0”に立ち下がる。この“0”状
態がクロック断を示す信号となる。
されている場合には、時間τが経過する前に次の被検出
クロックが入るので、更トリガされ、単安定マルチバイ
ブレータ5の出力Qは常時“1”になる。ところが、図
の時刻tで被検出クロックが断となってしまうと、以降
単安定マルチバイブレータ5にクロックが入らなくな
る。そこで、それまで“1”状態にあった出力Qは、時
間幅τが経過した後“0”に立ち下がる。この“0”状
態がクロック断を示す信号となる。
【0007】
【発明が解決しようとする課題】図8に示す回路は、内
部に単安定マルチバイブレータが組み込まれた集積回路
であり、抵抗RとコンデンサCは外付けするようになっ
ている。このような従来の回路では、時定数を決める抵
抗RとコンデンサCを予め被検出クロックの周波数に応
じて設定しなければならない。このため、アナログ回路
の使用を強いられ、更に抵抗RとコンデンサCは外付け
回路として用いるため、回路全体を集積回路として小型
化できないという問題があった。
部に単安定マルチバイブレータが組み込まれた集積回路
であり、抵抗RとコンデンサCは外付けするようになっ
ている。このような従来の回路では、時定数を決める抵
抗RとコンデンサCを予め被検出クロックの周波数に応
じて設定しなければならない。このため、アナログ回路
の使用を強いられ、更に抵抗RとコンデンサCは外付け
回路として用いるため、回路全体を集積回路として小型
化できないという問題があった。
【0008】本発明はこのような課題に鑑みてなされた
ものであって、集積化に適するクロック断検出回路を提
供することを目的としている。
ものであって、集積化に適するクロック断検出回路を提
供することを目的としている。
【0009】
【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。図において、10は内部クロックをカウ
ントする監視カウンタ、11は該監視カウンタ10のキ
ャリー出力をリセット入力として、被検出クロックをそ
のクロック入力としてそれぞれ受けると共に、データ入
力に固定値“1”を受けるフリップフロップ、12は該
フリップフロップ11のQ出力を第1の入力に、前記監
視カウンタ10の途中の出力を第2の入力に、自分自身
の出力を第3の入力に受けて、クロック断を検出してエ
ラー信号として出力するゲート回路である。
ック図である。図において、10は内部クロックをカウ
ントする監視カウンタ、11は該監視カウンタ10のキ
ャリー出力をリセット入力として、被検出クロックをそ
のクロック入力としてそれぞれ受けると共に、データ入
力に固定値“1”を受けるフリップフロップ、12は該
フリップフロップ11のQ出力を第1の入力に、前記監
視カウンタ10の途中の出力を第2の入力に、自分自身
の出力を第3の入力に受けて、クロック断を検出してエ
ラー信号として出力するゲート回路である。
【0010】フリップフロップ11において、被検出ク
ロック(上位装置から入ってくるクロック)はクロック
入力CPに入り、データ入力Dには固定値“1”が入っ
ている。またリセット入力Rには監視カウンタ10のキ
ャリー信号(オーバフロー信号)が入っている。また、
ゲート回路12において、フリップフロップ11Q出力
が第1の入力に入り、監視カウンタ10の途中の出力C
Xが書き替え信号として第2の入力に入っている。自分
自身の出力も第3の入力にフィードバックされている。
ロック(上位装置から入ってくるクロック)はクロック
入力CPに入り、データ入力Dには固定値“1”が入っ
ている。またリセット入力Rには監視カウンタ10のキ
ャリー信号(オーバフロー信号)が入っている。また、
ゲート回路12において、フリップフロップ11Q出力
が第1の入力に入り、監視カウンタ10の途中の出力C
Xが書き替え信号として第2の入力に入っている。自分
自身の出力も第3の入力にフィードバックされている。
【0011】
【作用】被検出クロックが常時入力されている状態で
は、該被検出クロックの立ち上がりで固定値“1”をラ
ッチするので、そのQ出力は常に“1”である。このQ
出力はゲート回路12に入り、監視カウンタ10からの
書き替え信号のタイミングで“1”として出力される。
一方、被検出クロックが断になると、監視カウンタ10
のキャリー出力でリセットされた後は、“1”のラッチ
ができなくなるので、フリップフロップ11のQ出力は
“0”を保持するようになる。この“0”を書き替え信
号によりゲート回路12でラッチし、クロック断信号
(エラー)として出力する。このように、本発明によれ
ば従来技術のような時定数決定のための抵抗とコンデン
サが不要となり、集積化に適したものとなる。
は、該被検出クロックの立ち上がりで固定値“1”をラ
ッチするので、そのQ出力は常に“1”である。このQ
出力はゲート回路12に入り、監視カウンタ10からの
書き替え信号のタイミングで“1”として出力される。
一方、被検出クロックが断になると、監視カウンタ10
のキャリー出力でリセットされた後は、“1”のラッチ
ができなくなるので、フリップフロップ11のQ出力は
“0”を保持するようになる。この“0”を書き替え信
号によりゲート回路12でラッチし、クロック断信号
(エラー)として出力する。このように、本発明によれ
ば従来技術のような時定数決定のための抵抗とコンデン
サが不要となり、集積化に適したものとなる。
【0012】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図2は本発明の一実施例を示す構成ブロッ
ク図である。図1と同一のものは、同一の符号を付して
示す。監視カウンタ10からはnビットの出力が出てい
る。20はこのnビット出力を受けてデコードし、デコ
ードした中からデコード値制御信号により指定されるデ
コード値をセレクトして出力するデコーダである。
に説明する。図2は本発明の一実施例を示す構成ブロッ
ク図である。図1と同一のものは、同一の符号を付して
示す。監視カウンタ10からはnビットの出力が出てい
る。20はこのnビット出力を受けてデコードし、デコ
ードした中からデコード値制御信号により指定されるデ
コード値をセレクトして出力するデコーダである。
【0013】11は図1に示したフリップフロップ、2
1は該フリップフロップ11の出力をそのデータ入力に
受け、内部クロックによりラッチする同期フリップフロ
ップである。
1は該フリップフロップ11の出力をそのデータ入力に
受け、内部クロックによりラッチする同期フリップフロ
ップである。
【0014】ゲート回路12は、アンドゲート30,3
1,これらアンドゲート30,31の出力を受けるオア
ゲート32及びフリップフロップ33で構成されてい
る。そして、フリップフロップ33のQ出力がクロック
断検出信号(エラー信号)となる。前記デコーダ20の
出力はアンドゲート30,31の一方の入力に共通に入
っている。アンドゲート30の他方の入力には同期フリ
ップフロップ21のQ出力が入り、アンドゲート31の
他方の入力にはゲート回路自身の出力(フリップフロッ
プ33の出力)が入っている。
1,これらアンドゲート30,31の出力を受けるオア
ゲート32及びフリップフロップ33で構成されてい
る。そして、フリップフロップ33のQ出力がクロック
断検出信号(エラー信号)となる。前記デコーダ20の
出力はアンドゲート30,31の一方の入力に共通に入
っている。アンドゲート30の他方の入力には同期フリ
ップフロップ21のQ出力が入り、アンドゲート31の
他方の入力にはゲート回路自身の出力(フリップフロッ
プ33の出力)が入っている。
【0015】これらアンドゲート31,31の出力はオ
アゲート32に入り、該オアゲート32の出力はフリッ
プフロップ33のデータ入力Dに入っている。またフリ
ップフロップ33のクロック入力CPには内部クロック
が入っている。このように構成された回路の動作をタイ
ムチャートを参照しつつ説明すれば、以下のとおりであ
る。 (1)正常動作時(被検出クロック速度≦内部クロック
速度) 図3のタイムチャートを用いて説明する。この場合には
(e)に示す被検出クロック速度が(a)に示す内部ク
ロック速度よりも小さい場合である。監視カウンタ10
は、(a)に示す内部クロックを常時カウントし、オー
バフローしたらキャリー信号を(d)に示すようにリセ
ット信号として出力し、(c)に示すように出力の途中
から書き替え信号を出力している。書き替え信号の出力
されるタイミングは、デコーダ20に入力されるデコー
ド値制御信号により任意に変更することができる。
アゲート32に入り、該オアゲート32の出力はフリッ
プフロップ33のデータ入力Dに入っている。またフリ
ップフロップ33のクロック入力CPには内部クロック
が入っている。このように構成された回路の動作をタイ
ムチャートを参照しつつ説明すれば、以下のとおりであ
る。 (1)正常動作時(被検出クロック速度≦内部クロック
速度) 図3のタイムチャートを用いて説明する。この場合には
(e)に示す被検出クロック速度が(a)に示す内部ク
ロック速度よりも小さい場合である。監視カウンタ10
は、(a)に示す内部クロックを常時カウントし、オー
バフローしたらキャリー信号を(d)に示すようにリセ
ット信号として出力し、(c)に示すように出力の途中
から書き替え信号を出力している。書き替え信号の出力
されるタイミングは、デコーダ20に入力されるデコー
ド値制御信号により任意に変更することができる。
【0016】ここで、被検出クロックが(e)に示すタ
イミングでフリップフロップ11に入力されると、この
被検出クロックの立ち上がりで固定値“1”がフリップ
フロップ11にラッチされ、その出力は(f)に示すよ
うに“1”に立ち上がり、(d)に示すリセット信号の
立ち上がりで“0”に立ち下がる。一方、同期フリップ
フロップ21は内部クロックの立ち上がりにより、フリ
ップフロップ11のQ出力をラッチするので、その出力
は(g)に示すように(f)よりも若干遅れた波形とな
る。
イミングでフリップフロップ11に入力されると、この
被検出クロックの立ち上がりで固定値“1”がフリップ
フロップ11にラッチされ、その出力は(f)に示すよ
うに“1”に立ち上がり、(d)に示すリセット信号の
立ち上がりで“0”に立ち下がる。一方、同期フリップ
フロップ21は内部クロックの立ち上がりにより、フリ
ップフロップ11のQ出力をラッチするので、その出力
は(g)に示すように(f)よりも若干遅れた波形とな
る。
【0017】このような状態では、(c)に示すように
デコーダ20から書き替え信号が出た時には、同期フリ
ップフロップ21のQ出力は(g)に示すように常に
“1”である。従って、書き替え信号が出た時には同期
フリップフロップ21のQ出力“1”は、アンドゲート
30を介してオアゲート32に入る。この時、該オアゲ
ート32の他方の入力は、アンドゲート31の出力によ
り“0”となっている。従って、アンドゲート30から
の“1”信号は該オアゲート32を通過してフリップフ
ロップ33のデータ入力Dに入る。
デコーダ20から書き替え信号が出た時には、同期フリ
ップフロップ21のQ出力は(g)に示すように常に
“1”である。従って、書き替え信号が出た時には同期
フリップフロップ21のQ出力“1”は、アンドゲート
30を介してオアゲート32に入る。この時、該オアゲ
ート32の他方の入力は、アンドゲート31の出力によ
り“0”となっている。従って、アンドゲート30から
の“1”信号は該オアゲート32を通過してフリップフ
ロップ33のデータ入力Dに入る。
【0018】この“1”信号は、フリップフロップ33
に入る内部クロックにより該フリップフロップ33内に
ラッチされ、そのQ出力は“1”になる。このQ出力が
(h)に示すようにクロック断信号としてゲート回路1
2から出力される。一方、このQ出力“1”はアンドゲ
ート31に入り、アンドゲート31を開く。ここでは、
クロック断信号が“1”であるので、エラー信号ではな
いものと見なされる。 (2)正常動作時(被検出クロック速度>内部クロック
速度) 図4のタイムチャートを用いて説明する。この場合には
(e)に示す被検出クロック速度が(a)に示す内部ク
ロック速度よりも大きい場合である。監視カウンタ10
は、(a)に示す内部クロックを常時カウントし、オー
バフローしたらキャリー信号を(d)に示すようにリセ
ット信号として出力し、(c)に示すように出力の途中
から書き替え信号を出力している。書き替え信号の出力
されるタイミングは、デコーダ20に入力されるデコー
ド値制御信号により任意に変更することができる。
に入る内部クロックにより該フリップフロップ33内に
ラッチされ、そのQ出力は“1”になる。このQ出力が
(h)に示すようにクロック断信号としてゲート回路1
2から出力される。一方、このQ出力“1”はアンドゲ
ート31に入り、アンドゲート31を開く。ここでは、
クロック断信号が“1”であるので、エラー信号ではな
いものと見なされる。 (2)正常動作時(被検出クロック速度>内部クロック
速度) 図4のタイムチャートを用いて説明する。この場合には
(e)に示す被検出クロック速度が(a)に示す内部ク
ロック速度よりも大きい場合である。監視カウンタ10
は、(a)に示す内部クロックを常時カウントし、オー
バフローしたらキャリー信号を(d)に示すようにリセ
ット信号として出力し、(c)に示すように出力の途中
から書き替え信号を出力している。書き替え信号の出力
されるタイミングは、デコーダ20に入力されるデコー
ド値制御信号により任意に変更することができる。
【0019】ここで、被検出クロックが(e)に示すよ
うに速いタイミングでフリップフロップ11に入力され
ると、この被検出クロックの立ち上がりで固定値“1”
がフリップフロップ11にラッチされ、その出力は
(f)に示すように“1”に立ち上がり、(d)に示す
リセット信号の立ち上がりで“0”に立ち下がる。
うに速いタイミングでフリップフロップ11に入力され
ると、この被検出クロックの立ち上がりで固定値“1”
がフリップフロップ11にラッチされ、その出力は
(f)に示すように“1”に立ち上がり、(d)に示す
リセット信号の立ち上がりで“0”に立ち下がる。
【0020】ここで、リセット信号によりフリップフロ
ップ11のQ出力がリセットされるが、すぐに被検出ク
ロックがそのQ出力を“1”に立ち上げるようとするの
で、リセット信号が“1”から“0”に立ち下がる時点
で(f)に示すようにハンチングが生じる。この出力を
受ける同期フリップフロップ21のQ出力も(g)に示
すようにハンチングする。
ップ11のQ出力がリセットされるが、すぐに被検出ク
ロックがそのQ出力を“1”に立ち上げるようとするの
で、リセット信号が“1”から“0”に立ち下がる時点
で(f)に示すようにハンチングが生じる。この出力を
受ける同期フリップフロップ21のQ出力も(g)に示
すようにハンチングする。
【0021】このような状態では、(c)に示すように
デコーダ20から書き替え信号が出た時には、同期フリ
ップフロップ21のQ出力は(g)に示すように常に
“1”である。前記したハンチング部分は影響がない。
従って、書き替え信号が出た時には同期フリップフロッ
プ21のQ出力“1”は、アンドゲート30を介してオ
アゲート32に入る。この時、該オアゲート32の他方
の入力は、アンドゲート31の出力により“0”となっ
ている。従って、アンドゲート30からの“1”信号は
該オアゲート32を通過してフリップフロップ33のデ
ータ入力Dに入る。
デコーダ20から書き替え信号が出た時には、同期フリ
ップフロップ21のQ出力は(g)に示すように常に
“1”である。前記したハンチング部分は影響がない。
従って、書き替え信号が出た時には同期フリップフロッ
プ21のQ出力“1”は、アンドゲート30を介してオ
アゲート32に入る。この時、該オアゲート32の他方
の入力は、アンドゲート31の出力により“0”となっ
ている。従って、アンドゲート30からの“1”信号は
該オアゲート32を通過してフリップフロップ33のデ
ータ入力Dに入る。
【0022】この“1”信号は、フリップフロップ33
に入る内部クロックにより該フリップフロップ33内に
ラッチされ、そのQ出力は“1”になる。このQ出力が
(h)に示すようにクロック断信号としてゲート回路1
2から出力される。ここでは、クロック断信号が“1”
であるので、エラー信号ではないものと見なされる。 (3)クロック断時(被検出クロック速度≦内部クロッ
ク速度) 図5のタイムチャートを用いて説明する。この場合には
(e)に示す被検出クロック速度が(a)に示す内部ク
ロック速度よりも小さい場合である。この場合において
は、被検出クロックが断となるまでの動作は図3と同じ
である。図の時刻t1以降、被検出クロックが断になっ
たものとする。
に入る内部クロックにより該フリップフロップ33内に
ラッチされ、そのQ出力は“1”になる。このQ出力が
(h)に示すようにクロック断信号としてゲート回路1
2から出力される。ここでは、クロック断信号が“1”
であるので、エラー信号ではないものと見なされる。 (3)クロック断時(被検出クロック速度≦内部クロッ
ク速度) 図5のタイムチャートを用いて説明する。この場合には
(e)に示す被検出クロック速度が(a)に示す内部ク
ロック速度よりも小さい場合である。この場合において
は、被検出クロックが断となるまでの動作は図3と同じ
である。図の時刻t1以降、被検出クロックが断になっ
たものとする。
【0023】この時には、フリップフロップ11のQ出
力が(d)に示すリセット信号によりリセットされて
“0”に落ちた後、このQ出力を“1”に立ち上げるた
めの被検出クロックが来ない。このため、そのQ出力は
“0”状態を保持する。“0”状態を保持したままの状
態で、(c)に示すように書き替え信号が出力される
と、アンドゲート30の出力“0”が内部クロックによ
りフリップフロップ33にラッチされる。その結果、フ
リップフロップ33のQ出力は(h)に示すようにそれ
までの“1”から“0”に立ち下がる。この立ち下がり
信号はアンドゲート31に入り、該アンドゲート31を
閉じる。この結果、フリップフロップ33からクロック
断検出信号が出力される。 (4)クロック断時(被検出クロック速度>内部クロッ
ク速度) 図6のタイムチャートを用いて説明する。この場合には
(e)に示す被検出クロック速度が(a)に示す内部ク
ロック速度よりも大きい場合である。この場合において
は、被検出クロックが断となるまでの動作は図4と同じ
である。図の時刻t2以降、被検出クロックが断になっ
たものとする。
力が(d)に示すリセット信号によりリセットされて
“0”に落ちた後、このQ出力を“1”に立ち上げるた
めの被検出クロックが来ない。このため、そのQ出力は
“0”状態を保持する。“0”状態を保持したままの状
態で、(c)に示すように書き替え信号が出力される
と、アンドゲート30の出力“0”が内部クロックによ
りフリップフロップ33にラッチされる。その結果、フ
リップフロップ33のQ出力は(h)に示すようにそれ
までの“1”から“0”に立ち下がる。この立ち下がり
信号はアンドゲート31に入り、該アンドゲート31を
閉じる。この結果、フリップフロップ33からクロック
断検出信号が出力される。 (4)クロック断時(被検出クロック速度>内部クロッ
ク速度) 図6のタイムチャートを用いて説明する。この場合には
(e)に示す被検出クロック速度が(a)に示す内部ク
ロック速度よりも大きい場合である。この場合において
は、被検出クロックが断となるまでの動作は図4と同じ
である。図の時刻t2以降、被検出クロックが断になっ
たものとする。
【0024】この時には、フリップフロップ11のQ出
力が(d)に示すリセット信号によりリセットされて
“0”に落ちた後、このQ出力を“1”に立ち上げるた
めの被検出クロックが来ない。このため、そのQ出力は
“0”状態を保持する。“0”状態を保持したままの状
態で、(c)に示すように書き替え信号が出力される
と、アンドゲート30の出力“0”が内部クロックによ
りフリップフロップ33にラッチされる。その結果、フ
リップフロップ33のQ出力は(h)に示すようにそれ
までの“1”から“0”に立ち下がる。この立ち下がり
信号はアンドゲート31に入り、該アンドゲート31を
閉じる。この結果、フリップフロップ33からクロック
断検出信号が出力される。つまり、この場合には、図5
と全く同じシーケンスとなる。
力が(d)に示すリセット信号によりリセットされて
“0”に落ちた後、このQ出力を“1”に立ち上げるた
めの被検出クロックが来ない。このため、そのQ出力は
“0”状態を保持する。“0”状態を保持したままの状
態で、(c)に示すように書き替え信号が出力される
と、アンドゲート30の出力“0”が内部クロックによ
りフリップフロップ33にラッチされる。その結果、フ
リップフロップ33のQ出力は(h)に示すようにそれ
までの“1”から“0”に立ち下がる。この立ち下がり
信号はアンドゲート31に入り、該アンドゲート31を
閉じる。この結果、フリップフロップ33からクロック
断検出信号が出力される。つまり、この場合には、図5
と全く同じシーケンスとなる。
【0025】
【発明の効果】このように、本発明によれば、内部クロ
ックと被検出クロックとの速度の大小の如何に拘らず、
被検出クロックの断を確実に検出することができる。し
かも、本発明によれば従来回路のように被検出クロック
を検出するのに、単安定マルチバイブレータを用いてい
ないので、抵抗とコンデンサの外付け部品は必要でなく
なり、集積化に適するクロック断検出回路を提供するこ
とができる。
ックと被検出クロックとの速度の大小の如何に拘らず、
被検出クロックの断を確実に検出することができる。し
かも、本発明によれば従来回路のように被検出クロック
を検出するのに、単安定マルチバイブレータを用いてい
ないので、抵抗とコンデンサの外付け部品は必要でなく
なり、集積化に適するクロック断検出回路を提供するこ
とができる。
【図1】本発明の原理ブロック図である。
【図2】本発明の一実施例を示す構成ブロック図であ
る。
る。
【図3】実施例の動作を示すタイムチャートである。
【図4】実施例の動作を示すタイムチャートである。
【図5】実施例の動作を示すタイムチャートである。
【図6】実施例の動作を示すタイムチャートである。
【図7】従来システムの概念図である。
【図8】従来回路の構成例を示す図である。
【図9】従来回路の動作を示すタイムチャートである。
10 監視カウンタ 11 フリップフロップ 12 ゲート回路
Claims (3)
- 【請求項1】 内部クロックをカウントする監視カウン
タ(10)と、 該監視カウンタ(10)のキャリー出力をリセット入力
として、被検出クロックをそのクロック入力としてそれ
ぞれ受けると共に、データ入力に固定値“1”を受ける
フリップフロップ(11)と、 該フリップフロップ(11)のQ出力を第1の入力に、
前記監視カウンタ(10)の途中の出力を第2の入力
に、自分自身の出力を第3の入力に受けて、クロック断
を検出してエラー信号として出力するゲート回路(1
2)とで構成されるクロック断検出回路。 - 【請求項2】 前記フリップフロップ(11)は、被検
出クロックが断となった時に、そのQ出力が“0”にな
り、その“0”出力をゲート回路(12)に送ってクロ
ック断信号として出力するようにしたことを特徴とする
請求項1記載のクロック断検出回路。 - 【請求項3】 前記監視カウンタ(10)の途中出力を
前記ゲート回路(12)の書き替え信号として用い、こ
の書き替え信号が入力された時点のフリップフロップ
(11)の出力をラッチしてクロック断信号として出力
するようにしたことを特徴とする請求項1記載のクロッ
ク断検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP642992A JPH05191236A (ja) | 1992-01-17 | 1992-01-17 | クロック断検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP642992A JPH05191236A (ja) | 1992-01-17 | 1992-01-17 | クロック断検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05191236A true JPH05191236A (ja) | 1993-07-30 |
Family
ID=11638150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP642992A Withdrawn JPH05191236A (ja) | 1992-01-17 | 1992-01-17 | クロック断検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05191236A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012209971B3 (de) * | 2012-06-14 | 2013-05-29 | Areva Np Gmbh | Digitale Abtastschaltung für ein mit Hilfe eines Primär-Taktsignals auf Taktausfall zu überwachendes Sekundär-Taktsignal |
-
1992
- 1992-01-17 JP JP642992A patent/JPH05191236A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012209971B3 (de) * | 2012-06-14 | 2013-05-29 | Areva Np Gmbh | Digitale Abtastschaltung für ein mit Hilfe eines Primär-Taktsignals auf Taktausfall zu überwachendes Sekundär-Taktsignal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100819720B1 (ko) | 온 칩 백그라운드 디버그 시스템 및 그 방법을 갖는데이터 처리 시스템 | |
JP2641999B2 (ja) | データ・フォーマット検出回路 | |
US6591319B2 (en) | Glitch protection and detection for strobed data | |
JPH05191236A (ja) | クロック断検出回路 | |
JP2752912B2 (ja) | バースト信号検出回路 | |
US5966034A (en) | Method and device for the filtering of a pulse signal | |
JPH0846603A (ja) | 信号断監視回路および信号周期検出回路 | |
JPH0823326A (ja) | クロック障害検出回路 | |
US6408353B1 (en) | Microcomputer having sampling function of retry requesting signal in syncronization with strobe signal | |
JPH04178047A (ja) | スキュー補償方式 | |
JP2003263404A (ja) | シリアル通信方式とそれを用いたマイクロコンピュータ | |
KR100499387B1 (ko) | 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치및 방법 | |
JP3412927B2 (ja) | フレーム同期回路 | |
JP2619939B2 (ja) | 同期パターン検出回路 | |
JPH07212413A (ja) | 非同期データの受信回路 | |
JPH04360334A (ja) | 調歩同期受信回路 | |
JP2601154B2 (ja) | 受信回路 | |
SU1142836A1 (ru) | Устройство дл обработки прерываний | |
JP2824080B2 (ja) | 周期計測回路 | |
JPH0546105Y2 (ja) | ||
JPH04106637A (ja) | ストール検出回路 | |
JP3348271B2 (ja) | アラーム検出回路 | |
JP2834881B2 (ja) | データ判定装置 | |
JP2630077B2 (ja) | クロック同期式シリアルインターフェース | |
JPS5918897B2 (ja) | 送信局における伝送結果判定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |