JPS59174042A - Ｐｃｍ符号誤り率検出回路 - Google Patents
Ｐｃｍ符号誤り率検出回路Info
- Publication number
- JPS59174042A JPS59174042A JP4713083A JP4713083A JPS59174042A JP S59174042 A JPS59174042 A JP S59174042A JP 4713083 A JP4713083 A JP 4713083A JP 4713083 A JP4713083 A JP 4713083A JP S59174042 A JPS59174042 A JP S59174042A
- Authority
- JP
- Japan
- Prior art keywords
- code error
- detection
- time
- error rate
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ＰＣＭディジタル伝送路インターフェース装
置（いわゆるテイジタルトランク）等において、受信し
たＰＣ〜↓ディジタルデータのうち、あらかじめ定めら
れたビットバタンであるべき信号（例えば、ＣＥＰＴ方
式におけるフレーム周期信号）について、その著しい符
号誤り率の検出、検出解除を安定化、確実化するための
・ＰＣＭ符号誤り車検出回路に関するものである。
置（いわゆるテイジタルトランク）等において、受信し
たＰＣ〜↓ディジタルデータのうち、あらかじめ定めら
れたビットバタンであるべき信号（例えば、ＣＥＰＴ方
式におけるフレーム周期信号）について、その著しい符
号誤り率の検出、検出解除を安定化、確実化するための
・ＰＣＭ符号誤り車検出回路に関するものである。
従来のＰＣＭ符号誤り車検出回路は、−例とし。
て、受信したＰＣＭディジタルデータに著しい符号誤り
率かあるものとして検出を開始すべき符号誤り率と、そ
の検出解除を開始すべき符号誤り率とを、等しい値か、
または近い値に設定していた。
率かあるものとして検出を開始すべき符号誤り率と、そ
の検出解除を開始すべき符号誤り率とを、等しい値か、
または近い値に設定していた。
したがって、その検出、検出解除を開始すべき符号誤り
率の付近に実際の符号誤り率があるときは、著しい符号
誤り率の検出（障害アラーム表示）と同検出解除（障害
アラーム解除）とを相互に繰り返すことが多く、不安定
、不確実な著しい符号誤り率の検出、検出解除となり、
ＰＣＭディジタル伝送における信頼性および運用性に問
題があった。
率の付近に実際の符号誤り率があるときは、著しい符号
誤り率の検出（障害アラーム表示）と同検出解除（障害
アラーム解除）とを相互に繰り返すことが多く、不安定
、不確実な著しい符号誤り率の検出、検出解除となり、
ＰＣＭディジタル伝送における信頼性および運用性に問
題があった。
特に、アナログ回路のものは、オペアンプ。
積分回路等で構成されているので、温度依存性が高く、
また、その他部品特性の変動等の不安定な要素も多く、
著しい符号誤り率の検出、検出解除の安定化、確実化が
困難であった。
また、その他部品特性の変動等の不安定な要素も多く、
著しい符号誤り率の検出、検出解除の安定化、確実化が
困難であった。
本発明の目的は、上記した従来技術の欠点をなくし、著
しい符号誤り率の検出（障害アラーム表示）、検出解除
（障害アラーム解除）を安定的に確実に行うことができ
るＰＣＩ’ｖｌ符号誤り率検出回路を提供することにあ
る。
しい符号誤り率の検出（障害アラーム表示）、検出解除
（障害アラーム解除）を安定的に確実に行うことができ
るＰＣＩ’ｖｌ符号誤り率検出回路を提供することにあ
る。
〔発明の概要〕
本発明に係るＰＣＭ符号誤り率検出回路の構成は、順次
に受信されるＰＣＭディジタルデータのるべき所定の信
号について、その符号誤りを検出して検出出力を送出す
る符号誤り検出部と、その検出出力数に応じ、著し檗符
号誤り率の検出の開始をすべきものとして符号誤りが所
定時間内に所定回数以上発生するがどうかを検出するア
ップダウンカウンタおよび上記検出が行われた後に検出
解除の開始をすべき符号誤りが所定時間内に所定回数以
下となったがどうかを検出するアップダウンカウンタに
より、著しい符号誤り率の検出、同解除の表示出力をす
る符号誤り重異常検出部と、その両アップダウンカウン
タに対スる各所定のカウントパルスおよヒ上記符号誤り
検出部に対する所定のマツチコントロールパルスの発生
、供給をするパルス発生部とからなるようにしたもので
ある。
に受信されるＰＣＭディジタルデータのるべき所定の信
号について、その符号誤りを検出して検出出力を送出す
る符号誤り検出部と、その検出出力数に応じ、著し檗符
号誤り率の検出の開始をすべきものとして符号誤りが所
定時間内に所定回数以上発生するがどうかを検出するア
ップダウンカウンタおよび上記検出が行われた後に検出
解除の開始をすべき符号誤りが所定時間内に所定回数以
下となったがどうかを検出するアップダウンカウンタに
より、著しい符号誤り率の検出、同解除の表示出力をす
る符号誤り重異常検出部と、その両アップダウンカウン
タに対スる各所定のカウントパルスおよヒ上記符号誤り
検出部に対する所定のマツチコントロールパルスの発生
、供給をするパルス発生部とからなるようにしたもので
ある。
なお、上記の基本原理を以下に詳述する。
一般に、ＰＣＭディジタル伝送において、その符号誤り
率をεとすれば、所定回数ｍの信号伝送のうちル回以上
の符号誤りが発生する確率Ｐ。
率をεとすれば、所定回数ｍの信号伝送のうちル回以上
の符号誤りが発生する確率Ｐ。
およびｍ回の信号伝送のうちｎ回未満の符号誤りが発生
する確、率１１は、次式で表わされる。
する確、率１１は、次式で表わされる。
Ｐ＋ ＝ １−、Ｕ ’７．）ε′（１−ε）・・・（
１）ｔ＝０ ここで、ＣＣＩ ＴＴの勧告Ｇクラマによれば、第１図
の符号誤り発生確率関係図により、対象ＥＪｆ間１゛（
４〜５秒）について、符号誤り率が１０−３以上である
ときは、それを著しい符号誤り率であるものと検出（障
害アラーム表示）をすべき確率は０．９５以上であるこ
と、また、符号誤り率か１０ 以下であるときは、そ
れを著しい朴号誤り率であるものと検出をしてしまう確
率は１ｏ−６以下ヂあることが規定されている。
１）ｔ＝０ ここで、ＣＣＩ ＴＴの勧告Ｇクラマによれば、第１図
の符号誤り発生確率関係図により、対象ＥＪｆ間１゛（
４〜５秒）について、符号誤り率が１０−３以上である
ときは、それを著しい符号誤り率であるものと検出（障
害アラーム表示）をすべき確率は０．９５以上であるこ
と、また、符号誤り率か１０ 以下であるときは、そ
れを著しい朴号誤り率であるものと検出をしてしまう確
率は１ｏ−６以下ヂあることが規定されている。
すなわち、符号誤り率ε二ｉｏ ” （三６１）のとき
、上記規定を満足する符号誤り発生回数凡の最大値へを
求めておき、上記所定時間′１゛中にへ。
、上記規定を満足する符号誤り発生回数凡の最大値へを
求めておき、上記所定時間′１゛中にへ。
回の誤りを検出すれば、それが著しい符号誤り率の検出
をずべき状態となったものとみなすものである。
をずべき状態となったものとみなすものである。
上述とは逆に、著しい符号誤り率であるものとの検出後
、符号誤り率が１０−４以下となったときは、それを著
しい符号誤り率であるものとした検出の解除（障害アラ
ーム解除）をしうる確率は０．９５以上であること、ま
た、符号誤り率が１０ 以上であるときは、その検出
解除をしてしまう確率は０であることが規定されている
。
、符号誤り率が１０−４以下となったときは、それを著
しい符号誤り率であるものとした検出の解除（障害アラ
ーム解除）をしうる確率は０．９５以上であること、ま
た、符号誤り率が１０ 以上であるときは、その検出
解除をしてしまう確率は０であることが規定されている
。
すなわち、符号誤り率ε−１０−４（三ε２）のとき、
上記規定を満足する符号誤り発生回数ｎの最小値Ｎ２を
求めておき、上記所定時間Ｔ中にＮ２回の誤りを検出す
るだけとなれば、それが著しい符号誤り率の検出解除す
べき状態となったものとみなすものである。
上記規定を満足する符号誤り発生回数ｎの最小値Ｎ２を
求めておき、上記所定時間Ｔ中にＮ２回の誤りを検出す
るだけとなれば、それが著しい符号誤り率の検出解除す
べき状態となったものとみなすものである。
なお、上記いずれの場合においても、所定回数ｍの値は
、上記所定時間１゛（４〜５秒）から必然的に限定され
るものである。
、上記所定時間１゛（４〜５秒）から必然的に限定され
るものである。
以下、本発明の実施例を図に基づいて説明する。
第２図は、本発明に係るＰＣＭ符号誤り車検出回路の一
実施例のブロック図である。
実施例のブロック図である。
ここで、１は符号誤り検出部に係るシフトレジスタであ
って、受信ＰＣＭディジタルデー列ｍＲを各タイムスロ
ットごとに並列データに変換するもの、２は同マツチ回
路であって、所定ピントパタンを設定しておき、これと
上記各並列データ中の上記所定ピットバタンであるべき
ものとの比較を行い、一致しないときに検出出力を送出
するもの、３はパルス発生部に係るマツチコントロール
パルス発生回路であっテ、クロックパルスＣＬＫ（例え
ば２．０４８〜１１（ｚのもの）から上記マツチ回路２
に必要なマツチコントロールパルスの発生、供給をする
もの、４は同カウンタであって、上記クロックパルスＣ
ＬＫの計数を行うもの、５は同デユーダであって、上記
カラ。
って、受信ＰＣＭディジタルデー列ｍＲを各タイムスロ
ットごとに並列データに変換するもの、２は同マツチ回
路であって、所定ピントパタンを設定しておき、これと
上記各並列データ中の上記所定ピットバタンであるべき
ものとの比較を行い、一致しないときに検出出力を送出
するもの、３はパルス発生部に係るマツチコントロール
パルス発生回路であっテ、クロックパルスＣＬＫ（例え
ば２．０４８〜１１（ｚのもの）から上記マツチ回路２
に必要なマツチコントロールパルスの発生、供給をする
もの、４は同カウンタであって、上記クロックパルスＣ
ＬＫの計数を行うもの、５は同デユーダであって、上記
カラ。
ンタ４の計数結果から、著しい符号誤り率の横。
出、検出解除のための、各カウントパルス（周。
期ｔＩＯ１ｔ２０のもの）を発生するデコーダ、６Ａ。
６Ｂは、それぞれ、符号誤り重異常検出部に係る著しい
符号誤り率検出、検出解除用のアップダウンカウンタ、
７Ａ、７Ｂは、それぞれ、同初期設定回路、８Ａ、８Ｂ
は、それぞれ、同初期設定デコーダ、９Ａ、９Ｂは、そ
れぞれ、同初期設定ゲート回路、１０は、同検出表示用
のフリップフロップである。
符号誤り率検出、検出解除用のアップダウンカウンタ、
７Ａ、７Ｂは、それぞれ、同初期設定回路、８Ａ、８Ｂ
は、それぞれ、同初期設定デコーダ、９Ａ、９Ｂは、そ
れぞれ、同初期設定ゲート回路、１０は、同検出表示用
のフリップフロップである。
まず、著しい符号誤り率の検出について説明する。
初期設定回路７Ａに設定すべき’ｆｆＦｊ’、 Ｎ＋ｏ
およびアンプダウンカウンタ６Ａのアップ端子ＵＰに入
力すべきカウントパルスの周期ｔ１０は、 Ｎ＋ ＝ Ｎ＋ｏ ＋ Ｔ ／ ｔｌｏ ・
−（３）を満足するように決定する。
およびアンプダウンカウンタ６Ａのアップ端子ＵＰに入
力すべきカウントパルスの周期ｔ１０は、 Ｎ＋ ＝ Ｎ＋ｏ ＋ Ｔ ／ ｔｌｏ ・
−（３）を満足するように決定する。
これにより、アンプダウンカウンタ６Ａは、時間ｔ、。
ごとにカウントアツプするが、その時間ｔ１０中にマツ
チ回路２からダウン端子ＤＯＷＮに対。
チ回路２からダウン端子ＤＯＷＮに対。
して符号誤り検出入力が全くない場合は、初期設定デコ
ーダｓＡ、初期設定ゲート回路９Ａによって初期設定さ
れる。
ーダｓＡ、初期設定ゲート回路９Ａによって初期設定さ
れる。
また、前述の時間Ｔ内に符号誤り検出入力がＮ４回以上
ある場合には、アップダウンカウンタ６Ａは、その時間
Ｔ内にアンダーフローを起こし、フリップフロップ１０
をセットせしめ、出力端子ＯＵＴを高レベルとして著し
い符号誤り率の検出がされたことを表示せしめるととも
に、自己の初期設定をする。
ある場合には、アップダウンカウンタ６Ａは、その時間
Ｔ内にアンダーフローを起こし、フリップフロップ１０
をセットせしめ、出力端子ＯＵＴを高レベルとして著し
い符号誤り率の検出がされたことを表示せしめるととも
に、自己の初期設定をする。
次に、著しい符号誤り率の検出解除について説明する。
初期設定回路７Ｂに設定すべき値１”２０およびアップ
ダウンカウンタ６Ｂのダウン端子ＤＣＭへに入力すべき
カウントパルスの周期ｔ２０は、Ｎ２ ＝ Ｔ／ ｔ２
０ Ｎ２０ − （４１を満足するように決
定する。
ダウンカウンタ６Ｂのダウン端子ＤＣＭへに入力すべき
カウントパルスの周期ｔ２０は、Ｎ２ ＝ Ｔ／ ｔ２
０ Ｎ２０ − （４１を満足するように決
定する。
これにより、アップダウンカウンタ６Ｂは、時間’２０
ごとにカウントダウンするが、その時間ｔ２０中にマツ
チ回路２からアンプ端子ＵＰに対して符号誤り検出入力
が全くなし・場合は、初期設定デコーダｓＢ、初期設定
ゲート回路９Ｂによって初期設定される。
ごとにカウントダウンするが、その時間ｔ２０中にマツ
チ回路２からアンプ端子ＵＰに対して符号誤り検出入力
が全くなし・場合は、初期設定デコーダｓＢ、初期設定
ゲート回路９Ｂによって初期設定される。
また、前述の時間Ｔ内に符号誤り検出入力かＮ２回以下
となった場合には、アンプダウンカウンタ６Ｂは、その
時間Ｔ内にアンダーフローを起こし、フリップフロップ
１０をリセットせしめ、出力端子ＯＵＴを低レベルとし
て著しい符号誤り率の検出解除がされたことを表示せし
めるとともに、自己の初期設定をする。
となった場合には、アンプダウンカウンタ６Ｂは、その
時間Ｔ内にアンダーフローを起こし、フリップフロップ
１０をリセットせしめ、出力端子ＯＵＴを低レベルとし
て著しい符号誤り率の検出解除がされたことを表示せし
めるとともに、自己の初期設定をする。
以上の説明において、各カウントパルスは、それぞれ異
なった周期ｔＩ’Ｏ２’２０のものとしているが、 ’ Ｎ１＞ Ｎ１ｏ １ ”２ ＜ Ｎ２
ｏ ｒ Ｎ＋ ＞ Ｎ２ − （５１の条件
から’１０ ”” ｔ２０に設定することも可能で、そ
の場合にはデコーダ５を簡略化することができる。
なった周期ｔＩ’Ｏ２’２０のものとしているが、 ’ Ｎ１＞ Ｎ１ｏ １ ”２ ＜ Ｎ２
ｏ ｒ Ｎ＋ ＞ Ｎ２ − （５１の条件
から’１０ ”” ｔ２０に設定することも可能で、そ
の場合にはデコーダ５を簡略化することができる。
このように本実施例によれば、第６図の著しい符号誤り
率検出確率関係図に示すように、著しい符号誤り率の検
出確率Ｑ、および同検出解除確率ｑが、従来例では同図
（α）のように同−曲線上を移動するのに対し、同図（
ｂ）のように別々の曲線上を移動するので、不安定な動
作を避けることが可能で、不必要な障害検出を完全に防
止することができる。
率検出確率関係図に示すように、著しい符号誤り率の検
出確率Ｑ、および同検出解除確率ｑが、従来例では同図
（α）のように同−曲線上を移動するのに対し、同図（
ｂ）のように別々の曲線上を移動するので、不安定な動
作を避けることが可能で、不必要な障害検出を完全に防
止することができる。
以上詳細に説明したように、本発明によれば、ＰＣＭデ
ィジタルデータについて、その著しい符号誤り率の検出
、検出解除（障害アラーム表示。
ィジタルデータについて、その著しい符号誤り率の検出
、検出解除（障害アラーム表示。
解除）を安定的に確実に行うことができるので、ＰＣＭ
ディジタ伝送における信頼性、運用性の向上に顕著な効
果が得られる。
ディジタ伝送における信頼性、運用性の向上に顕著な効
果が得られる。
第１図は、符号誤り発生確率関係図、第２図は、本発明
に係るＰＣＭ符号誤り車検出回路の一実施例のブロック
図、第３図は、著しい符号誤り率検出確率関係図である
。 １・・・シフトレジスタ、 ２・・・マツチ回路、３
・・・マツチコントロールパルス発生回路、４・・・カ
ウンタ、 ５・・・デコーダ、 ６Ａ、６Ｂ・・・
アップダウンカウンタ、７Ａ、７Ｂ−初期設定回路、ｓ
Ａ、ｓＢ・・・初期設定デコーダ、 ９Ａ、９Ｂ・・
初期設定ゲート回路、１０・・・フリップフロップ。 代理人弁理± １に清し」茎４委 第 １ 図 （０−） ＮＩ 、ｎ （ｂ） 褥３図 （α） （１）） ４宇ｆ１５１ら−りちド
に係るＰＣＭ符号誤り車検出回路の一実施例のブロック
図、第３図は、著しい符号誤り率検出確率関係図である
。 １・・・シフトレジスタ、 ２・・・マツチ回路、３
・・・マツチコントロールパルス発生回路、４・・・カ
ウンタ、 ５・・・デコーダ、 ６Ａ、６Ｂ・・・
アップダウンカウンタ、７Ａ、７Ｂ−初期設定回路、ｓ
Ａ、ｓＢ・・・初期設定デコーダ、 ９Ａ、９Ｂ・・
初期設定ゲート回路、１０・・・フリップフロップ。 代理人弁理± １に清し」茎４委 第 １ 図 （０−） ＮＩ 、ｎ （ｂ） 褥３図 （α） （１）） ４宇ｆ１５１ら−りちド
Claims (1)
- 順次に受信されるＰＣＭディジタルデータのうち、あら
かじめ定められたピントパターンであるべき所定の信号
について、その杓号誤りを検出して検出出力を送出する
符号誤り検出部と、その検出出力数に応じ、著しい符号
誤り率の検出の開始なすべきものとして符号誤りが所定
時間内に所定回数以上発生するかどうかを検出するよう
にしたアップダウンカウンタおよび上記検出が行われた
後に検出解除の開始をすべきものとして符号誤りが所定
時間内に所定回数以下となったかどうかを検出するよう
にしたアップダウンカウンタにより、著しい右号誤り率
の検出、同検出解除の表示出力をする符号誤り率異常検
出部と、その両アップダウンカウンタに対する各所定の
カウントパルスおよび上記符号誤り検出部に対するマツ
チパルスの発生、供給をするパルス発生部とから構成し
たＰＣ〜１符号誤り車検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4713083A JPS59174042A (ja) | 1983-03-23 | 1983-03-23 | Ｐｃｍ符号誤り率検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4713083A JPS59174042A (ja) | 1983-03-23 | 1983-03-23 | Ｐｃｍ符号誤り率検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59174042A true JPS59174042A (ja) | 1984-10-02 |
Family
ID=12766548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4713083A Pending JPS59174042A (ja) | 1983-03-23 | 1983-03-23 | Ｐｃｍ符号誤り率検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59174042A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622730A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 誤り率監視方式 |
| JPS6260327A (ja) * | 1985-09-10 | 1987-03-17 | Toshiba Corp | 伝送品質判定方式 |
| JPH01268233A (ja) * | 1988-04-19 | 1989-10-25 | Hitachi Ltd | 光並列伝送方法 |
| JPH02195745A (ja) * | 1989-01-24 | 1990-08-02 | Fujitsu Ltd | 重度の回線誤り率検出回路 |
| JPH04183139A (ja) * | 1990-11-19 | 1992-06-30 | Mitsubishi Electric Corp | ループ型伝送装置の伝送障害処置方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521674A (en) * | 1978-08-03 | 1980-02-15 | Nec Corp | Squelch circuit |
| JPS55154850A (en) * | 1979-05-21 | 1980-12-02 | Fujitsu Ltd | Circuit control system of data transmitter |
| JPS5684052A (en) * | 1979-12-13 | 1981-07-09 | Fujitsu Ltd | Automatic transmission-line switching system |
-
1983
- 1983-03-23 JP JP4713083A patent/JPS59174042A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521674A (en) * | 1978-08-03 | 1980-02-15 | Nec Corp | Squelch circuit |
| JPS55154850A (en) * | 1979-05-21 | 1980-12-02 | Fujitsu Ltd | Circuit control system of data transmitter |
| JPS5684052A (en) * | 1979-12-13 | 1981-07-09 | Fujitsu Ltd | Automatic transmission-line switching system |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622730A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 誤り率監視方式 |
| JPS6260327A (ja) * | 1985-09-10 | 1987-03-17 | Toshiba Corp | 伝送品質判定方式 |
| JPH01268233A (ja) * | 1988-04-19 | 1989-10-25 | Hitachi Ltd | 光並列伝送方法 |
| JPH02195745A (ja) * | 1989-01-24 | 1990-08-02 | Fujitsu Ltd | 重度の回線誤り率検出回路 |
| JPH04183139A (ja) * | 1990-11-19 | 1992-06-30 | Mitsubishi Electric Corp | ループ型伝送装置の伝送障害処置方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59174042A (ja) | Ｐｃｍ符号誤り率検出回路 | |
| US4385383A (en) | Error rate detector | |
| US5220295A (en) | Method and apparatus for detecting and correcting loss of frequency lock in a phase locked dual clock system | |
| US5005190A (en) | Window system synchronizing protective circuit | |
| US4003020A (en) | Digital signal transmission | |
| JPH01232393A (ja) | 周波数検出器 | |
| EP0673121B1 (en) | Phase lock detector | |
| US4845522A (en) | Data communication system for camera system | |
| US4174502A (en) | Delta modulated digital signal detector | |
| JPH0634298B2 (ja) | アドレス回路 | |
| JP3164904B2 (ja) | 入力信号断検出方式 | |
| JP2988300B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JPS56680A (en) | Electronic clock | |
| JPS58123247A (ja) | 光伝送システムの回線監視装置 | |
| JPH10240374A (ja) | クロック異常検出回路 | |
| JP2870314B2 (ja) | 伝送路誤り率劣化警報検出回路 | |
| JPS63219226A (ja) | デコ−ド回路 | |
| JPS6340509B2 (ja) | ||
| JPH01296838A (ja) | 外部入力のノイズ信号検出装置 | |
| SU911474A1 (ru) | Устройство дл обнаружени отказов радиотехнической аппаратуры | |
| SU1667152A2 (ru) | Устройство дл коррекции уровн ограничени при воспроизведении двоичной последовательности с носител магнитной записи | |
| JPS60254845A (ja) | リモ−トコントロ−ルによるデ−タ通信方式 | |
| JPH0530091A (ja) | 入力信号異常検出回路 | |
| JPH055708Y2 (ja) | ||
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 |