JPH0573360A - ウオツチドツグ・タイマ - Google Patents
ウオツチドツグ・タイマInfo
- Publication number
- JPH0573360A JPH0573360A JP3235779A JP23577991A JPH0573360A JP H0573360 A JPH0573360 A JP H0573360A JP 3235779 A JP3235779 A JP 3235779A JP 23577991 A JP23577991 A JP 23577991A JP H0573360 A JPH0573360 A JP H0573360A
- Authority
- JP
- Japan
- Prior art keywords
- watchdog timer
- signal
- clock
- microcomputer
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】マイクロコンピュータの異常動作を検出するウ
ォッチドッグタイマの異常検出動作に対する信頼性を向
上する。 【構成】切り換え回路１０８を設け、カウンタ１０４に
対するカウントクロックφw として、マイクロコンピュ
ータ内のシステムクロックφI に影響されない外部クロ
ックφo を入力することのできる手段を有する。 【効果】マイクロコンピュータ内のシステムクロックφ
I に起因してマイクロコンピュータが異常に動作した場
合にも、ウォッチドッグタイマは正常動作を継続するこ
とが可能になり、ウォッチドッグタイマの異常検出に対
する信頼度が向上する。
ォッチドッグタイマの異常検出動作に対する信頼性を向
上する。 【構成】切り換え回路１０８を設け、カウンタ１０４に
対するカウントクロックφw として、マイクロコンピュ
ータ内のシステムクロックφI に影響されない外部クロ
ックφo を入力することのできる手段を有する。 【効果】マイクロコンピュータ内のシステムクロックφ
I に起因してマイクロコンピュータが異常に動作した場
合にも、ウォッチドッグタイマは正常動作を継続するこ
とが可能になり、ウォッチドッグタイマの異常検出に対
する信頼度が向上する。
Description
【０００１】
【産業上の利用分野】本発明はウォッチドッグ・タイマ
に関し、特にマイクロコンピュータのウォッチドッグ・
タイマのカウンタ動作クロック回路に関する。
に関し、特にマイクロコンピュータのウォッチドッグ・
タイマのカウンタ動作クロック回路に関する。
【０００２】
【従来の技術】マイクロコンピュータにおいて、プログ
ラムの暴走やシステムの異常等を検出する手段として、
ウォッチドッグ・タイマが用いられる。
ラムの暴走やシステムの異常等を検出する手段として、
ウォッチドッグ・タイマが用いられる。
【０００３】このウォッチドッグ・タイマは、プログラ
ムの暴走やデッドロック等を検出するための機能で、プ
ログラムの各モジュールごとにウォッチドッグ・タイマ
をクリアする命令を入れてプログラムを設計し、ウォッ
チドック・タイマ割込みが発生することでプログラムま
たはシステムが異常動作していることを検出するもので
ある。
ムの暴走やデッドロック等を検出するための機能で、プ
ログラムの各モジュールごとにウォッチドッグ・タイマ
をクリアする命令を入れてプログラムを設計し、ウォッ
チドック・タイマ割込みが発生することでプログラムま
たはシステムが異常動作していることを検出するもので
ある。
【０００４】従来のこの種のウォッチドッグ・タイマを
含むマイクロコンピュータは、図５に示すような構成と
なっており、ウォッチドッグ・タイマ５０１、発振回路
（以下ＯＳＣと記す）１０２、中央処理装置（以下ＣＰ
Ｕと記す）１０３、内部発振制御端子Ｘ１，Ｘ２、外部
出力端子ＷＤＴＯで構成される。ウォッチドッグ・タイ
マ５０１は、タイマーカウンタ１０４、ＡＮＤ論理ゲー
ト１０５、ＯＲ論理ゲート１０６、モードレジスタ１０
７で構成される。
含むマイクロコンピュータは、図５に示すような構成と
なっており、ウォッチドッグ・タイマ５０１、発振回路
（以下ＯＳＣと記す）１０２、中央処理装置（以下ＣＰ
Ｕと記す）１０３、内部発振制御端子Ｘ１，Ｘ２、外部
出力端子ＷＤＴＯで構成される。ウォッチドッグ・タイ
マ５０１は、タイマーカウンタ１０４、ＡＮＤ論理ゲー
ト１０５、ＯＲ論理ゲート１０６、モードレジスタ１０
７で構成される。
【０００５】ＯＳＣ１０２は、図２に示すように、イン
バータ３０，３１と抵抗３２とを有する構成となってお
り、内部発振制御端子Ｘ１，Ｘ２に水晶発振器２０１を
接続することで、端子Ｘ１，Ｘ２より入力される信号に
従って、内部システムクロックφI を作成している。Ｃ
ＰＵ１０３は、ＯＳＣ１０２より出力される内部システ
ムクロックφI により動作し、ウォッチドッグ・タイマ
５０１に対し、タイマカウンタ１０４のクリア信号ＣＬ
Ｒと、ウォッチドッグ・タイマ５０１の動作を許可する
動作セット信号ＲＵＮを出力する。
バータ３０，３１と抵抗３２とを有する構成となってお
り、内部発振制御端子Ｘ１，Ｘ２に水晶発振器２０１を
接続することで、端子Ｘ１，Ｘ２より入力される信号に
従って、内部システムクロックφI を作成している。Ｃ
ＰＵ１０３は、ＯＳＣ１０２より出力される内部システ
ムクロックφI により動作し、ウォッチドッグ・タイマ
５０１に対し、タイマカウンタ１０４のクリア信号ＣＬ
Ｒと、ウォッチドッグ・タイマ５０１の動作を許可する
動作セット信号ＲＵＮを出力する。
【０００６】次に、ウォッチドック・タイマ５０１の内
部の動作について説明する。タイマーカウンタ１０４は
マイクロコンピュータの内部システムクロック信号φI
によりカウントアップされ、ＣＰＵ１０３より出力され
るクリア信号ＣＬＲまたはウォッチドッグ・タイマ５０
１の動作を許可する動作セット信号ＲＵＮによりクリア
されるが、カウントアップしオーバーフローするまでク
リア信号ＣＬＲまたは動作セット信号ＲＵＮによるクリ
ア操作が行なわれなかった時に、オーバーフロー信号Ｏ
ＶＦを出力する。
部の動作について説明する。タイマーカウンタ１０４は
マイクロコンピュータの内部システムクロック信号φI
によりカウントアップされ、ＣＰＵ１０３より出力され
るクリア信号ＣＬＲまたはウォッチドッグ・タイマ５０
１の動作を許可する動作セット信号ＲＵＮによりクリア
されるが、カウントアップしオーバーフローするまでク
リア信号ＣＬＲまたは動作セット信号ＲＵＮによるクリ
ア操作が行なわれなかった時に、オーバーフロー信号Ｏ
ＶＦを出力する。
【０００７】モードレジスタ１０７はフリップフロップ
回路で構成され、マイクロコンピュータ内のシステムリ
セット信号ＲＥＳＥＴによりリセットされ、ＣＰＵ１０
３より出力される動作セット信号ＲＵＮによりセットさ
れる。モードレジスタ１０７がセットされるとモードレ
ジスタ１０７のデータ出力によりタイマーカウンタ１０
４のオーバーフロー信号ＯＶＦを外部出力端子ＷＤＴＯ
に出力することで、プログラムまたはシステムの異常を
外部に出力する構成になっている。
回路で構成され、マイクロコンピュータ内のシステムリ
セット信号ＲＥＳＥＴによりリセットされ、ＣＰＵ１０
３より出力される動作セット信号ＲＵＮによりセットさ
れる。モードレジスタ１０７がセットされるとモードレ
ジスタ１０７のデータ出力によりタイマーカウンタ１０
４のオーバーフロー信号ＯＶＦを外部出力端子ＷＤＴＯ
に出力することで、プログラムまたはシステムの異常を
外部に出力する構成になっている。
【０００８】
【発明が解決しようとする課題】前述した従来のウォッ
チドッグ・タイマ５０１は、プログラムの暴走やデッド
ロックを検出するが、プログラムの暴走やデッドロック
は内部システムクロックの異常により引起こされること
がある。このように、プログラムの異常動作が内部シス
テムクロックにより引起こされた場合には、ウォッチド
ッグ・タイマ５０１の動作にも異常が起こることが考え
られ、マイクロコンピュータの動作異常の検出が正確に
行なわれないという問題点があった。
チドッグ・タイマ５０１は、プログラムの暴走やデッド
ロックを検出するが、プログラムの暴走やデッドロック
は内部システムクロックの異常により引起こされること
がある。このように、プログラムの異常動作が内部シス
テムクロックにより引起こされた場合には、ウォッチド
ッグ・タイマ５０１の動作にも異常が起こることが考え
られ、マイクロコンピュータの動作異常の検出が正確に
行なわれないという問題点があった。
【０００９】本発明の目的は、従来の問題点を解決し、
動作に対する高信頼性を確保するようにしたウォッチド
ッグ・タイマを提供することにある。
動作に対する高信頼性を確保するようにしたウォッチド
ッグ・タイマを提供することにある。
【００１０】
【課題を解決するための手段】本発明の構成は、発振器
の発振出力を動作クロックとするマイクロコンピュータ
のウォッチドッグ・タイマにおいて、周期信号を計数し
入力信号によりクリアされるカウンタと、セット・リセ
ット可能なフリップフロップ回路を内蔵し、前記フリッ
プフロップ回路の出力信号と前記カウンタのオーバーフ
ロー信号とを入力とする論理回路を備え、前記カウンタ
は前記発振器の発振出力より作成したタイミング信号と
は異なる外部よりの周期入力信号により動作する手段を
具備することを特徴とする。
の発振出力を動作クロックとするマイクロコンピュータ
のウォッチドッグ・タイマにおいて、周期信号を計数し
入力信号によりクリアされるカウンタと、セット・リセ
ット可能なフリップフロップ回路を内蔵し、前記フリッ
プフロップ回路の出力信号と前記カウンタのオーバーフ
ロー信号とを入力とする論理回路を備え、前記カウンタ
は前記発振器の発振出力より作成したタイミング信号と
は異なる外部よりの周期入力信号により動作する手段を
具備することを特徴とする。
【００１１】
【実施例】図１は本発明の第１の実施例のウォッチドッ
グ・タイマを示すブロック図である。
グ・タイマを示すブロック図である。
【００１２】図１において、本実施例のマイクロコンピ
ュータは、ウォッチドッグ・タイマ１０１、ＯＳＣ１０
２、ＣＰＵ１０３、内部発振制御端子Ｘ１，Ｘ２、外部
クロック入力端子ＣＫＩＮ、外部出力端子ＷＤＴＯを含
み、構成される。
ュータは、ウォッチドッグ・タイマ１０１、ＯＳＣ１０
２、ＣＰＵ１０３、内部発振制御端子Ｘ１，Ｘ２、外部
クロック入力端子ＣＫＩＮ、外部出力端子ＷＤＴＯを含
み、構成される。
【００１３】ここで、ウォッチドッグ・タイマ１０１
は、タイマーカウンタ１０４、ＡＮＤ論理ゲート１０
５、ＯＲ論理ゲート１０６、モードレジスタ１０７、動
作クロック切換え回路１０８を有する。
は、タイマーカウンタ１０４、ＡＮＤ論理ゲート１０
５、ＯＲ論理ゲート１０６、モードレジスタ１０７、動
作クロック切換え回路１０８を有する。
【００１４】ＯＳＣ１０２は、図２に示すような構成と
なっており、内部発振制御端子Ｘ１，Ｘ２に水晶発振器
２０１を接続することで端子Ｘ１，Ｘ２より入力される
信号に従って、内部システムクロックφI を作成してい
る。ＣＰＵ１０３は、ＯＳＣ１０２より出力される内部
システムクロックφI により動作し、ウォッチドッグ・
タイマ１０１に対し、タイマーカウンタ１０４のクリア
信号ＣＬＲと、ウォッチドッグ・タイマ１０１の動作を
許可する動作セット信号ＲＵＮと、クロック切換え信号
１１０を出力する。
なっており、内部発振制御端子Ｘ１，Ｘ２に水晶発振器
２０１を接続することで端子Ｘ１，Ｘ２より入力される
信号に従って、内部システムクロックφI を作成してい
る。ＣＰＵ１０３は、ＯＳＣ１０２より出力される内部
システムクロックφI により動作し、ウォッチドッグ・
タイマ１０１に対し、タイマーカウンタ１０４のクリア
信号ＣＬＲと、ウォッチドッグ・タイマ１０１の動作を
許可する動作セット信号ＲＵＮと、クロック切換え信号
１１０を出力する。
【００１５】次に、ウォッチドッグ・タイマ１０１の内
部の動作について説明する。タイマーカウンタ１０４は
ウォッチドッグ・タイマ内部クロック信号φw によりカ
ウントアップされ、ＣＰＵ１０３より出力されるクリア
信号ＣＬＲまたはウォッチドッグ・タイマ１０１の動作
を許可する動作セット信号ＲＵＮによりクリアされる
が、カウントアップしオーバーフローするまでクリア信
号ＣＬＲまたは動作セット信号ＲＵＮによるクリア操作
が行なわれなかった時に、オーバーフロー信号ＯＶＦを
出力する。
部の動作について説明する。タイマーカウンタ１０４は
ウォッチドッグ・タイマ内部クロック信号φw によりカ
ウントアップされ、ＣＰＵ１０３より出力されるクリア
信号ＣＬＲまたはウォッチドッグ・タイマ１０１の動作
を許可する動作セット信号ＲＵＮによりクリアされる
が、カウントアップしオーバーフローするまでクリア信
号ＣＬＲまたは動作セット信号ＲＵＮによるクリア操作
が行なわれなかった時に、オーバーフロー信号ＯＶＦを
出力する。
【００１６】モードレジスタ１０７は、フリップフロッ
プ回路で構成され、マイクロコンピュータ内のシステム
リセット信号ＲＥＳＥＴによりリセットされ、ＣＰＵ１
０３より出力される動作セット信号ＲＵＮによりセット
される。モードレジスタ１０７がセットされると、モー
ドレジスタ１０７のデータ出力により、タイマーカウン
タ１０４のオーバーフロー信号ＯＶＦを外部出力端子Ｗ
ＤＴＯに出力することで、プログラムまたはシステムの
異常を外部に出力する構成になっている。
プ回路で構成され、マイクロコンピュータ内のシステム
リセット信号ＲＥＳＥＴによりリセットされ、ＣＰＵ１
０３より出力される動作セット信号ＲＵＮによりセット
される。モードレジスタ１０７がセットされると、モー
ドレジスタ１０７のデータ出力により、タイマーカウン
タ１０４のオーバーフロー信号ＯＶＦを外部出力端子Ｗ
ＤＴＯに出力することで、プログラムまたはシステムの
異常を外部に出力する構成になっている。
【００１７】本ウォッチドッグ・タイマ１０１は、ウォ
ッチドッグ・タイマ内部クロック信号φw のタイミング
に従い動作しており、ウォッチドッグ・タイマ内部クロ
ック信号φw は動作クロック切換え回路１０８により出
力される。動作クロック切換え回路１０８は、外部クロ
ック入力端子ＣＫＩＮより入力された外部クロックφo
とマイクロコンピュータ内の内部システムクロックφI
とが入力され、ウォッチドッグ・タイマ内部クロック信
号φw を出力する図３に示すようなスイッチ回路となっ
ている。
ッチドッグ・タイマ内部クロック信号φw のタイミング
に従い動作しており、ウォッチドッグ・タイマ内部クロ
ック信号φw は動作クロック切換え回路１０８により出
力される。動作クロック切換え回路１０８は、外部クロ
ック入力端子ＣＫＩＮより入力された外部クロックφo
とマイクロコンピュータ内の内部システムクロックφI
とが入力され、ウォッチドッグ・タイマ内部クロック信
号φw を出力する図３に示すようなスイッチ回路となっ
ている。
【００１８】本スイッチ回路は、ＣＰＵ１０３より出力
されたクロック切換え信号１１０によりウォッチドッグ
・タイマ内部クロック信号φw を、外部クロック入力端
子ＣＫＩＮより入力された外部クロックφo にするか、
マイクロコンピュータ内の内部システムクロックφI に
するか選択することができる構成となっている。
されたクロック切換え信号１１０によりウォッチドッグ
・タイマ内部クロック信号φw を、外部クロック入力端
子ＣＫＩＮより入力された外部クロックφo にするか、
マイクロコンピュータ内の内部システムクロックφI に
するか選択することができる構成となっている。
【００１９】図４は本発明の第２の実施例を示すブロッ
ク図である。
ク図である。
【００２０】図４において、本マイクロコンピュータ
は、ウォッチドッグ・タイマ４０１、ＯＳＣ１０２、Ｃ
ＰＵ１０３、内部発振制御端子Ｘ１，Ｘ２、外部出力端
子ＷＤＴＯを含み、構成される。
は、ウォッチドッグ・タイマ４０１、ＯＳＣ１０２、Ｃ
ＰＵ１０３、内部発振制御端子Ｘ１，Ｘ２、外部出力端
子ＷＤＴＯを含み、構成される。
【００２１】ウォッチドッグ・タイマ１０１は、タイマ
ーカウンタ１０４、ＡＮＤ論理ゲート１０５、ＯＲ論理
ゲート１０６、モードレジスタ１０７、動作クロック切
換え回路１０８を有する。以降、前述した第１の実施例
で示したのと同等な部分の説明は省略する。
ーカウンタ１０４、ＡＮＤ論理ゲート１０５、ＯＲ論理
ゲート１０６、モードレジスタ１０７、動作クロック切
換え回路１０８を有する。以降、前述した第１の実施例
で示したのと同等な部分の説明は省略する。
【００２２】本実施例のウォッチドッグ・タイマ４０１
は、マイクロコンピュータ内の内部システムクロックφ
I をウォッチドッグ・タイマ内部クロックφw とする
か、内部発信制御端子Ｘ１の入力信号をウォッチドッグ
・タイマ内部クロック信号φw としてウォッチドッグ・
タイマを動作させるかを選択する構成になっている。
は、マイクロコンピュータ内の内部システムクロックφ
I をウォッチドッグ・タイマ内部クロックφw とする
か、内部発信制御端子Ｘ１の入力信号をウォッチドッグ
・タイマ内部クロック信号φw としてウォッチドッグ・
タイマを動作させるかを選択する構成になっている。
【００２３】
【発明の効果】以上説明した様に、本発明のウォッチド
ッグ・タイマの構成は、マイクロコンピュータ内部のシ
ステムクロックとは別の、より信頼性の高い動作クロッ
クによりマイクロコンピュータ内部の他の部分とは全く
別個に動作する手段を有することにより、ウォッチドッ
グ・タイマがマイクロコンピュータ内のウォッチドッグ
・タイマ以外の部分の動作には全く影響されずに動作す
ることが可能になり、マイクロコンピュータの暴走やシ
ステムの異常等の検出に対する信頼性が向上し、従来以
上の高信頼性を有することができるという効果を有す
る。
ッグ・タイマの構成は、マイクロコンピュータ内部のシ
ステムクロックとは別の、より信頼性の高い動作クロッ
クによりマイクロコンピュータ内部の他の部分とは全く
別個に動作する手段を有することにより、ウォッチドッ
グ・タイマがマイクロコンピュータ内のウォッチドッグ
・タイマ以外の部分の動作には全く影響されずに動作す
ることが可能になり、マイクロコンピュータの暴走やシ
ステムの異常等の検出に対する信頼性が向上し、従来以
上の高信頼性を有することができるという効果を有す
る。
【図１】本発明の第１の実施例のウォッチドッグ・タイ
マを示すブロック図である。
マを示すブロック図である。
【図２】図１の発振回路を示す回路図である。
【図３】図１の切換え回路を示す回路図である。
【図４】本発明の第２の実施例のウォッチドッグ・タイ
マを示すブロック図である。
マを示すブロック図である。
【図５】従来のマイクロコンピュータを示すブロック図
である。
である。
１０１ ウォッチドッグ・タイマ １０２ 発振回路 １０３ ＣＰＵ １０４ タイマーカウンタ １０５ ＡＮＤ論理ゲート １０６ ＯＲ論理ゲート １０７ 動作モードレジスタ １０８ 切換え回路 φI ，φo ，φw クロック信号 ＣＬＲ ウォッチドッグ・タイマクリア信号 ＲＵＮ ウォッチドッグ・タイマ動作セット信号 ＲＥＳＥＴ システムリセット信号 ＷＤＴＯ 外部出力端子 Ｘ１，Ｘ２ 内部発振制御端子 ＣＫＩＮ 外部クロック入力端子
Claims (1)
- 【請求項１】 発振器の発振出力を動作クロックとする
マイクロコンピュータのウォッチドッグ・タイマにおい
て、周期信号を計数し入力信号によりクリアされるカウ
ンタと、セット・リセット可能なフリップフロップ回路
とを内蔵し、前記フリップフロップ回路の出力信号と前
記カウンタのオーバーフロー信号とを入力とする論理回
路を備え、前記カウンタは前記発振器の発振出力より作
成したタイミング信号とは異なる外部よりの周期入力信
号により動作する手段を具備することを特徴とするウォ
ッチドッグ・タイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235779A JP2734243B2 (ja) | 1991-09-17 | 1991-09-17 | ウォッチドッグ・タイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235779A JP2734243B2 (ja) | 1991-09-17 | 1991-09-17 | ウォッチドッグ・タイマ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0573360A true JPH0573360A (ja) | 1993-03-26 |
| JP2734243B2 JP2734243B2 (ja) | 1998-03-30 |
Family
ID=16991119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235779A Expired - Lifetime JP2734243B2 (ja) | 1991-09-17 | 1991-09-17 | ウォッチドッグ・タイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734243B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011070655A (ja) * | 2009-08-24 | 2011-04-07 | Toshiba Corp | 情報処理装置、メモリダンプシステムおよびメモリダンプ方法 |
| CN111309508A (zh) * | 2020-02-18 | 2020-06-19 | 西安微电子技术研究所 | 一种嵌入式星载计算机看门狗电路及其工作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5014423U (ja) * | 1973-06-04 | 1975-02-15 | ||
| JPS6027038A (ja) * | 1983-07-22 | 1985-02-12 | Fujitsu Ltd | プログラム暴走検出方式 |
| JPS6277658A (ja) * | 1985-09-30 | 1987-04-09 | Nec Corp | 中央処理装置暴走防止回路 |
-
1991
- 1991-09-17 JP JP3235779A patent/JP2734243B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5014423U (ja) * | 1973-06-04 | 1975-02-15 | ||
| JPS6027038A (ja) * | 1983-07-22 | 1985-02-12 | Fujitsu Ltd | プログラム暴走検出方式 |
| JPS6277658A (ja) * | 1985-09-30 | 1987-04-09 | Nec Corp | 中央処理装置暴走防止回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011070655A (ja) * | 2009-08-24 | 2011-04-07 | Toshiba Corp | 情報処理装置、メモリダンプシステムおよびメモリダンプ方法 |
| CN111309508A (zh) * | 2020-02-18 | 2020-06-19 | 西安微电子技术研究所 | 一种嵌入式星载计算机看门狗电路及其工作方法 |
| CN111309508B (zh) * | 2020-02-18 | 2023-06-13 | 西安微电子技术研究所 | 一种嵌入式星载计算机看门狗电路及其工作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2734243B2 (ja) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4956807A (en) | Watchdog timer | |
| US5440603A (en) | Watch-dog timer circuit and a microcomputer equipped therewith | |
| US7149915B2 (en) | Microcomputer using a shared counter | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JPH0573360A (ja) | ウオツチドツグ・タイマ | |
| JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
| JP3080785B2 (ja) | システムクロック選択回路 | |
| JP2830522B2 (ja) | ウォッチドッグ・タイマ | |
| JPH07235831A (ja) | 周波数異常検出回路 | |
| KR20000010094U (ko) | 씨피유 리셋장치 | |
| JPH0719187B2 (ja) | 論理回路 | |
| JPH0371234A (ja) | 状態変化検出装置 | |
| JP2516711B2 (ja) | ウォッチドッグタイマ装置 | |
| JPH08335179A (ja) | ワンチップマイクロコンピュータ | |
| JP2000035903A (ja) | マイクロコンピュータの暴走監視装置 | |
| KR960003096B1 (ko) | 에러 발생 검출회로 | |
| JPH06175888A (ja) | 異常アクセス検出回路 | |
| JPH01199242A (ja) | マイクロコンピュータ系の異常検出装置 | |
| JPH0292014A (ja) | 信号出力回路 | |
| JPH09212201A (ja) | 生産設備用制御回路 | |
| JPH0934751A (ja) | マイクロコンピュータのウォッチドッグタイマ回路 | |
| JPH09237205A (ja) | プログラム暴走検出装置 | |
| JPH01230135A (ja) | 暴走防止回路 | |
| JPH06124135A (ja) | Ｃｐｕクロック選択供給回路の誤動作保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971125 |