JPH01292865A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01292865A JPH01292865A JP12189688A JP12189688A JPH01292865A JP H01292865 A JPH01292865 A JP H01292865A JP 12189688 A JP12189688 A JP 12189688A JP 12189688 A JP12189688 A JP 12189688A JP H01292865 A JPH01292865 A JP H01292865A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- polycrystalline silicon
- gate
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000007787 solid Substances 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 239000011229 interlayer Substances 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 58
- 239000010410 layer Substances 0.000 description 20
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法、特に、薄いゲート酸化膜を有す
る半導体装置において、多結晶シリコン電極中の不純物
濃度を制御する半導体装置の製造方法に関し、 多結晶シリコン中の不純物濃度を制御することにより、
薄いゲート酸化膜やトンネル酸化膜の寿命を向上できる
半導体装置の製造方法を提供することを目的とし、 ゲート酸化膜上に多結晶シリコンゲート膜を形成する半
導体装置の製造方法において前記多結晶シリコンゲート
膜中の不純物濃度を３ Ｘ １０”ｃｍ−”より低く制
御することを特徴とする半導体装置の製造方法を含み構
成する。
る半導体装置において、多結晶シリコン電極中の不純物
濃度を制御する半導体装置の製造方法に関し、 多結晶シリコン中の不純物濃度を制御することにより、
薄いゲート酸化膜やトンネル酸化膜の寿命を向上できる
半導体装置の製造方法を提供することを目的とし、 ゲート酸化膜上に多結晶シリコンゲート膜を形成する半
導体装置の製造方法において前記多結晶シリコンゲート
膜中の不純物濃度を３ Ｘ １０”ｃｍ−”より低く制
御することを特徴とする半導体装置の製造方法を含み構
成する。
本発明は、半導体装置の製造方法、特に、薄いゲート酸
化膜を有する半導体装置において、多結晶シリコン電極
中の不純物濃度を制御する半導体装置の製造方法に関す
る。
化膜を有する半導体装置において、多結晶シリコン電極
中の不純物濃度を制御する半導体装置の製造方法に関す
る。
近年の半導体装置の高集積化・高速化とともに、ゲート
酸化膜の膜厚が薄（なってきており、例えば、ＭＯＳ
）ランジスタのゲート酸化膜、ＥＥＦＲＯＭ （Ｅｌ
ｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒ
ａｍ＋＊ａｂｌｅ ＲＯＭ）のトンネル酸化膜などの薄
膜化が要求されている。ところが、これら酸化膜に印加
される電圧は、高速化などの理由で減少できず、従来通
りである。従って、こららの酸化膜に加わる電界強度は
非常に大きくなってきており、酸化膜の信頼性の向上が
求められ、寿命を向上する必要がある。
酸化膜の膜厚が薄（なってきており、例えば、ＭＯＳ
）ランジスタのゲート酸化膜、ＥＥＦＲＯＭ （Ｅｌ
ｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒ
ａｍ＋＊ａｂｌｅ ＲＯＭ）のトンネル酸化膜などの薄
膜化が要求されている。ところが、これら酸化膜に印加
される電圧は、高速化などの理由で減少できず、従来通
りである。従って、こららの酸化膜に加わる電界強度は
非常に大きくなってきており、酸化膜の信頼性の向上が
求められ、寿命を向上する必要がある。
〔発明が解決しようとする課題］
従来の薄いゲート酸化膜やトンネル酸化膜上には、通常
、高濃度にリンなどの不純物をドープした多結晶シリコ
ンゲートが用いられる。この多結晶シリコンゲート中の
不純物拡散は、量産性や再現性の観点から、気相拡散法
により多結晶シリコン中の固溶度（固溶度限界）を利用
していた。固溶度を利用した場合、多結晶シリコン中の
リン濃度は約６ Ｘ １０”ｃｍ−”である。このリン
濃度において、従来の厚いゲート酸化膜では印加される
電界強度が低かったため、ゲート酸化膜の寿命に関して
問題はなかったが、薄いゲート酸化膜においては、電界
強度が非常に大きくなり、不純物濃度が高いため寿命が
短くなり、絶縁耐圧も低くなる問題があった。
、高濃度にリンなどの不純物をドープした多結晶シリコ
ンゲートが用いられる。この多結晶シリコンゲート中の
不純物拡散は、量産性や再現性の観点から、気相拡散法
により多結晶シリコン中の固溶度（固溶度限界）を利用
していた。固溶度を利用した場合、多結晶シリコン中の
リン濃度は約６ Ｘ １０”ｃｍ−”である。このリン
濃度において、従来の厚いゲート酸化膜では印加される
電界強度が低かったため、ゲート酸化膜の寿命に関して
問題はなかったが、薄いゲート酸化膜においては、電界
強度が非常に大きくなり、不純物濃度が高いため寿命が
短くなり、絶縁耐圧も低くなる問題があった。
そこで本発明は、多結晶シリコンゲート中の不純物濃度
を制御することにより、薄い酸化膜の寿命を向上できる
半導体装置の製造方法を提供することを目的とする。
を制御することにより、薄い酸化膜の寿命を向上できる
半導体装置の製造方法を提供することを目的とする。
上記課題は、ゲート酸化膜上に多結晶シリコンゲート膜
を形成する半導体装置の製造方法において、前記多結晶
シリコンゲート膜中の不純物濃度を３ ＸＩＯ”ｃｍ−
３より低く制御することを特徴とする半導体装置の製造
方法によって達成される。
を形成する半導体装置の製造方法において、前記多結晶
シリコンゲート膜中の不純物濃度を３ ＸＩＯ”ｃｍ−
３より低く制御することを特徴とする半導体装置の製造
方法によって達成される。
〔作用］
定電流を流したときの創いゲート酸化膜の通過電荷量で
の寿命と多結晶シリコンゲート電極中での気相拡散によ
る不純物濃度の関係は、不純物濃度の増加にともない通
過電荷量は少なくなり、寿命が短くなる。従って、多結
晶シリコンゲート電極中の不純物濃度を固溶度限界より
低く制御することにより、寿命を延ばすことができる。
の寿命と多結晶シリコンゲート電極中での気相拡散によ
る不純物濃度の関係は、不純物濃度の増加にともない通
過電荷量は少なくなり、寿命が短くなる。従って、多結
晶シリコンゲート電極中の不純物濃度を固溶度限界より
低く制御することにより、寿命を延ばすことができる。
多結晶シリコンゲート中の不純物をリンとし、ｐ形シリ
コン基板を用いてゲート電極を負バイアスにし、定電流
注入の電流密度がＯ，ＩＡ／ＣＩＩ＋”における、リン
濃度（ｃｍ−’）と酸化膜が破壊に到るまでの通過電荷
Ｉｔ（Ｃ／ｃｍ２： クーロン／ｃｍ２））は、以下の
通りである。
コン基板を用いてゲート電極を負バイアスにし、定電流
注入の電流密度がＯ，ＩＡ／ＣＩＩ＋”における、リン
濃度（ｃｍ−’）と酸化膜が破壊に到るまでの通過電荷
Ｉｔ（Ｃ／ｃｍ２： クーロン／ｃｍ２））は、以下の
通りである。
（リン濃度） （通過電荷量）
Ｉ ＸＩＯ２０ｃｍ−’ ８．５ Ｃ／ｃｍ”（
３ＸＩＯ”ｃｍ−３８，２Ｃ／ｃｍ２）４ ＸＩＯ”ｃ
ｍ−’ ５．ＯＣ／ｃｍ２６ ＸＩＯ２０ｃｍ−
’ ３．５ Ｃ／ｃｍ２８ ＸＩＯ２０ｃｍ−３
２，０Ｃ／ｃｍ”すなわち、リン濃度の増加にともない
通過電荷量が少なくなり、寿命が短くなる。従って、ゲ
ート電極中のリン濃度を、イオン注入などにより不純物
濃度が３ Ｘ １０”ｃｍ−’以下になるよう制御する
ことにより、従来の不純物濃度が固溶度限界である６
ＸＩＯ”ｃｍ−３よりも酸化膜の寿命は２倍以上に延び
ることになる。
３ＸＩＯ”ｃｍ−３８，２Ｃ／ｃｍ２）４ ＸＩＯ”ｃ
ｍ−’ ５．ＯＣ／ｃｍ２６ ＸＩＯ２０ｃｍ−
’ ３．５ Ｃ／ｃｍ２８ ＸＩＯ２０ｃｍ−３
２，０Ｃ／ｃｍ”すなわち、リン濃度の増加にともない
通過電荷量が少なくなり、寿命が短くなる。従って、ゲ
ート電極中のリン濃度を、イオン注入などにより不純物
濃度が３ Ｘ １０”ｃｍ−’以下になるよう制御する
ことにより、従来の不純物濃度が固溶度限界である６
ＸＩＯ”ｃｍ−３よりも酸化膜の寿命は２倍以上に延び
ることになる。
以下、本発明を一実施例により具体的に説明する。
第１図は本発明実施例のフローティングゲート形ＥＥＦ
ＲＯＭの断面図である。この実施例は、フローティング
ゲート形ＥＥＦＲＯＭの薄いトンネル酸化膜上のフロー
ティングゲート電極中の不純物濃度の制御について示し
ている。同図において、ｐ形シリコン基板１１は、選択
酸化法（ＬＯＣＯ３法）によりフィールド酸化膜１２、
素子領域に４００人程鹿の膜厚のゲート酸化膜１３を形
成する。ソース・ドレインを形成する高濃度ｎ゛層１４
をマスク法によりイオン注入で形成し、この高濃度ｎ゛
層１４上のゲート酸化膜１３の一部をマスク法によりフ
ッ酸（＋（Ｆ）で除去する。そして、９００″Ｃ程度の
温度で、酸素ガスを窒素ガスで希釈し酸素分圧を下げた
状態の分圧酸化により、１００人程鹿の薄いトンネル酸
化膜１５を形成する。次に、フローティングゲートとし
て、第１多結晶シリコン膜１６を気相成長法により約２
０００人程度堆積させ、この多結晶シリコン膜１６中ヘ
の不純物拡散を気相成長法、固相拡散法又はイオン注入
法により、濃度が３ＸＩＯ”ｃｍ−３以下になるよう制
御して不純物を拡散させる。次に、第１多結晶シリコン
膜１６をパターニング後、層間絶縁膜１７を形成し、コ
ントロールゲートとして第２多結晶シリコン膜１８を形
成する。
ＲＯＭの断面図である。この実施例は、フローティング
ゲート形ＥＥＦＲＯＭの薄いトンネル酸化膜上のフロー
ティングゲート電極中の不純物濃度の制御について示し
ている。同図において、ｐ形シリコン基板１１は、選択
酸化法（ＬＯＣＯ３法）によりフィールド酸化膜１２、
素子領域に４００人程鹿の膜厚のゲート酸化膜１３を形
成する。ソース・ドレインを形成する高濃度ｎ゛層１４
をマスク法によりイオン注入で形成し、この高濃度ｎ゛
層１４上のゲート酸化膜１３の一部をマスク法によりフ
ッ酸（＋（Ｆ）で除去する。そして、９００″Ｃ程度の
温度で、酸素ガスを窒素ガスで希釈し酸素分圧を下げた
状態の分圧酸化により、１００人程鹿の薄いトンネル酸
化膜１５を形成する。次に、フローティングゲートとし
て、第１多結晶シリコン膜１６を気相成長法により約２
０００人程度堆積させ、この多結晶シリコン膜１６中ヘ
の不純物拡散を気相成長法、固相拡散法又はイオン注入
法により、濃度が３ＸＩＯ”ｃｍ−３以下になるよう制
御して不純物を拡散させる。次に、第１多結晶シリコン
膜１６をパターニング後、層間絶縁膜１７を形成し、コ
ントロールゲートとして第２多結晶シリコン膜１８を形
成する。
このように形成されたトンネル酸化膜１５では、フロー
ティングゲートの第１多結晶シリコン膜１６中の不純物
濃度を３ ＸＩＯ”ｃｍ−”以下に制御しているため、
通過電荷量が８．２Ｃ／ｃｍ”となり、従来よりも絶縁
耐圧が高くなり酸化膜の寿命が２倍以上延びた。
ティングゲートの第１多結晶シリコン膜１６中の不純物
濃度を３ ＸＩＯ”ｃｍ−”以下に制御しているため、
通過電荷量が８．２Ｃ／ｃｍ”となり、従来よりも絶縁
耐圧が高くなり酸化膜の寿命が２倍以上延びた。
第２図は本発明実施例のポリサイド構造のトランジスタ
の断面図である。この実施例は、ポリサイド構造のトラ
ンジスタのゲート酸化膜上の多結晶シリコン層の不純物
濃度の制御について示している。同図において、ｐ形シ
リコン基板２１は、選択酸化法（ＬＯＣＯ３法）により
フィールド酸化膜２２、素子領域に２００Å以下の薄い
膜厚のゲート酸化膜２３、低濃度ｎ−層２４、高濃度ｎ
″層２５が形成されている。そして、ゲート酸化膜２３
上には多結晶シリコン層２６が形成され、またこの多結
晶シリコン層２６上にはモリブデン、タングステンなど
の高融点金属とシリコンとの化合物であるシリサイド層
２７が形成され、ポリサイド構造に形成されている。
の断面図である。この実施例は、ポリサイド構造のトラ
ンジスタのゲート酸化膜上の多結晶シリコン層の不純物
濃度の制御について示している。同図において、ｐ形シ
リコン基板２１は、選択酸化法（ＬＯＣＯ３法）により
フィールド酸化膜２２、素子領域に２００Å以下の薄い
膜厚のゲート酸化膜２３、低濃度ｎ−層２４、高濃度ｎ
″層２５が形成されている。そして、ゲート酸化膜２３
上には多結晶シリコン層２６が形成され、またこの多結
晶シリコン層２６上にはモリブデン、タングステンなど
の高融点金属とシリコンとの化合物であるシリサイド層
２７が形成され、ポリサイド構造に形成されている。
多結晶シリコン層２６中の不純物の拡散は多結晶シリコ
ン層２６を形成した後、またはシリサイド層２７を形成
した後のいずれでもよいが、不純物濃度が３ ＸＩＯ”
ｃｍ−３以下になるよう制御する。そして、層間絶縁膜
２８が堆積される。
ン層２６を形成した後、またはシリサイド層２７を形成
した後のいずれでもよいが、不純物濃度が３ ＸＩＯ”
ｃｍ−３以下になるよう制御する。そして、層間絶縁膜
２８が堆積される。
このように形成されたゲート酸化膜２３では、上記実施
例と同様に多結晶シリコン層２６中の不純物濃度を３×
１０２０ｃｍ−３以下に制御しているため、通過電荷量
が８．２Ｃ／ｃｍ２となり、従来よりも酸化膜の寿命が
２倍以上延びた。
例と同様に多結晶シリコン層２６中の不純物濃度を３×
１０２０ｃｍ−３以下に制御しているため、通過電荷量
が８．２Ｃ／ｃｍ２となり、従来よりも酸化膜の寿命が
２倍以上延びた。
なお、本発明においては、薄い膜厚のゲート酸化層とし
て、例えば、２００Å以下の酸化膜上に多結晶シリコン
ゲート膜を形成する半導体装置の製造方法に適用される
。
て、例えば、２００Å以下の酸化膜上に多結晶シリコン
ゲート膜を形成する半導体装置の製造方法に適用される
。
また、多結晶シリコンゲート層中の不純物濃度は、固溶
度限界より低く制御すればよく、例えば、３ ＸＩＯ”
ｃｍ−’以下にすることが望ましく、２倍以上に寿命を
延ばすことができる。さらに、不純物拡散の方法は、固
相拡散法、気相成長法、イオン注入法などのいずれでも
よい。
度限界より低く制御すればよく、例えば、３ ＸＩＯ”
ｃｍ−’以下にすることが望ましく、２倍以上に寿命を
延ばすことができる。さらに、不純物拡散の方法は、固
相拡散法、気相成長法、イオン注入法などのいずれでも
よい。
以上説明した様に本発明によれば、ゲート酸化膜上の多
結晶シリコンゲート膜中の不純物濃度を固溶度限界より
低く制御することにより、ゲート酸化膜の寿命を２倍以
上延ばすことができ、薄いゲート酸化膜の信頼性の向上
に寄与するところが大きい。
結晶シリコンゲート膜中の不純物濃度を固溶度限界より
低く制御することにより、ゲート酸化膜の寿命を２倍以
上延ばすことができ、薄いゲート酸化膜の信頼性の向上
に寄与するところが大きい。
第１図は本発明実施例のフローティングゲート形ＥＥＦ
ＲＯＭの断面図、 第２図は本発明実施例のポリサイド構造のトランジスタ
の断面図である。 図中、 １１はｐ形シリコン基板、 １２はフィールド酸化膜、 １３はゲート酸化膜、 １４は高濃度ｎ゛層、 １５はトンネル酸化膜、 １６は第１多結晶シリコン膜、 １７は層間絶縁膜、 １８は第２多結晶シリコン膜、 ２１はｐ形シリコン基板、 ２２はフィールド酸化膜、 ２３はゲート酸化膜、 ２４は低濃度ｎ−層、 ２５は高濃度ｎ＋層、 ２６は多結晶シリコン層、 ２７はシリサイド層、 ２８は層間絶縁膜 を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 同 大菅義之
ＲＯＭの断面図、 第２図は本発明実施例のポリサイド構造のトランジスタ
の断面図である。 図中、 １１はｐ形シリコン基板、 １２はフィールド酸化膜、 １３はゲート酸化膜、 １４は高濃度ｎ゛層、 １５はトンネル酸化膜、 １６は第１多結晶シリコン膜、 １７は層間絶縁膜、 １８は第２多結晶シリコン膜、 ２１はｐ形シリコン基板、 ２２はフィールド酸化膜、 ２３はゲート酸化膜、 ２４は低濃度ｎ−層、 ２５は高濃度ｎ＋層、 ２６は多結晶シリコン層、 ２７はシリサイド層、 ２８は層間絶縁膜 を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 同 大菅義之
Claims (1)
- 【特許請求の範囲】 ゲート酸化膜（１５、２３）上に多結晶シリコンゲー
ト膜（１６、２６）を形成する半導体装置の製造方法に
おいて、 前記多結晶シリコンゲート膜（１６、２６）中の不純物
濃度を３×１０＾２＾０ｃｍ＾−＾３より低く制御する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12189688A JPH01292865A (ja) | 1988-05-20 | 1988-05-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12189688A JPH01292865A (ja) | 1988-05-20 | 1988-05-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01292865A true JPH01292865A (ja) | 1989-11-27 |
Family
ID=14822590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12189688A Pending JPH01292865A (ja) | 1988-05-20 | 1988-05-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01292865A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154672A (ja) * | 1984-01-25 | 1985-08-14 | Nec Corp | Ｍｉｓ電界効果型半導体装置とその製造方法 |
| JPS60193333A (ja) * | 1984-03-15 | 1985-10-01 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6477174A (en) * | 1987-09-18 | 1989-03-23 | Toshiba Corp | Manufacture of semiconductor device |
-
1988
- 1988-05-20 JP JP12189688A patent/JPH01292865A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154672A (ja) * | 1984-01-25 | 1985-08-14 | Nec Corp | Ｍｉｓ電界効果型半導体装置とその製造方法 |
| JPS60193333A (ja) * | 1984-03-15 | 1985-10-01 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6477174A (en) * | 1987-09-18 | 1989-03-23 | Toshiba Corp | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037627A (en) | MOS semiconductor device | |
| US4021835A (en) | Semiconductor device and a method for fabricating the same | |
| US3514676A (en) | Insulated gate complementary field effect transistors gate structure | |
| JPH0818045A (ja) | 時間依存性絶縁破損を減少させた半導体デバイス | |
| US6146947A (en) | Insulated gate type field effect transistor and method of manufacturing the same | |
| JP2657588B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH07183409A (ja) | 半導体装置とその製造方法 | |
| JPS59144175A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01292865A (ja) | 半導体装置の製造方法 | |
| JPS6366969A (ja) | 高耐圧多結晶シリコン薄膜トランジスタ | |
| JPH0582465A (ja) | 半導体装置およびｍｏｓ型ｆｅｔ | |
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| JP3312683B2 (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JPS62120082A (ja) | 半導体装置及びその製造方法 | |
| JPH0346272A (ja) | 半導体装置の製造方法 | |
| JPS59205762A (ja) | 半導体装置の製造方法 | |
| JP2719642B2 (ja) | 半導体装置およびその製造方法 | |
| JP3492718B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6027193B2 (ja) | 半導体回路装置 | |
| JP3260485B2 (ja) | 半導体装置の製造方法 | |
| JPH04151875A (ja) | 二重拡散型ｍｏｓトランジスタ | |
| JPS59139676A (ja) | 半導体集積回路の製造方法 | |
| JPS59172267A (ja) | 半導体装置 | |
| JPH05183131A (ja) | 薄膜トランジスタ | |
| JPS58164241A (ja) | 半導体装置の製造方法 |