JP4168941B2 - 半導体集積回路装置用負荷駆動回路 - Google Patents
半導体集積回路装置用負荷駆動回路 Download PDFInfo
- Publication number
- JP4168941B2 JP4168941B2 JP2004018390A JP2004018390A JP4168941B2 JP 4168941 B2 JP4168941 B2 JP 4168941B2 JP 2004018390 A JP2004018390 A JP 2004018390A JP 2004018390 A JP2004018390 A JP 2004018390A JP 4168941 B2 JP4168941 B2 JP 4168941B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- voltage
- nmos transistor
- integrated circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Steering Mechanism (AREA)
- Electronic Switches (AREA)
Description
以下、本発明を、車両内における電動パワーステアリング装置用の負荷駆動回路に適用した一実施形態について、図1および図2を参照しながら説明する。尚、背景技術欄に記載した構成と同一機能を有する同一構成については同一符号を付して説明を行う。
図1は、負荷駆動回路の電気的構成を概略的に示している。
以下、内部駆動回路15の構成について詳細説明する。電源電圧VBが与えられるノードN1とグランドGNDとの間には、電流制限用の抵抗素子R1,ダイオードD1のアノード−カソード間,抵抗素子R2,トランジスタTr1のドレイン−ソース間が直列接続されている。ここで抵抗素子R1の抵抗値は、抵抗素子R2の抵抗値よりも大幅に(例えば2桁程度)小さい抵抗値のものが用いられ、例えば抵抗素子R2の抵抗値10kオームに対して抵抗素子R1の抵抗値100オームが使用される。
さらにトランジスタTr5のドレインは、外部ブートストラップ回路K2(本発明の一のブートストラップ回路に相当)を接続するためのブースト端子BSに接続されている。またトランジスタTr4のソースは、外部負荷Lの接続用出力端子T2に接続されている。
以下、半導体集積回路装置Aの外部回路13について説明する。外部回路13は、電源電圧VB2が供給されることにより動作するようになっており、ブースト端子BS,制御端子T1,外部負荷Lの接続用出力端子T2を通じて内部回路15と接続されている。電源電圧VB2が供給されるノードN3とグランドGNDとの間には、負荷Lの駆動用のトランジスタTr6のドレイン−ソース間および負荷Lが直列接続されている。尚、トランジスタTr6は、本発明の第1のトランジスタに相当している。トランジスタTr6のソースがトランジスタTr6の出力端子に相当し、トランジスタTr6のゲートがトランジスタTr6の制御端子に相当している。このトランジスタTr6のソースおよび負荷L間をノードN4とすると、ノードN3およびノードN4間には、抵抗素子R3、ダイオードD2のアノード−カソード間、一のブートストラップ回路K2を構成するブートストラップコンデンサCB(第1のブートストラップコンデンサに相当)が直列接続されている。ダイオードD2のカソードはブースト端子BSに接続されている。また、トランジスタTr6のゲートは、制御端子T1に接続されている。またトランジスタTr6のソースは、出力端子T2に接続されている。
上記構成の作用について説明する。
<トランジスタTr1およびTr2がオン>
PWM駆動信号が「H」レベルとなり、トランジスタTr1がオンすると、電源電圧VBに基づく電流が抵抗R1,ダイオードD1および抵抗R2およびトランジスタTr1を通じて流れ、トランジスタTr3のベース電圧は略グランド電圧に一致する。同時に、トランジスタTr2がオンすると、トランジスタTr3のエミッタ電圧もグランドレベルに一致する。したがって、トランジスタTr3はオフ状態となる。このとき、トランジスタTr3のベースが「L」レベルになるため、NOTゲートIの作用によりトランジスタTr4のゲートは「H」レベルとなり、トランジスタTr4がオン状態となる。また、トランジスタTr5のゲート−ソース間電圧は略0Vとなり、トランジスタTr5がオフ状態となる。
ここで、PWM駆動信号が「L」レベルとなり、トランジスタTr1およびTr2がオフするに伴い、トランジスタTr3のベース電圧が徐々に上昇する。トランジスタTr3のベース電圧が上昇することでトランジスタTr3がオフ状態からオン状態に徐々に起動すると、この過程において電圧VBおよびコンデンサCsにチャージされた電圧に基づく電荷がトランジスタTr5のゲートに供給されゲート寄生入力容量が迅速に充電される。この電荷に基づいてトランジスタTr5のゲート−ソース間に生じる電圧Vgs1が、トランジスタTr5のスレッショルド電圧Vt1を超えると、トランジスタTr5がオフ状態からオン状態に徐々に起動することでトランジスタTr5のソース電圧が上昇する。
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示すような変形もしくは拡張が可能である。
トランジスタTr3には、npn型のバイポーラトランジスタTr3を用いた実施形態を示したが、これに代えてMOSトランジスタ等のスイッチング素子であっても良い。また、トランジスタTr5およびTr6は、nチャネル型のMOSトランジスタを用いた実施形態を示したが、それぞれ、これに代えて他種のトランジスタ(例えばバイポーラトランジスタやIGBT)で構成しても良い。
Claims (3)
- 負荷をPWM駆動制御する負荷駆動回路であって、
半導体集積回路装置外部に設けられ、ドレインが半導体集積回路装置外部に設けられる外部電源の供給ノードに接続されると共にソースが半導体集積回路装置外部に設けられる負荷に接続されゲートに印加される電位に応じて負荷を駆動する第1NMOSトランジスタと、
前記第1NMOSトランジスタのソースと前記外部電源供給ノードとの間に接続され、半導体集積回路装置外部から前記外部電源供給ノードを通じて電源供給されることにより充電される第1のブートストラップコンデンサと、
半導体集積回路装置内部に設けられ、ドレインが半導体集積回路装置内部に設けられる内部電源の供給ノードに接続されると共にソースが前記第1NMOSトランジスタのゲートに接続された第2NMOSトランジスタと、
前記第2NMOSトランジスタのソースと前記内部電源供給ノードとの間に接続され、半導体集積回路装置内部から前記内部電源供給ノードを通じて電源供給されることにより充電される第2のブートストラップコンデンサと、
前記負荷をPWM駆動制御するときに前記内部電源供給ノードと前記第2NMOSトランジスタのゲートとの間の通電をスイッチングするスイッチング素子と、
前記スイッチング素子がオフ状態からオン状態に起動するときには、
前記内部電源供給ノードから前記スイッチング素子を通じて第2NMOSトランジスタのゲートに電荷が供給されることにより前記第2NMOSトランジスタのゲート−ソース間電圧が上昇し当該ゲート−ソース間電圧が前記第2NMOSトランジスタの閾値電圧以上になるに伴い前記第2のブートストラップコンデンサの充電電圧によって前記第2NMOSトランジスタのゲート−ソース間電圧を急速に上昇させながら前記第2NMOSトランジスタのソース電圧を上昇させ前記第1NMOSトランジスタのゲート−ソース間電圧が上昇すると前記第1のブートストラップコンデンサの充電電圧により前記第2NMOSトランジスタのドレイン−ソース間を通じて前記第1NMOSトランジスタのゲート電圧を上昇させ当該第1NMOSトランジスタのゲート−ソース間電圧を急速に上昇させるように構成されていることを特徴とする半導体集積回路装置用負荷駆動回路。 - 前記半導体集積回路装置は、トレンチ絶縁分離構造により個々の回路素子が分離された状態で形成されていることを特徴とする請求項1記載の半導体集積回路装置用負荷駆動回路。
- 電動パワーステアリング装置の負荷駆動回路に適用したことを特徴とする請求項1または2記載の半導体集積回路装置用負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018390A JP4168941B2 (ja) | 2004-01-27 | 2004-01-27 | 半導体集積回路装置用負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018390A JP4168941B2 (ja) | 2004-01-27 | 2004-01-27 | 半導体集積回路装置用負荷駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217497A JP2005217497A (ja) | 2005-08-11 |
JP4168941B2 true JP4168941B2 (ja) | 2008-10-22 |
Family
ID=34902926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004018390A Expired - Fee Related JP4168941B2 (ja) | 2004-01-27 | 2004-01-27 | 半導体集積回路装置用負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4168941B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5605263B2 (ja) * | 2011-02-23 | 2014-10-15 | 株式会社デンソー | 負荷駆動装置 |
JP5582115B2 (ja) * | 2011-09-05 | 2014-09-03 | 三菱電機株式会社 | ブートストラップ回路、半導体装置 |
US9755638B2 (en) * | 2014-11-12 | 2017-09-05 | Texas Instruments Incorporated | Output discharge techniques for load switches |
JP6405998B2 (ja) * | 2014-12-25 | 2018-10-17 | サンケン電気株式会社 | 負荷駆動回路 |
JP6634752B2 (ja) * | 2015-09-16 | 2020-01-22 | 富士電機株式会社 | デバイス |
JP6740709B2 (ja) * | 2016-05-20 | 2020-08-19 | 株式会社オートネットワーク技術研究所 | 給電制御装置 |
TWI732280B (zh) * | 2018-08-28 | 2021-07-01 | 美商高效電源轉換公司 | 串級自舉式GaN功率開關及驅動器 |
-
2004
- 2004-01-27 JP JP2004018390A patent/JP4168941B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005217497A (ja) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
JP4712519B2 (ja) | ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路 | |
JP3912417B2 (ja) | 駆動回路 | |
US20060132194A1 (en) | Power MOSFET driver and method therefor | |
WO2011001784A1 (ja) | 半導体集積回路 | |
US9331478B2 (en) | Methods and circuits for reverse battery protection | |
US10860042B2 (en) | Method of forming a semiconductor device | |
JP4925719B2 (ja) | ゲート駆動回路 | |
JP4168941B2 (ja) | 半導体集積回路装置用負荷駆動回路 | |
US7701264B2 (en) | Semiconductor output circuit | |
JP2022088606A (ja) | 駆動装置、及び、駆動装置の制御方法 | |
US6429635B2 (en) | Drive circuit for insulated gate type FETs | |
US8829842B2 (en) | Control circuit for an electric fan for motor vehicles | |
JP2010057333A (ja) | 電源装置 | |
JP6181519B2 (ja) | 出力回路 | |
JP5009083B2 (ja) | スイッチング電源回路 | |
JP5226474B2 (ja) | 半導体出力回路 | |
JP2005191852A (ja) | 昇圧回路および負荷駆動回路 | |
JP4980652B2 (ja) | チャージポンプ回路 | |
JP2001134230A (ja) | 表示装置駆動回路 | |
JP3699517B2 (ja) | 半導体スイッチ制御回路 | |
JP2018093638A (ja) | 保護回路、及びモータユニット | |
JP2022189106A (ja) | 定電流回路 | |
JPH0974742A (ja) | スイッチング電源回路 | |
JP4784018B2 (ja) | 半導体スイッチのゲート駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080728 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |