JPS58140143A - 複合型半導体装置 - Google Patents
複合型半導体装置Info
- Publication number
- JPS58140143A JPS58140143A JP2255682A JP2255682A JPS58140143A JP S58140143 A JPS58140143 A JP S58140143A JP 2255682 A JP2255682 A JP 2255682A JP 2255682 A JP2255682 A JP 2255682A JP S58140143 A JPS58140143 A JP S58140143A
- Authority
- JP
- Japan
- Prior art keywords
- thin plate
- semiconductor thin
- conductive path
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複合した半導体集積回路装置に関し、これを立
体的に構成して超高密度化を図ろうとするものである。
体的に構成して超高密度化を図ろうとするものである。
一つの半導体基板上に各種の素子を形成し、これらを基
板表面に印刷的に形成した導電路により回路を構成した
半導体集積回路（いわゆるＩＯ）は電子回路装置の高密
度化を計る意図の下に開発されたものであるが、回路が
複雑化し、また、抵抗、容量等のごとき占有面積の比較
的大なるものを半導体基板上に設ける場合、どうしても
回路全体が大きくならざるを得ない。半導体基板は製造
技術の関係からその大きさに限りがあり、大きな回路を
作ろうとすれば、集積回路装置自体を複合化しなければ
ならない。
板表面に印刷的に形成した導電路により回路を構成した
半導体集積回路（いわゆるＩＯ）は電子回路装置の高密
度化を計る意図の下に開発されたものであるが、回路が
複雑化し、また、抵抗、容量等のごとき占有面積の比較
的大なるものを半導体基板上に設ける場合、どうしても
回路全体が大きくならざるを得ない。半導体基板は製造
技術の関係からその大きさに限りがあり、大きな回路を
作ろうとすれば、集積回路装置自体を複合化しなければ
ならない。
従来の集積回路装置の多くは素子を形成した主面の対向
主面をセラミック等のごとき強固な絶縁体支持板上に固
着せしめる構造となっているため複合化する場合、平面
的に横に拡がることになり、また、前記の対向主面を回
路として利用することができない。
主面をセラミック等のごとき強固な絶縁体支持板上に固
着せしめる構造となっているため複合化する場合、平面
的に横に拡がることになり、また、前記の対向主面を回
路として利用することができない。
本発明の目的は上述した欠点を解消し、容易に組立可能
で、機械的強度もあり、かつ電気的接続にも安定である
立体化された集積回路装置を提供するものである。
で、機械的強度もあり、かつ電気的接続にも安定である
立体化された集積回路装置を提供するものである。
そして本発明の複合型半導体装置は、主面に沿って配置
された複数の回路素子及びこの回路素子に接続する前記
主面上を延長する導電路を含む第１の半導体薄板と、少
なくとも一つの回路素子とこの回路素子に接続し主面上
を延長する他の導電路を含む第２の半導体薄板とを含み
、前記第１と第２の半導体薄板はその主面が互シ、）に
対面するように配置され前記第２の半導体薄板上の導電
路はそれに対応する前記第１の半導体薄板上の導電路に
導電材部分を介して接続されており、この導電材部分に
よって前記第１と第２の半導体薄板は互いに一体に固着
されて成ることを特徴とする。
された複数の回路素子及びこの回路素子に接続する前記
主面上を延長する導電路を含む第１の半導体薄板と、少
なくとも一つの回路素子とこの回路素子に接続し主面上
を延長する他の導電路を含む第２の半導体薄板とを含み
、前記第１と第２の半導体薄板はその主面が互シ、）に
対面するように配置され前記第２の半導体薄板上の導電
路はそれに対応する前記第１の半導体薄板上の導電路に
導電材部分を介して接続されており、この導電材部分に
よって前記第１と第２の半導体薄板は互いに一体に固着
されて成ることを特徴とする。
以下本発明による実施例を図面に従って説明する。
図において１及び１１はそれぞれシリコン等より成る半
導体単結晶薄板で、薄板１はその一方の主面に配置され
た複数の回路素子２を含む。一方薄板１１はその両主面
に沿ってそれぞれ−乃至複数の回路素子１２を含む。回
路素子２及び１２は不純物の選択拡散法によって形成さ
れたＰｎ接合を用いたトランジスタ、ダイオード等の能
動素子あるいは抵抗コンデンサ等の受動素子である。各
薄板の主面はシリコン基板から熱生成したシリコン酸化
ｇ５あるいは１５で覆われている。絶縁膜３あるいは１
３として気相より沈着したｓｉａｇやシリコン窒化物で
も良い。各薄板上では各回路素子２あるいは１２に接続
し絶縁膜３あるいは１３上を鴬長する導電路４あるいは
１４がそれぞれ設けられ、その上にさらに絶縁層５ある
いは１５がそれぞれ被覆されている。絶縁層５あるいは
１５としｒＰ＊ｏｉ、Ｒｏｏｍ 、ＰｂＯ等の成分を含
む一般的なガラスあるいは気相から沈着されたシリコン
窒化物を用いることができる。そして両生導体薄板１及
び１１は互いにその主面が対面するように配置され、一
方の薄板の一主面上にある導電路は他方の薄板の一主面
上にある導電路に導電ボール６及び半田材７によって電
気的に接続され、しかも両薄板はこのような導電メール
６及び半田材７によって一体に固着されている。
導体単結晶薄板で、薄板１はその一方の主面に配置され
た複数の回路素子２を含む。一方薄板１１はその両主面
に沿ってそれぞれ−乃至複数の回路素子１２を含む。回
路素子２及び１２は不純物の選択拡散法によって形成さ
れたＰｎ接合を用いたトランジスタ、ダイオード等の能
動素子あるいは抵抗コンデンサ等の受動素子である。各
薄板の主面はシリコン基板から熱生成したシリコン酸化
ｇ５あるいは１５で覆われている。絶縁膜３あるいは１
３として気相より沈着したｓｉａｇやシリコン窒化物で
も良い。各薄板上では各回路素子２あるいは１２に接続
し絶縁膜３あるいは１３上を鴬長する導電路４あるいは
１４がそれぞれ設けられ、その上にさらに絶縁層５ある
いは１５がそれぞれ被覆されている。絶縁層５あるいは
１５としｒＰ＊ｏｉ、Ｒｏｏｍ 、ＰｂＯ等の成分を含
む一般的なガラスあるいは気相から沈着されたシリコン
窒化物を用いることができる。そして両生導体薄板１及
び１１は互いにその主面が対面するように配置され、一
方の薄板の一主面上にある導電路は他方の薄板の一主面
上にある導電路に導電ボール６及び半田材７によって電
気的に接続され、しかも両薄板はこのような導電メール
６及び半田材７によって一体に固着されている。
各ｉ電路は半導体薄板の側面にあるいは他方の主面に電
極層を設けることにより外部回路に接続することができ
る。又回路素子として半導体薄板内に設けるかわりにガ
ラス層５あるいは１５上に蒸着された抵抗材料層あるい
は金属層−誘電層−金属層の構造を有する受動素子を設
けても良い。
極層を設けることにより外部回路に接続することができ
る。又回路素子として半導体薄板内に設けるかわりにガ
ラス層５あるいは１５上に蒸着された抵抗材料層あるい
は金属層−誘電層−金属層の構造を有する受動素子を設
けても良い。
本発明は以上説明したような構成を有しているので従来
の集積回路における構造に比して、（１）半導体薄板の
両面を使用できる、（２）一定空間内に多数の回路素子
を構成することができる、（３）回路素子間の電気的接
続を確実にかつ容易に行い得る、（４）機械的強度が大
である等の利点がある。
の集積回路における構造に比して、（１）半導体薄板の
両面を使用できる、（２）一定空間内に多数の回路素子
を構成することができる、（３）回路素子間の電気的接
続を確実にかつ容易に行い得る、（４）機械的強度が大
である等の利点がある。
第１図は本発明による一実施例を示す断面図である。
１・・・・・・第１の半導体基板
１１・・・・・・第２の半導体基板
２．１２・・・・・・＠路素子
３．１３・・・・・・酸化膜
４．１４・・・・・・導電路
５．１５・・・・・・絶縁層
６・・・・・・導電接着材
７・・・・・・半田材
以上
Claims (1)
- 主面に浦って配置された複数の回路素子及びこの回路素
子に接続する前記主面上を延長する導電路を含む第１の
半導体薄板と、少なくとも一つの回路素子とこの回路素
子に接続し主面上を延長する他の導電路を含む第２の半
導体薄板とを含み、前記第１と第２の半導体薄板はその
主面が互いに対面するように配置され前記第２の半導体
薄板上の導電路はそれに対応する前記第１の半導体薄板
上の導電路に導電材部分を介して接続されており、この
導電材部分によって前記第１と第２の半導体薄板は互い
に一体に固着されて成る複合型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2255682A JPS58140143A (ja) | 1982-02-15 | 1982-02-15 | 複合型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2255682A JPS58140143A (ja) | 1982-02-15 | 1982-02-15 | 複合型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58140143A true JPS58140143A (ja) | 1983-08-19 |
Family
ID=12086124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2255682A Pending JPS58140143A (ja) | 1982-02-15 | 1982-02-15 | 複合型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58140143A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1427016A3 (en) * | 1997-03-10 | 2005-07-20 | Seiko Epson Corporation | Semiconductor device and circuit board mounted with the same |
| KR101023991B1 (ko) * | 2002-06-27 | 2011-03-28 | 레이티언 캄파니 | 다층 스트립라인 무선 주파수 회로 및 상호 접속 방법 |
-
1982
- 1982-02-15 JP JP2255682A patent/JPS58140143A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1427016A3 (en) * | 1997-03-10 | 2005-07-20 | Seiko Epson Corporation | Semiconductor device and circuit board mounted with the same |
| EP1447849A3 (en) * | 1997-03-10 | 2005-07-20 | Seiko Epson Corporation | Semiconductor device and circuit board having the same mounted thereon |
| US6989605B2 (en) | 1997-03-10 | 2006-01-24 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7119445B2 (en) | 1997-03-10 | 2006-10-10 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7436071B2 (en) | 1997-03-10 | 2008-10-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7598619B2 (en) | 1997-03-10 | 2009-10-06 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7932612B2 (en) | 1997-03-10 | 2011-04-26 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US8134237B2 (en) | 1997-03-10 | 2012-03-13 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| KR101023991B1 (ko) * | 2002-06-27 | 2011-03-28 | 레이티언 캄파니 | 다층 스트립라인 무선 주파수 회로 및 상호 접속 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6355213B2 (ja) | ||
| JPH10214862A (ja) | 電子集積回路パッケージ | |
| JPH01166543A (ja) | Ｖｌｓｉのパッケージ | |
| JPS62126661A (ja) | 混成集積回路装置 | |
| JPWO2005114728A1 (ja) | 半導体装置並びに配線基板及びその製造方法 | |
| JP4545917B2 (ja) | 電子回路モジュールの薄型相互接続構造及び接続方法 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO2003005445A1 (fr) | Dispositif a semiconducteur et module a semiconducteur | |
| JPH01209746A (ja) | 半導体装置 | |
| JPS63211663A (ja) | 回路基板 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JP2002534809A (ja) | 垂直に集積化された半導体装置 | |
| JP2003324183A (ja) | 半導体装置 | |
| JPH0529537A (ja) | 半導体モジユール構造 | |
| JPH01117049A (ja) | 集積回路素子冷却装置 | |
| JPH06291165A (ja) | フリップチップ接続構造 | |
| JP2015130492A (ja) | 半導体モジュール | |
| JPS58140143A (ja) | 複合型半導体装置 | |
| JPS61113252A (ja) | 半導体装置 | |
| JPH10321791A (ja) | オペアンプ装置 | |
| JPH11204519A (ja) | 半導体装置及びその製造方法 | |
| JP2847949B2 (ja) | 半導体装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JP4695796B2 (ja) | 半導体装置、半導体装置ユニットおよびその製造方法 | |
| JPH05218226A (ja) | 多層配線基板 |