JPH11204677A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11204677A JPH11204677A JP228798A JP228798A JPH11204677A JP H11204677 A JPH11204677 A JP H11204677A JP 228798 A JP228798 A JP 228798A JP 228798 A JP228798 A JP 228798A JP H11204677 A JPH11204677 A JP H11204677A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- metal
- semiconductor
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
の信頼性の高い半導体装置及びその製造方法を提供す
る。 【解決手段】 半導体チップ10の主面上の4隅には電
極11が配置され、半導体チップ10の主面上には電極
11の上方を開口させた低弾性率層20が設けられてい
る。そして、半導体チップ10上のパッド30と低弾性
率層20上のランド32とからなり、電極11に接続さ
れる金属配線31が設けられている。各金属配線31全
体が外部電極端子として機能できる構造となっており、
各金属配線31同士の間にはソルダーレジスト50が介
在している。低弾性率層20の上面と半導体チップ10
の主面という高低差のある2つの領域に跨る金属配線を
外部電極端子として利用することで、母基板の接続端子
との間にはんだ等のフィレットが広くかつ厚く形成され
るので、接続部の信頼性が向上する。
Description
半導体素子を内蔵する半導体装置及びその製造方法に係
り、特に配線部分の構造の改善に関する。
実装するに際し、ボンディングワイヤを行なう代わり
に、半導体チップの主面側を下方に向けてプリント基板
等の母基板に搭載し、半導体チップ側の外部電極端子と
プリント基板等の母基板の接続端子とを直接バンプ等を
介して接続するようにしたいわゆるフリップチップ実装
と呼ばれる技術が知られている。
を行なうのに適した半導体装置の一般的な構造を示す平
面図であり、図11は図10のXI−XI線における断面図
である。
ップ201の主面上には電極202が設けられており、
半導体チップ201の主面上にはこの電極202に接続
される金属配線203が形成されている。さらに、半導
体チップ201の主面のうち金属配線203で覆われて
いない部分と金属配線203とを覆うパッシベーション
膜204が形成されている。そして、金属配線203の
うちパッシベーション膜204の開口内に露出している
部分が外部電極端子として機能するように構成されてい
る。
250にフリップチップ実装したときの状態を示す断面
図である。同図に示すように、プリント基板250上の
接続端子251と半導体チップ201上の金属配線20
3の外部電極端子となる部分とを対峙させた状態で、両
者間にはんだバンプ252を介在させて、半導体チップ
201をプリント基板250上に搭載するようになされ
ている。
子となる部分とプリント基板250の接続端子251と
を直接はんだバンプ252を介して接続することによ
り、ワイヤボンディング工程を不要とし、工程の簡素化
と接続状態の信頼性の向上とを図ろうとするものであ
る。
来の半導体装置においては、はんだバンプ等による接続
を行なった後、はんだバンプ等による接続部の信頼性が
必ずしも十分でないという問題があった。その原因は、
半導体チップ側の外部電極端子となる部分と母基板側の
接続端子と接続面積が本来小さい上に、実装時に両者の
位置がずれたときには接触面積がさらに小さくなること
にある。
たものであり、その目的は、フリップチップ実装時にお
ける半導体チップと母基板との間の接続強度を高める手
段を講ずることにより、接続部における信頼性の高い半
導体装置及びその製造方法を提供することにある。
に、本発明が講じた手段は、半導体チップ上に高低差を
有する2つの領域を設け、さらにこの2つの領域に跨る
金属配線を設け、この金属配線を外部電極端子として用
いることにより、はんだ等の接合金属の形成状態を改善
し、もって、信頼性の向上を図ることにある。
記載されているように、主面上に複数の電極を有する半
導体チップと、上記半導体チップの主面側に設けられた
高低差を有する2つの領域と、上記半導体チップの上記
2つの領域に跨るように形成され、上記半導体チップ上
の各電極に接続される複数の金属配線とを備え、上記各
金属配線全体が外部電極端子として機能できるように構
成されている。
する際に、半導体装置の金属配線と母基板の接続端子と
の間にはんだ等の導電性部材を介在させると、金属配線
の全体が外部電極端子として機能できる構造となってい
るので、はんだ等の導電性部材が形成される範囲が広く
なり、フリップチップ実装時における搭載位置が多少ず
れても、広い接続部が確保される。また、はんだ等のフ
ィレットが金属配線の高低差を有する2つの領域に跨っ
て形成されるので、導電性部材の少なくとも一部が必ず
厚くなり、導電性部材が全体的に薄くしか形成されない
ときに比べ、十分な接合強度が確実に得られる。また、
接合強度が大きいことで、ヒートサイクルなどにより半
導体装置と母基板との熱膨張係数の不一致による熱スト
レスを受けたとしても信頼性が向上するという利点があ
る。
大きいので、特に実装時にはんだの表面張力によって外
部電極端子として機能する金属配線と母基板の接続端子
とがセルフアラインする機能が従来のものよりも高くな
る。
1の半導体装置において、上記各金属配線が、上記半導
体チップの各電極の周囲を含む広い領域に形成されてい
ることが好ましい。
だけ広く確保することができる。
1又は2の半導体装置において、上記半導体チップの主
面上に形成され、上記半導体チップの各電極の上方を開
口した絶縁膜をさらに設け、上記高低差を有する2つの
領域が上記絶縁膜の上面と上記半導体チップの主面とに
存在していることが好ましい。
などにおける衝撃力や熱応力の緩衝材となるので、接続
部の信頼性がさらに向上することになる。
3の半導体装置において、上記絶縁膜は、上記半導体チ
ップとの境界部においてくさび状の傾斜部を有している
ことが好ましい。
在しないことで、応力集中の少ない信頼性の高い金属配
線が得られることになる。
3又は4の半導体装置において、上記半導体チップの上
にパッシベーション膜を形成しておき、上記高低差を有
する2つの領域が、上記絶縁膜の上面と上記パッシベー
ション膜の上面とに存在するものとすることができる。
タ等の部材を水分の侵入等から確実に保護することがで
き、より信頼性の高い半導体装置が得られる。
3〜5のうちいずれか1つの半導体装置において、上記
絶縁膜は、段付形状を有していてもよい。
リップチップ実装時において、はんだ等のフィレットが
多段に亘って形成されることで、接続部の信頼性がより
向上することになる。
1〜6のうちいずれか1つの半導体装置において、上記
半導体チップの主面側の周縁部に面取りを施しておい
て、該面取りされた部分の上にも上記金属配線を存在さ
せておくことができる。
実装時において、はんだ等のフィレットが面取り部にま
で亘って広く形成される。しかも、半導体チップの外周
部に厚いフィレットが存在することで、接続部の信頼性
が極めて高くなる。
1〜7のうちいずれか1つの半導体装置において、上記
半導体チップが矩形状の平面形状を有している場合に
は、上記電極を上記半導体チップの4隅に配置してお
き、上記金属配線を上記各電極に接続される4つの金属
配線とすることができる。
れ外部電極端子として機能できるフリップチップ実装に
適した信頼性の高い半導体装置が得られる。
1〜7のうちいずれか1つの半導体装置において、上記
半導体チップが矩形状の平面形状を有している場合に
は、上記電極を上記半導体チップの4隅及び辺部に配置
しておき、上記金属配線を上記電極と同数個形成するこ
ともできる。
た構造となり、しかも接続部における信頼性の高い半導
体装置が得られることになる。
項1〜9のうちいずれか1つの半導体装置において、上
記各金属配線のうちいずれか1つの金属配線の形状が他
の金属配線の形状と異なっていることが好ましい。
してピン番号を識別できるので、半導体装置の実装時に
母基板の接続端子と半導体チップ側の外部電極端子との
対応関係を迅速に認識できることができる。
項1〜10のうちいずれか1つの半導体装置において、
上記各金属配線同士の間に、各金属配線と外部機器の接
続端子とを電気的に接続するための導電性材料をはじく
特性を有するレジスト部材を介在させておくことが好ま
しい。
配線金属間に存在することで生じる金属配線間の短絡を
確実に防止することができる。
項3〜6のうちいずれか1つの半導体装置において、上
記絶縁膜は、弾性率の低い樹脂材料により構成されてい
ることが好ましい。
応力が作用したときに絶縁膜が緩衝材として機能するの
で、金属配線の信頼性がより向上する。
に記載されているように、半導体チップと、上記半導体
チップに設けられた高低差を有する2つの領域と、上記
半導体チップの上記2つの領域に跨るように形成された
金属配線とを備え、上記金属配線全体が外部電極端子と
して機能できるように構成されている。
フリップチップ実装を行なう際の接続部における信頼性
の高い半導体装置が得られることになる。
14に記載されているように、主面上に複数の電極が設
けられた半導体チップの主面上に絶縁性材料膜を形成す
る工程と、上記絶縁性材料膜をパターニングして、上記
各電極の上方を開口した絶縁膜を形成する工程と、上記
半導体チップの主面のうち上記絶縁膜で覆われていない
部分及び上記絶縁膜の上に金属膜を堆積した後、金属膜
をパターニングして、半導体チップの主面から上記絶縁
膜に跨り上記電極に接続される金属配線を形成する工程
とを備えている。
容易に形成される。
項14の半導体装置の製造方法において、上記絶縁性材
料膜を形成する工程では、樹脂材料からなる絶縁性材料
膜を形成することが好ましい。
に、半導体チップの金属配線と母基板の接続端子との間
に作用する衝撃力や熱応力を効果的に緩和することがで
き、金属配線の破損を確実に防止することができる。
項15の半導体装置の製造方法において、上記絶縁性材
料膜を形成する工程では、樹脂材料を複数回塗ることに
より段付形状を有する絶縁材料膜を形成することができ
る。
る絶縁膜が得られるので、半導体装置の実装時にはんだ
等のフィレットが多段に亘って形成され、接続部におけ
る信頼性が極めて高い半導体装置を得ることができる。
項14〜16のうちいずれか1つの半導体装置の製造方
法において、上記金属配線を形成する工程の前に、上記
半導体チップの主面側の周縁部を面取りする工程をさら
に備え、上記金属膜を形成する工程では、上記面取りさ
れた部分の上に亘る金属膜を形成することができる。
んだ等のフィレットが面取り部に亘って形成される信頼
性の高い半導体装置を得ることができる。
る上記半導体チップの主面側の周縁部を面取りする工程
は、請求項18に記載されているように、上記半導体チ
ップが切り出される前のウェハの状態で行なってもよい
し、請求項19に記載されているように、上記半導体チ
ップをウェハから切り出した後に行なってもよい。
て図面を参照しながら説明する。
実施形態における半導体装置の構造について、図1及び
図2を参照しながら説明する。図1は、第1の実施形態
における半導体装置の斜視図、図2は図1のII−II線に
おける断面図である。
タ等の半導体素子によって構成される半導体集積回路を
内部に有する半導体チップである。この半導体チップ1
0の主面の4つのコーナー部には、図中破線で示すよう
に、半導体チップ10の電極11が設けられている。た
だし、半導体チップ10の主面は電極11の形成部分を
除いてほぼ全面的にパッシベーション膜12によって覆
われている。また、半導体チップ10の主面上におい
て、周辺部を除く領域に弾性率の小さい絶縁性材料から
なる低弾性率層20が設けられており、この低弾性率層
20は、半導体チップ10の周辺部ではくさび状の傾斜
部を有している。そして、低弾性率層20と半導体チッ
プ10上の各電極11とに跨って、半導体チップ10上
の領域のうち中央の十字状領域を除く領域を4分割する
ように形成された4つの金属配線31が設けられてい
る。この金属配線31は、低弾性率層20の上に形成さ
れた外部電極端子として機能するランド32と、半導体
チップ10上にあって電極11につながるパッド30と
により構成されている。そして、低弾性率層20及び半
導体チップ10の上において、この4つの金属配線31
の間には、はんだをはじく特性を有するソルダーレジス
ト50が介在している。
載した状態を示す断面図である。同図に示すように、半
導体チップ10の外部電極端子となる金属配線31と、
プリント基板上の接続端子との間にはんだを介在させる
と、はんだが金属配線31のランド32だけでなくパッ
ド30上に流れ、プリント基板側の接続端子との間で広
い範囲に亘るはんだフィレットが形成される。特に、パ
ッド30の部分でははんだが確実に厚く形成されること
になる。
属配線31全体が外部電極端子として機能できるように
構成されているので、プリント基板等の母基板の接続端
子との接続が容易かつ強固に行なわれる。例えば、はん
だ付けによる接続を行う際には、ランド32だけでなく
パッド30に流れたはんだによって半導体チップ10側
の金属配線31とプリント基板側の接続端子とが広い範
囲で強く接続される構造となる。特に、パッド30の部
分に確実に厚いはんだフィレットが形成されるので、全
体的に薄いはんだフィレットしか存在しないような自体
は回避でき、両者間の接続部の信頼性が高くなる。
法について、図4(a)〜(e)を参照しながら説明す
る。図4(a)〜(e)は、図1及び図2に示す半導体
装置の構造を実現するための製造工程を示す断面図であ
る。
ップ10の主面にそれぞれ形成された半導体チップ10
の電極11とパッシベーション膜12との上に、感光性
を有する絶縁材料を塗布して乾燥することにより絶縁材
料膜21を形成する。
た絶縁材料膜21に対して露光と現像とを順次行って、
半導体チップ10の電極11の上方が開口している低弾
性率層20を形成する。この場合において、例えば露光
で平行光ではなく散乱光を使用して、開口部における低
弾性率層20の断面形状を、半導体チップ10の主面に
対して垂直ではなくテーパー状にして形成する。絶縁材
料としては、例えば低弾性率ポリイミド、エポキシ等の
ような低弾性率と絶縁性とを有するポリマーであればよ
い。
ップ10の主面において、真空蒸着法、スパッタリング
法、CVD法又は無電解めっき法によって例えばTi/
Cuからなる金属薄膜層を形成した後に、該金属薄膜層
に対してパターニングを行う。このことによって、半導
体チップ10の主面側に、4つの金属配線31からなる
配線パターンを形成する。
金属薄膜層の上にフォトレジストを塗布し、低弾性率層
20の表面にピントを合わせて露光し、露光によって所
定のパターン部以外のフォトレジストを硬化させた後
に、該パターン部のフォトレジストを除去する。このよ
うに、低弾性率層20の表面にピントを合わせて露光す
ることで、低弾性率層20の上に本実施形態の形状とは
異なる微細な金属配線を形成することも可能となる。ま
た、低弾性率層20の上にはないパッド30の部分も同
時に露光でき、工程を少なくできる。
ーン部に例えばCuからなる大きい膜厚を有する金属層
を形成し、その後、フォトレジストを溶融して除去す
る。その後にエッチング液に浸漬して、金属薄膜層を溶
かし、かつ大きい膜厚を有する金属層を残すことによっ
て、所定の配線パターンを形成する。
レジストを塗布し、フォトリソグラフィー技術を使用し
て所定のパターン部の上にエッチングマスク用レジスト
を形成し、このレジストをマスクとして金属層をエッチ
ングすることにより、配線パターンを形成してもよい。
ップ全体の上に感光性ソルダーレジストを塗布した後
に、フォトリソグラフィー技術を使用して、金属配線3
1の部分のみが露出するようにしてソルダーレジスト5
0を形成する。該ソルダーレジスト50によって、ラン
ド32及びパッド30を含む金属配線31が、溶融した
はんだから保護される。
ば、半導体チップ10上の領域のうちソルダーレジスト
で覆われる十字状の部分を除く領域に、広い面積を占め
る4つの金属配線31からなる配線パターンを容易に形
成することができる。
性率層20を形成するために、感光性を有する絶縁材料
膜21を塗布により形成したが、これに限らず、予めフ
ィルム状に形成された、感光性を有する絶縁材料を使用
してもよい。この場合には、フィルム状の絶縁材料を半
導体チップ10の上に貼り合わせた後に露光、現像し
て、半導体チップ10の電極11を露出させることがで
きればよい。
縁材料を2度塗りすることで、段付の低弾性率層20を
設けてもよい。また、低弾性率層20の厚みは10〜2
00μmの範囲であることが好ましい。このような厚み
の範囲の場合に、はんだフィレットが図3に示すように
形成され、強固な接続が行なわれる。
る。この場合には、レーザーやプラズマ等の機械的加
工、又はエッチング等の化学的加工によって、半導体チ
ップ10の電極11を露出させることができる。その場
合、絶縁材料が樹脂材料ではなくシリコン酸化膜などの
無機絶縁材料にであってもよい。
したが、これに代えてCr、W、Cu、Ni等を使用し
てもよい。
における半導体装置について、図5を参照しながら説明
する。図5は、本実施形態における半導体装置の断面図
である。
る部材と同じ部材には、図2に示す符号と同じ符号を付
してその説明を省略する。
は、半導体チップ10の主面側の周縁には面取り部10
aが設けられており、金属配線31はこの面取り部10
aの上にまで形成されている点が特徴である。すなわ
ち、図3に示すようなプリント基板への半導体チップの
搭載時には、はんだフィレットが面取り部10a上の金
属配線31にまで亘って形成される。このように、半導
体チップの外周部に確実に厚いはんだフィレットが存在
することで、曲げ応力に対する接合力も大きくなるな
ど、第1の実施形態よりもさらに強固な接続が可能とな
る。
0aを形成する方法としては、ウェハ状態でエッチング
及びスクライブによりスクライブラインに沿って凹部を
形成しておくことが好ましい。ただし、ウェハのダイシ
ングによって各半導体チップに分割してから、各半導体
チップ毎に、面取り部10aの形成や金属配線31の形
成を行なってもよい。
について、図6及び図7を参照しながら説明する。図6
及び図7は、いずれも本実施形態の構造例における半導
体装置の平面図である。図6,図7において、上記第1
の実施形態と同じ部材には図1における符号と同じ符号
を付して、その説明を省略する。なお、本実施形態にお
いては、半導体装置の断面構造は上記第1の実施形態に
おける半導体装置とほぼ同様であるので、図示を省略す
る。
平面図である。同図に示すように、本実施形態における
配線パターンは半導体チップ10の4隅に配置された金
属配線31を有する点では、第1の実施形態の半導体装
置の配線パターンと共通している。ただし、本実施形態
においては、4つの金属配線31のうち図中左上に示す
1番ピンとなる金属配線31Aのみ他の金属配線31よ
りも大きくなっている。なお、逆に、1番ピンである金
属配線31Aのみを他の金属配線31よりも小さくする
ようにしてもよい。
平面図である。同図に示すように、本実施形態における
配線パターンは半導体チップ10の4隅に配置された金
属配線31を有する点では、第1の実施形態の半導体装
置の配線パターンと共通している。ただし、本実施形態
においては、4つの金属配線31のうち図中左上に示す
1番ピンとなる金属配線31Aのみにおいて中央部側の
コーナーに切り欠き部34が設けられている。なお、切
り欠き部34に代えて、丸みをつけるなどの形状上の特
徴を設けることができる。
うに、半導体チップ10上で対称位置に配置された複数
の金属配線31がある場合には、多数ある金属配線31
のうち1番ピンとする1つの金属配線31Aのみ大きさ
を代えたり、形状上の特徴を付加するなど、広い意味で
他の金属配線31とは形状を変えることによって、半導
体チップ10の各金属配線31に対応するピン番号を容
易に識別できる機能を配線パターンに持たせることがで
きる。
について、図8を参照しながら説明する。図8は、本実
施形態における半導体装置の平面図であって、図8にお
いて上記第1の実施形態と同じ部材には図1における符
号と同じ符号を付して、その説明を省略する。なお、本
実施形態においては、半導体装置の断面構造は上記第1
の実施形態における半導体装置とほぼ同様であるので、
図示を省略する。
線パターンは、半導体チップ10の4隅及び4つの辺部
に配置された合計9つの電極11に接続される合計9つ
の金属配線31からなる配線パターンを有する点であ
る。なお、本実施形態においても、9つの金属配線31
のうち図中左上に示す金属配線31Aのみ中央部側のコ
ーナーに、ピン番号の識別のための丸み部35が設けら
れている。
を配置することで、半導体装置内の半導体素子の高密度
化を図ることができる。
いては、半導体チップ上に低弾性率層を形成すること
で、低弾性率層の上面と半導体チップの主面に高低差を
有する2つの領域を設けたが、直接半導体基板をエッチ
ングすることにより、半導体チップの主面上に高低差を
有する2つの領域を設けてもよい。
チップの外周付近に電極が配置されているために、低弾
性率層の開口部を半導体装置の外周部に設けたが、本発
明はかかる実施形態に限定されるものではない。例え
ば、半導体チップの中央部に電極が配置されているもの
では、低弾性率層の開口部が中央部に形成されることに
なる。その場合にも、フリップチップ実装時にはんだ等
のフィレットが広くかつパッドの部分で確実に厚く形成
されるので、上述の作用効果を発揮することができる。
なお、その場合でも、低弾性率層のうち半導体チップの
外周側を開口させて、半導体チップの主面の外周側に亘
る金属配線を形成しておくことで、はんだフィレットの
形成による接続部の信頼性をより向上させることができ
る。
の端面つまり半導体チップとの境界部が傾斜状になって
いる場合のみを示したが、本発明はかかる実施形態に限
定されるものではない。図9(a)〜(d)は、半導体
基板10上に低弾性率層20の境界部の形状の具体例を
示し、順に、曲線状の傾斜部,直線状の傾斜部,コーナ
ー部が鋭角的な段差部,コーナー部が丸みのある段差部
を設けた場合の低弾性率層20と金属配線31との形状
をそれぞれ示す断面図である。ただし、同図において、
12はパッシベーション膜を示す。
おいて、半導体チップの主面側に高低差を有する2つの
領域を設け、この2つの領域に跨る金属配線を設けて、
金属配線全体が外部電極端子として機能できるようにし
たので、半導体装置を母基板上に搭載する際に、はんだ
等のフィレットが金属配線の高低差を有する2つの領域
に跨って広くかつ厚く形成されることにより、接続部の
信頼性の向上を図ることができる。
〜19の半導体装置の製造方法により容易に実現でき
る。
ある。
にフリップチップ実装したときの状態を示す断面図であ
る。
を示す断面図である。
体装置の断面図である。
属配線のみを大きくした4端子型半導体装置の平面図で
ある。
属配線のみに切り欠き部を設けた4端子型半導体装置の
平面図である。
び金属配線を設けた9端子型半導体装置の平面図であ
る。
図である。
導体装置の一般的な構造を示す平面図である。
断面図である。
プ実装したときの状態を示す断面図である。
Claims (19)
- 【請求項1】 主面上に複数の電極を有する半導体チッ
プと、 上記半導体チップの主面側に設けられた高低差を有する
2つの領域と、 上記半導体チップの上記2つの領域に跨るように形成さ
れ、上記半導体チップ上の各電極にそれぞれ接続される
複数の金属配線とを備え、 上記各金属配線全体が外部電極端子として機能できるよ
うに構成されていることを特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 上記各金属配線は、上記半導体チップの各電極の周囲を
含む広い領域に形成されていることを特徴とする半導体
装置。 - 【請求項3】 請求項1又は2記載の半導体装置におい
て、 上記半導体チップの主面上に形成され、上記半導体チッ
プの各電極の上方を開口した絶縁膜をさらに備え、 上記高低差を有する2つの領域は、上記絶縁膜の上面と
上記半導体チップの主面とに存在していることを特徴と
する半導体装置。 - 【請求項4】 請求項3記載の半導体装置において、 上記絶縁膜は、上記半導体チップとの境界部においてく
さび状の傾斜部を有していることを特徴とする半導体装
置。 - 【請求項5】 請求項3又は4記載の半導体装置におい
て、 上記半導体チップの上には、半導体チップ内の要素を保
護するためのパッシベーション膜が形成されており、 上記高低差を有する2つの領域は、上記絶縁膜の上面と
上記パッシベーション膜の上面に存在していることを特
徴とする半導体装置。 - 【請求項6】 請求項3〜5のうちいずれか1つに記載
の半導体装置において、 上記絶縁膜が、段付形状を有していることを特徴とする
半導体装置。 - 【請求項7】 請求項1〜6のうちいずれか1つに記載
の半導体装置において、 上記半導体チップの主面側の周縁部に面取りが施されて
おり、該面取りされた部分の上にも上記金属配線が存在
していることを特徴とする半導体装置。 - 【請求項8】 請求項1〜7のうちいずれか1つに記載
の半導体装置において、 上記半導体チップは矩形状の平面形状を有し、上記電極
は上記半導体チップの4隅に配置されており、 上記金属配線は、上記各電極に接続される4つの金属配
線であることを特徴とする半導体装置。 - 【請求項9】 請求項1〜7のうちいずれか1つに記載
の半導体装置において、 上記半導体チップは矩形状の平面形状を有し、上記電極
は上記半導体チップの4隅及び辺部に配置されており、 上記金属配線は、上記電極と同数個形成されていること
を特徴とする半導体装置。 - 【請求項10】 請求項1〜9のうちいずれか1つに記
載の半導体装置において、 上記各金属配線のうちいずれか1つの金属配線の形状
が、他の金属配線の形状と異なっていることを特徴とす
る半導体装置。 - 【請求項11】 請求項1〜10のうちいずれか1つに
記載の半導体装置において、 上記各金属配線同士の間には、各金属配線と外部機器の
接続端子とを電気的に接続するための導電性材料をはじ
く特性を有するレジスト部材が介在していることを特徴
とする半導体装置。 - 【請求項12】 請求項3〜6のうちいずれか1つに記
載の半導体装置において、 上記絶縁膜は、弾性率の低い樹脂材料により構成されて
いることを特徴とする半導体装置。 - 【請求項13】 半導体チップと、 上記半導体チップに設けられた高低差を有する2つの領
域と、 上記半導体チップの上記2つの領域に跨るように形成さ
れた金属配線とを備え、 上記金属配線全体が外部電極端子として機能できるよう
に構成されていることを特徴とする半導体装置。 - 【請求項14】 主面上に複数の電極が設けられた半導
体チップの主面上に絶縁性材料膜を形成する工程と、 上記絶縁性材料膜をパターニングして、上記各電極の上
方を開口した絶縁膜を形成する工程と、 上記半導体チップの全面上に金属膜を堆積した後、金属
膜をパターニングして、半導体チップの主面から上記絶
縁膜に跨り上記電極に接続される金属配線を形成する工
程とを備えていることを特徴とする半導体装置の製造方
法。 - 【請求項15】 請求項14記載の半導体装置の製造方
法において、 上記絶縁性材料膜を形成する工程では、樹脂材料からな
る絶縁性材料膜を形成することを特徴とする半導体装置
の製造方法。 - 【請求項16】 請求項15記載の半導体装置の製造方
法において、 上記絶縁性材料膜を形成する工程では、樹脂材料を複数
回塗ることにより段付形状を有する絶縁性材料膜を形成
することを特徴とする半導体装置の製造方法。 - 【請求項17】 請求項14〜16のうちいずれか1つ
に記載の半導体装置の製造方法において、 上記金属配線を形成する工程の前に、上記半導体チップ
の主面側の周縁部を面取りする工程をさらに備え、 上記金属膜を形成する工程では、上記面取りされた部分
の上に亘る金属膜を形成することを特徴とする半導体装
置の製造方法。 - 【請求項18】 請求項17記載の半導体装置の製造方
法において、 上記半導体チップの主面側の周縁部を面取りする工程
は、上記半導体チップが切り出される前のウェハの状態
で行なわれることを特徴とする半導体装置の製造方法。 - 【請求項19】 請求項17記載の半導体装置の製造方
法において、 上記半導体チップの主面側に周縁部を面取りする工程
は、上記半導体チップをウェハから切り出した後に行な
われることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP228798A JP3458056B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置およびその実装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP228798A JP3458056B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置およびその実装体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11204677A true JPH11204677A (ja) | 1999-07-30 |
JP3458056B2 JP3458056B2 (ja) | 2003-10-20 |
Family
ID=11525170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP228798A Expired - Fee Related JP3458056B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置およびその実装体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3458056B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7235879B2 (en) | 2003-04-21 | 2007-06-26 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument |
JP2009238974A (ja) * | 2008-03-27 | 2009-10-15 | Nec Corp | 半導体装置搭載基板、その製造方法及び半導体モジュール |
JP4813794B2 (ja) * | 2002-05-11 | 2011-11-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体素子装置及び半導体素子装置を製造する方法 |
JP2013138214A (ja) * | 2005-02-25 | 2013-07-11 | Tessera Inc | コンプライアンスを有する超小型電子アセンブリ |
-
1998
- 1998-01-08 JP JP228798A patent/JP3458056B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4813794B2 (ja) * | 2002-05-11 | 2011-11-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体素子装置及び半導体素子装置を製造する方法 |
US7235879B2 (en) | 2003-04-21 | 2007-06-26 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument |
US7662673B2 (en) | 2003-04-21 | 2010-02-16 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument |
JP2013138214A (ja) * | 2005-02-25 | 2013-07-11 | Tessera Inc | コンプライアンスを有する超小型電子アセンブリ |
JP2009238974A (ja) * | 2008-03-27 | 2009-10-15 | Nec Corp | 半導体装置搭載基板、その製造方法及び半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP3458056B2 (ja) | 2003-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100290193B1 (ko) | 반도체장치및그제조방법 | |
JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
US6639315B2 (en) | Semiconductor device and mounted semiconductor device structure | |
US6818998B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
US20020096757A1 (en) | Semiconductor device and method of manufacturing the same | |
US6587353B2 (en) | Semiconductor device | |
JPH10313074A (ja) | 半導体装置およびその製造方法 | |
JP2000228420A (ja) | 半導体装置及びその製造方法 | |
JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
JP3538029B2 (ja) | 半導体装置の製造方法 | |
JP2002093942A (ja) | 半導体装置およびその製造方法 | |
JP2830351B2 (ja) | 半導体装置の接続方法 | |
KR100601762B1 (ko) | 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법 | |
JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
JPH11204560A (ja) | 半導体装置及びその製造方法 | |
JP3458056B2 (ja) | 半導体装置およびその実装体 | |
JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
JPH11354578A (ja) | 半導体装置及びその製造方法 | |
JPH11204519A (ja) | 半導体装置及びその製造方法 | |
JPH0922912A (ja) | 半導体装置及びその製造方法 | |
JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
JPH11274155A (ja) | 半導体装置 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100376878B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |