JPH0547842A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0547842A
JPH0547842A JP23384891A JP23384891A JPH0547842A JP H0547842 A JPH0547842 A JP H0547842A JP 23384891 A JP23384891 A JP 23384891A JP 23384891 A JP23384891 A JP 23384891A JP H0547842 A JPH0547842 A JP H0547842A
Authority
JP
Japan
Prior art keywords
substrate
pellet
insulating layer
semiconductor device
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23384891A
Other languages
English (en)
Inventor
Toshio Miyamoto
俊夫 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23384891A priority Critical patent/JPH0547842A/ja
Publication of JPH0547842A publication Critical patent/JPH0547842A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 熱膨張係数に伴う応力による接続端子におけ
るクラックや剥離の発生を防止する。 【構成】 基板21にシリコンペレット11がCCBさ
れた半導体装置において、アルミナセラミックから成る
ベース22に横弾性率の小さい材料から成る保護絶縁層
29を形成するとともに、この保護絶縁層29に縦溝3
3をペレットを取り囲むように形成する。 【効果】 アルミナセラミックとシリコンとの熱膨張係
数差に基づく熱的変動時における基板21とペレット1
1との変形量の差を、保護絶縁層29の縦溝33の塑性
変形によって吸収することができるため、その変形量差
による基板21における応力を抑制することができる。
その結果、CCBによる接続端子34における剥離やク
ラックの発生を未然に防止することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置、特に、半
導体ペレット(以下、ペレットまたはチップという。)
がフリップチップ方式により絶縁基板(以下、単に基板
という。)にボンディングされている半導体装置に関
し、例えば、集積回路が作り込まれたペレットが基板上
にコントロールド・コラップス・リフロー・ボンディン
グ(以下、CCBという。)により機械的かつ電気的に
接続されている半導体装置に利用して有効な技術に関す
る。
【0002】
【従来の技術】フリップチップ法とは、チップを裏返し
にしてその表面または基板に形成された接続端子を用い
てボンディングする、いわゆるフェイスダウンボンディ
ングすることから与えられた呼称である。フリップチッ
プ法には形成するその接続端子の形態によって、チップ
に金属ボールをつけるボール方式、アルミニウムあるい
は銀合金により突起電極をつけるバンプ方式、あるいは
基板にペデスタルをつけるペデスタル方式等がある。
【0003】ボール方式によるフリップチップの構造の
特徴は、相当厚い低融点ガラスをチップの保護膜として
いることと、電極接続用のバンプ(突起電極、Bum
p)がNiとAuメッキされたCuボールの表面を被覆
したはんだ(Pb−Sn)から形成されていることにあ
る。製法はまず、Al電極を形成した従来のプレーナ素
子の表面を保護用ガラスで被覆する。次いで、電極部の
ガラス膜を除去し、Cr−Cu−Auの多層金属で電極
下地を形成し、この上にNiとAuのメッキしたCuボ
ールをおいてはんだにて溶着したバンプを形成する。こ
の方法は、Cuボールを介して接続するので、電極数の
多いチップに対しては不向きである。
【0004】そこで、この方式の改良形に、同じくコン
トロールド・コラップス・リフローチップがある。これ
は、前記方式のCuボールに代えて、Sn−Pbを用い
て半球状のバンプを形成したものである。バンプはバリ
ヤ金属(Cr−Cu−Au)を介してAlパッド上に形
成されている。ボンディングにあたってはんだの流れす
ぎを防止するため、内部配線と接続しないパッドを持っ
たチップも考え出されている。
【0005】AlあるいはAg−Snバンプによるフリ
ップチップは、Al、Ag合金は加工がし易いことや、
ボンディング条件が得やすいことなどの点から用いられ
ている。製法は内部配線を形成したウエハにガラス膜あ
るいはSiO2 膜を被覆し、ホトレジスト技術で電極用
窓をあけるまでは前記ボール方式と同様である。次に、
CrあるいはTiを接着用金属として薄く蒸着した後、
バンプ金属を付着し、バンプ部分を残してエッチング除
去して形成する。バンプ金属の付着厚は、エッチング歩
留りとボンディング性とのかねあいで決められ、一般に
は25μm程度である。また、バンプの大きさはチップ
寸法で制限される。Al、Ag−Snの代わりにはんだ
を用いたフリップチップもある。
【0006】なお、フリップチップ技術を述べてある例
としては、株式会社工業調査会発行「IC化実装技術」
昭和55年1月15日発行 P81、P103〜P10
5、がある。
【0007】
【発明が解決しようとする課題】しかし、従来のフリッ
プチップ方式による半導体装置においては、ペレットと
基板との熱膨張係数の差により接続端子部分に繰り返し
の応力が作用するため、ペレットの基板へのボンディン
グ時や、半導体装置の稼働時における温度サイクルによ
って、接続端子部分に剥離やクラックが発生するという
問題点がある。
【0008】そこで、熱膨張係数差による熱応力を緩和
するために、基板の熱膨張係数をペレットの熱膨張係数
に可及的に合わせる工夫がなされている。この解決手段
による場合には、基板の選定条件が熱膨張係数によって
確定されるため、熱伝導率や絶縁性能、誘電率、配線と
の密着性、吸湿性等々の熱膨張係数以外の他の物性が優
れている材料を基板形成材料として使用することができ
ないという問題点がある。
【0009】本発明の目的は、熱膨張係数についての基
板に対する制限を回避しつつ、熱膨張係数差に伴う応力
による接続端子におけるクラックや剥離の発生を防止す
ることができる半導体装置を提供することにある。
【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0012】すなわち、電子回路が作り込まれた半導体
ペレットが、絶縁基板に接続端子を介して機械的かつ電
気的に接続されている半導体装置において、前記絶縁基
板における半導体ペレット接続側主面に、縦溝が半導体
ペレットを取り囲むように没設されていることを特徴と
する。
【0013】
【作用】前記した手段によれば、基板における半導体ペ
レット接続側主面に、縦溝が半導体ペレットを取り囲む
ように没設されているため、半導体ペレットと基板との
熱膨張係数差によって発生する機械的応力による基板の
変形は、縦溝における変形によって吸収される。この縦
溝による変形吸収作用によって、半導体ペレットと基板
との熱膨張係数差に基づいて発生した応力が接続端子へ
集中するのを防止することができるため、接続端子に剥
離やクラックが発生するのを未然に防止することができ
る。
【0014】
【実施例】図1は本発明の一実施例である半導体装置を
示す拡大部分断面図、図2はそれに使用されている半導
体ペレットを示す斜視図、図3はその拡大部分断面図、
図4は図1の半導体装置に使用されている基板を示す一
部省略斜視図、図5はその拡大部分断面図、図6はその
製造途中を示す拡大部分断面図、図7および図8はその
作用を説明するための各説明図である。
【0015】本実施例において 本発明に係る半導体装
置は、集積回路が作り込まれた半導体ペレットとしての
シリコンペレット(以下、ペレットという。)11が、
コンピュータモジュール基板(以下、基板という。)2
1にCCBによって形成された複数個の接続端子34に
より機械的かつ電気的に接続されているものとして構成
されている。この半導体装置の最大の特徴は、基板21
におけるペレット11の接続側主面には縦溝33がペレ
ット11を取り囲むように没設されている点にある。
【0016】そして、この半導体装置は、次のような製
造方法により製造されている。以下、この半導体装置の
製造方法を説明する。この説明により、前記半導体装置
についての構成の詳細が明らかにされる。
【0017】本実施例においては、図2に示されている
ペレット11が使用され、ペレット11の接続側主面に
は接続端子34を形成するためのバンプ12が複数個、
所定の間隔を置いて配列されて形成されている。ペレッ
トおよびバンプの製造作業は、半導体装置の製造工程に
おける所謂前工程において、ウエハの形態で実施され
る。以下、バンプ12の形成工程を主体にして、ペレッ
トの製造工程を簡単に説明する。
【0018】所謂、半導体装置の製造工程における前工
程においては、ウエハの形態で、所望の集積回路(図示
せず)が各ペレット11に対応するように作り込まれ
る。次いで、電気配線形成工程において、集積回路の絶
縁膜13上には電気配線14が形成される。この電気配
線14の形成作業はアルミニウムが用いられて、スパッ
タリングや蒸着等の適当な薄膜形成処理およびリソグラ
フィー処理により実施される。電気配線14上にはパッ
シベーション膜15が被着される。通例、このパッシベ
ーション膜15はシリコン酸化膜やシリコン窒化膜等の
硬質の絶縁膜により構成されている。
【0019】このパッシベーション膜15にはスルーホ
ール16が複数個(本実施例においては、9個)が、互
いに間隔を置かれた所定の箇所に配列されてそれぞれ開
設される。開設された各スルーホール16の底面には所
定の電気配線14が露出されている。このスルーホール
16の開設作業は、リソグラフィー処理により選択的に
実施される。
【0020】その後、バンプ形成工程において、薄膜形
成処理およびリソグラフィー処理が用いられて、ペレッ
ト11の各スルーホール16にはバンプ12が各電気配
線14に電気的に接続するようにそれぞれ形成される。
例えば、バンプ12はクロムから成る第1下地層17
と、銅から成る第2下地層18と、金から成る第3下地
層19と、はんだ(Sn−Pb)から成る本体20とか
ら構成されている。
【0021】以上のようにして、ペレット11およびバ
ンプ12が形成されたウエハは、ダイシング工程におい
て各ペレット11にそれぞれ分割される。ダイシングさ
れた後のペレット11は、後記する基板21上のペレッ
ト搭載領域に対応する微小な平板形状に形成されてい
る。
【0022】他方、本実施例においては、図4および図
5に示されているような基板21が使用されている。次
に、基板21の構成について説明する。
【0023】基板21はアルミナセラミックが用いられ
て形成されたベース22を備えており、ベース22はコ
ンピュータモジュール基板として供され得るように適当
な強度および大きさを有する四角形のボード形状に形成
されている。本実施例において、ベース22の構成材料
としてはアルミナセラミックを用いたが、これに限ら
ず、炭化シリコンや、ムライト、窒化アルミニウム等の
セラミック、さらには、エポキシ樹脂等々の絶縁材料を
用いることができる。
【0024】ベース22上には第1絶縁層23が積層さ
れており、この第1絶縁層23はポリイミド樹脂が用い
られてフィルム状に形成されている。この第1絶縁層2
3上には第1電気配線(以下、第1配線という。)24
が所望の形状にパターニングされて配線されている。本
実施例において、第1配線24は、第1絶縁層23上に
銅箔が密着金属としてチタンが用いられて接合され、リ
ソグラフィー処理により選択的にパターニングされるこ
とにより形成されている。
【0025】また、第1絶縁層23上には第2絶縁層2
5が積層されており、この第2絶縁層25は第1絶縁層
23と同様、ポリイミド樹脂が用いられてフィルム状に
形成されている。この第2絶縁層25上には第2電気配
線(以下、第2配線という。)26が所望の形状にパタ
ーニングされて配線されている。この第2配線26は、
第1配線24と同様に形成されている。
【0026】さらに、第2絶縁層25にはスルーホール
27が複数本、リソグラフィー処理により開設されてお
り、各スルーホール27は第1配線24の所定の電極部
分をそれぞれ露出するようになっている。各スルーホー
ル27にはスルーホール導体28が第1配線24と同種
の導電材料が用いられて、蒸着法やスパッタリング法、
めっき法等の適当な手段によりそれぞれ充填されてい
る。そして、各スルーホール導体28は一端(以下、下
端とする。)が第1配線24の各電極部に電気的に接続
された状態になっているとともに、上端が第2絶縁層2
5上に露出した状態になっている。
【0027】図6に示されているように、第2絶縁層2
5上には保護絶縁層29が積層されており、この保護絶
縁層29は横弾性率の小さい絶縁材料の一例であるポリ
イミド樹脂が用いられて、比較的厚く形成されている。
本実施例において、保護絶縁層29は、厚さ約200μ
m、に逐次積層によって形成されている。
【0028】保護絶縁層29には第2のスルーホール3
0が複数本、リソグラフィー処理により開設されてお
り、各第2スルーホール30は、第1配線24の各スル
ーホール導体28、および、第2配線26の所定の電極
部分をそれぞれ露出するようになっている。各第2スル
ーホール30には第2のスルーホール導体31が各配線
24、26と同種の材料が用いられて、蒸着法やスパッ
タリング法、めっき法等の適当な手段により充填されて
いる。そして、各スルーホール導体31は、下端が各第
1スルーホール導体28および第2配線26の各電極に
電気的にそれぞれ接続された状態になっているととも
に、上端が保護絶縁層29上に露出した状態になってい
る。
【0029】各第2スルーホール導体31の上端部には
CCB用のパッド32がそれぞれ形成されている。この
パッド32は前記バンプ12における本体20のはんだ
との濡れ性が良好になるように予備はんだを兼ねるもの
として形成されている。そして、各パッド32は前記ペ
レット11における各バンプ12と対応するように配列
されているとともに、この配列群が基板21に搭載され
るペレット11の個数分、配置されている。本実施例に
おいて、パッド32群は、バンプ12間距離で10mm
角のペレット11を、ペレット11の配置ピッチが、1
2mmになるように配置されている。
【0030】保護絶縁層29の上面には縦溝33が複数
条、各パッド32群列のそれぞれを取り囲むように形成
されている。本実施例において、縦溝33は、厚さ約2
00μmの保護絶縁層29が逐次積層によって形成され
た後、縦溝33となる部分以外がマスキングされ、酸素
と弗化炭素の混合ガスが用いられたドライエッチング法
により、幅50μm、深さ50μmに形成されている。
【0031】以上のようにして製造された基板21に
は、CCB工程において、各パッド32群列毎に前記構
成に係るペレット11がギャングボンディングされる。
すなわち、予備はんだ処理が施された各パッド32にバ
ンプ12が適合するフェイスダウンの状態で、各ペレッ
ト11が基板21の各パッド32群列に位置合わせされ
るとともに、仮接着される。
【0032】この後、適当なリフロー処理により、各バ
ンプ12のはんだ本体20がそれぞれ溶融されることに
より、各接続端子34が図1に示されているようにそれ
ぞれ同時に形成される。この接続端子34群により、各
ペレット11は基板21に機械的に接続された状態にな
るとともに、その集積回路が接続端子34およびスルー
ホール導体31、28を介して第1配線24および第2
配線26に電気的に接続された状態になる。このように
して、図1に示されている半導体装置が製造されたこと
になる。
【0033】次に作用を説明する。シリコンとアルミナ
セラミックとは熱膨張係数が異なる。すなわち、シリコ
ンの熱膨張係数は、約3.5〜4.0×10-6(1/°
K)、アルミナセラミックの熱膨張係数は、約7.2×
10-6(1/°K)である。また、ポリイミド絶縁層の
熱膨張係数は3.5〜5.0×10-6(1/°K)、銅
配線の熱膨張係数は、17×10-6(1/°K)であ
る。そして、本実施例における基板21の熱膨張係数
は、これらの合成値になり、アルミナセラミックベース
22の熱膨張係数と略等しくなる。このため、ペレット
11と基板21とが接続端子34により剛構造的に結合
されていると、CCB時、さらには、半導体装置の稼働
時等において、大きな熱的変動が作用した際、ペレット
11と基板21との間の膨張変形量および収縮変形量に
大きな差が発生することにより、接続端子34に応力が
加わり、接続端子34に剥離や亀裂が発生するという問
題点があることが、本発明者によって明らかにされた。
特に、ペレットサイズが10mm□以上と大きくなった
場合に、剥離や亀裂の発生が顕著になる傾向がある。
【0034】図7はこの剥離や亀裂発生のメカニズムを
説明するための説明図であり、ペレット11が基板21
にはんだバンプが用いられて形成された接続端子34に
より剛構造的に結合されている従来例の状態が示されて
いる。
【0035】図7に示されているように、例えば、CC
B時におけるペレット11の膨張位置と、基板21の膨
張位置とは、常温まで下がると、熱膨張係数の違いから
それぞれの収縮位置になろうとする。この時、ペレット
11と基板21との収縮差分が互いに影響し合って、歪
が発生し、応力が基板21に作用する。
【0036】今、ペレット11と接続端子34とが変形
せず、基板21が変形した場合を考える。基板21だけ
に変形が発生するということは、変形に対応(比例)す
る応力が発生する。その応力は不正な機械力として接続
端子34に加わり、それに相当する歪が接続端子34に
発生する。
【0037】図7に接続端子34における応力発生状況
が示されている。分かり易くするために、ペレット11
は変形しないものとする。図7からも分かるように、ペ
レット11の中央部に位置する接続端子34において引
張応力が発生し、ペレット11の周辺部に位置する各接
続端子34では圧縮応力が発生する。
【0038】ところが、接続端子34はペレット11の
剛性の影響により基板21の変形に追従しきれないた
め、各接続端子34は応力が接続端子34自体の強度や
弾性変形、およびパッド32との接着限界を越えると、
クラックや剥離が生ずる。
【0039】以上の原理に対して、本実施例において
は、図8に示されているように、基板21の上面におけ
るペレット11周りに縦溝33が没設されているととも
に、基板21の縦溝33が没設された保護絶縁層29が
横弾性率が小さいポリイミド樹脂により形成されている
ため、熱的変動時における熱膨張係数差によるペレット
11と基板21との変形量の差が縦溝33における塑性
変形によって吸収され、その結果、各接続端子34の剥
離やクラックの発生が防止される。
【0040】すなわち、CCB時、ペレット11と基板
21との熱膨張係数差から基板21は図7に示されてい
る状態に反り返ろうとするが、本実施例においては、基
板21には縦溝33が没設されているため、基板21は
反り返らなくて済む。つまり、図8に示されているよう
に、横弾性率の小さい材料で形成された保護絶縁層29
が、その縦溝33がその間隔を挟めるように変形するこ
とにより、基板21は反り返ることなく、元の形態を維
持することになる。
【0041】このようにして基板21の変形が防止され
るため、ペレット11と基板21との間に形成された接
続端子34には、接続端子34の強度や弾性変形限界、
接着限界を越える応力が作用することはない。その結
果、接続端子34に剥離やクラックが発生する現象は未
然に防止されたことになる。
【0042】なお、本実施例に係る半導体装置につい
て、温度サイクル周期が、1サイクル/時間、温度範囲
が、−50℃〜100℃の温度サイクル試験を実施した
ところ、1000サイクル後においても、接続端子にお
ける熱疲労による断線は発生していなかった。
【0043】前記実施例によれば次の効果が得られる。
基板にペレットがCCBされた半導体装置におい
て、アルミナセラミックから成るベースに横弾性率の小
さい材料から成る保護絶縁層を形成するとともに、この
保護絶縁層に縦溝をペレットを取り囲むように形成する
ことにより、アルミナセラミックとシリコンとの熱膨張
係数差に基づく熱的変動時における基板とペレットとの
変形量の差を、保護絶縁層の縦溝の塑性変形によって吸
収することができるため、その変形量差による基板にお
ける応力を抑制することができ、その結果、CCBによ
る接続端子における剥離やクラックの発生を未然に防止
することができる。
【0044】 CCBによる接続端子における剥離や
クラックの発生を防止することにより、CCBによる半
導体装置の歩留りを高めることができるとともに、その
品質および信頼性を高めることができる。
【0045】 横弾性率の小さい保護絶縁層を形成す
るのに、ポリイミド樹脂を使用することにより、コスト
アップを小さく抑制することができる。
【0046】 前記の効果を高めるには保護絶縁層
29の横弾性率を低くすることが考えられるが、保護絶
縁層29の材料の選定には他の物性からの制限がある。
【0047】 そこで、の効果を高めるためには、
縦溝33の深さを深くすることが望ましい。しかし、こ
の場合には、縦溝の加工に要する時間およびスルーホー
ル導体31の形成に要する時間が増加し、また、スルー
ホール導体の長さが長くなることにより、配線長が長く
なるので、注意を要する。
【0048】図9は本発明の他の実施例である半導体装
置を示す拡大部分断面図である。
【0049】本実施例2が前記実施例1と異なる点は、
保護絶縁層29の上面における縦溝33の内側に嵌合溝
35がペレット11を取り囲むように没設されていると
ともに、この溝35にペレット11と熱膨張係数が近い
材料としてムライトセラミックから成る枠部材36が嵌
入されている点にある。
【0050】枠部材36を嵌める溝35はレーザ照射に
よる加工法により、幅が1mm、深さ0.5mmに形成
されており、この溝35にムライトセラミックが用いら
れて、大きさ12mm□、厚さ0.4mmに形成された
枠部材36が嵌め込まれている。ペレット11の大きさ
は、10mm□、搭載ピッチは15mmに設定されてい
る。縦溝33はペレット11の搭載部間に、レーザ照射
による加工法により、幅1mm、深さ1mmに形成され
ている。
【0051】本実施例においては、熱変動時に、保護絶
縁層29が熱膨張および収縮するのをペレット11と熱
膨張係数が近い材料から成る枠部材36が抑制するた
め、ペレット11と基板21との熱膨張係数差に基づく
応力が接続端子34に加わるのを抑止ないしは抑制する
ことができ、その結果、接続端子34にクラックや剥離
が発生するのをより一層確実に防止することができる。
【0052】図10は本発明の別の他の実施例を示す拡
大部分断面図である。
【0053】本実施例3が前記実施例1と異なる点は、
保護絶縁層29の内部における縦溝33の内側に、ペレ
ット11と熱膨張係数が近い材料から成る枠部材37が
埋め込まれている点にある。
【0054】枠部材37の埋め込みに際しては、枠部材
37の下面のレベルまで基板21を構築した後、枠部材
37の下面において接着用のポリイミドワニスを塗布
し、そ上に枠部材37が置かれる。次いで、枠部材37
を埋め込むようにして、保護絶縁層29の残り分のポリ
イミドワニスがコーティングされる。その後、フルキュ
アされてからスルーホール30が開設される。さらに、
縦溝33が前記実施例1と同様な方法により形成され
る。
【0055】本実施例3によれば、保護絶縁層29にペ
レット11と熱膨張係数が近い材料から成る枠部材37
が埋め込まれているため、枠部材37が保護絶縁層29
の内側領域を外側方向へ引き伸ばす作用が奏されること
になり、その結果、接続端子34にクラックや剥離が発
生するのをより一層確実に防止することができる。
【0056】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0057】例えば、絶縁層を形成するための絶縁材料
としては、ポリイミド樹脂に限らず、エポキシ樹脂等々
を使用してもよい。
【0058】電気配線およびスルーホール導体を形成す
るための材料としては、銅を用いるに限らず、アルミニ
ウム等を用いてもよいし、接着金属層を形成するための
材料としては、チタンを用いるに限らず、クロム等を用
いてもよい。
【0059】電気配線層は、2層に形成するに限らず、
1層に形成してもよいし、3層以上に形成してもよい。
【0060】縦溝はドライエッチング加工法より形成す
るに限らず、物理的エッチング加工法、機械的切削加工
法、さらには、レーザ照射による加熱分解加工法等によ
り形成してもよい。
【0061】なお、切削加工法により縦溝33を形成す
る場合には、保護絶縁層29として横弾性率が小さい絶
縁材料が使用されているため、保護絶縁層29の変形に
よる切削加工精度の低下に注意する必要がある。
【0062】ペレットを基板にフリップチップボンディ
ングする方法としては、CCB法を使用するに限らず、
他のフリップチップ法を使用してもよい。
【0063】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるコンピ
ュータのモジュールに使用される半導体装置に適用した
場合について説明したが、それに限定されるものではな
く、ペレットが基板にフリップチップ法によりボンディ
ングされる半導体装置全般に適用することができる。特
に、本発明は、ペレットと基板との熱膨張係数の差が大
きく、しかも、ペレットサイズが大きい場合に適用し
て、優れた効果が得られる。
【0064】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0065】基板にペレットが接続端子を介してボンデ
ィングされた半導体装置において、基板に縦溝をペレッ
トを取り囲むように形成することにより、基板とペレッ
トとの熱膨張係数差に基づく熱的変動時における基板と
ペレットとの変形量の差を、基板の縦溝の塑性変形によ
って吸収することができるため、その変形量差による基
板における応力を抑制することができ、その結果、接続
端子における剥離やクラックの発生を未然に防止するこ
とができる。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体装置を示す拡大
部分断面図である。
【図2】それに使用されている半導体ペレットを示す斜
視図である。
【図3】その拡大部分断面図である。
【図4】図1の半導体装置に使用されている基板を示す
一部省略斜視図である。
【図5】その拡大部分断面図である。
【図6】その製造途中を示す拡大部分断面図である。
【図7】その作用を説明するための説明図である。
【図8】その作用を説明するための説明図である。
【図9】本発明の他の実施例である半導体装置を示す拡
大部分断面図である。
【図10】本発明の別の他の実施例である半導体装置を
示す拡大部分断面図である。
【符合の説明】
11…ペレット、12…バンプ、13…絶縁膜、14…
電気配線、15…パッシベーション膜、16…スルーホ
ール、17…第1下地層、18…第2下地層、19…第
3下地層、20…本体、21…基板、22…ベース、2
3…第1絶縁層、24…第1電気配線(第1配線)、2
5…第2絶縁層、26…第2電気配線(第2配線)、2
7…スルーホール、28…スルーホール導体、29…保
護絶縁層、30…第2のスルーホール、31…スルーホ
ール導体、32…パッド、33…縦溝、34…接続端
子、35…嵌合溝、36…嵌入枠部材、37…埋め込み
枠部材。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電子回路が作り込まれた半導体ペレット
    が、絶縁基板に接続端子を介して機械的かつ電気的に接
    続されている半導体装置において、 前記絶縁基板における半導体ペレット接続側主面に、縦
    溝が半導体ペレットを取り囲むように没設されているこ
    とを特徴とする半導体装置。
  2. 【請求項2】 前記絶縁基板における少なくとも前記縦
    溝が没設されている絶縁層が、横弾性率の小さい絶縁材
    料により形成されていることを特徴とする請求項1記載
    の半導体装置。
  3. 【請求項3】 前記絶縁基板における前記縦溝の内側
    に、前記半導体ペレットと熱膨張係数が可及的に等しい
    材料から成る枠部材が配設されていることを特徴とする
    請求項1記載の半導体装置。
JP23384891A 1991-08-21 1991-08-21 半導体装置 Pending JPH0547842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23384891A JPH0547842A (ja) 1991-08-21 1991-08-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23384891A JPH0547842A (ja) 1991-08-21 1991-08-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH0547842A true JPH0547842A (ja) 1993-02-26

Family

ID=16961521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23384891A Pending JPH0547842A (ja) 1991-08-21 1991-08-21 半導体装置

Country Status (1)

Country Link
JP (1) JPH0547842A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943212A (en) * 1996-05-01 1999-08-24 Shinko Electric Industries Co., Ltd. Ceramic circuit board and semiconductor device using same
EP1143515A3 (en) * 2000-04-06 2002-09-25 Shinko Electric Industries Co. Ltd. Wiring substrate, method of manufacturing the same and semiconductor device
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
EP1677585A1 (en) * 2004-01-30 2006-07-05 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing same
EP1753278A1 (en) * 2004-05-27 2007-02-14 Ibiden Co., Ltd. Multilayer printed wiring board
US7605075B2 (en) 2004-12-06 2009-10-20 International Business Machines Corporation Multilayer circuit board and method of manufacturing the same
JP2011216743A (ja) * 2010-03-31 2011-10-27 Nec Corp プリント配線板、プリント配線板の製造方法および電子装置
CN102820270A (zh) * 2011-06-09 2012-12-12 欣兴电子股份有限公司 封装基板及其制法
US9893031B2 (en) 2013-11-29 2018-02-13 International Business Machines Corporation Chip mounting structure

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943212A (en) * 1996-05-01 1999-08-24 Shinko Electric Industries Co., Ltd. Ceramic circuit board and semiconductor device using same
EP1143515A3 (en) * 2000-04-06 2002-09-25 Shinko Electric Industries Co. Ltd. Wiring substrate, method of manufacturing the same and semiconductor device
US6660942B2 (en) 2000-04-06 2003-12-09 Shinko Electric Industries Co., Ltd. Semiconductor device with an exposed external-connection terminal
EP1677585A4 (en) * 2004-01-30 2010-05-19 Ibiden Co Ltd MULTILAYER PCB AND MANUFACTURING METHOD THEREFOR
US7971354B2 (en) 2004-01-30 2011-07-05 Ibiden Co., Ltd. Method of manufacturing a multilayer printed wiring board
EP1677585A1 (en) * 2004-01-30 2006-07-05 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing same
US7754978B2 (en) 2004-01-30 2010-07-13 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing the same
US7262975B2 (en) 2004-04-28 2007-08-28 Ibiden Co., Ltd. Multilayer printed wiring board
US7881071B2 (en) 2004-04-28 2011-02-01 Ibiden Co., Ltd. Multilayer printed wiring board
KR100827266B1 (ko) * 2004-04-28 2008-05-07 이비덴 가부시키가이샤 다층 프린트 배선판
US7489521B2 (en) 2004-04-28 2009-02-10 Ibiden Co., Ltd. Multilayer printed wiring board
US8169792B2 (en) 2004-04-28 2012-05-01 Ibiden Co., Ltd. Multilayer printed wiring board
JPWO2005107350A1 (ja) * 2004-04-28 2008-03-21 イビデン株式会社 多層プリント配線板
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
JP4504975B2 (ja) * 2004-04-28 2010-07-14 イビデン株式会社 多層プリント配線板
EP1753278A1 (en) * 2004-05-27 2007-02-14 Ibiden Co., Ltd. Multilayer printed wiring board
JPWO2005117510A1 (ja) * 2004-05-27 2008-04-03 イビデン株式会社 多層プリント配線板
EP1753278A4 (en) * 2004-05-27 2010-05-19 Ibiden Co Ltd MULTILAYER PRINTED CIRCUIT BOARD
JP4846572B2 (ja) * 2004-05-27 2011-12-28 イビデン株式会社 多層プリント配線板
US7605075B2 (en) 2004-12-06 2009-10-20 International Business Machines Corporation Multilayer circuit board and method of manufacturing the same
JP2011216743A (ja) * 2010-03-31 2011-10-27 Nec Corp プリント配線板、プリント配線板の製造方法および電子装置
CN102820270A (zh) * 2011-06-09 2012-12-12 欣兴电子股份有限公司 封装基板及其制法
US9893031B2 (en) 2013-11-29 2018-02-13 International Business Machines Corporation Chip mounting structure
US10141278B2 (en) 2013-11-29 2018-11-27 International Business Machines Corporation Chip mounting structure

Similar Documents

Publication Publication Date Title
US8835221B2 (en) Integrated chip package structure using ceramic substrate and method of manufacturing the same
JP3420703B2 (ja) 半導体装置の製造方法
US7329563B2 (en) Method for fabrication of wafer level package incorporating dual compliant layers
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP4476381B2 (ja) 半導体チップパッケージ及びその製造方法
US7655504B2 (en) Semiconductor device and method of manufacturing the same
US6808962B2 (en) Semiconductor device and method for fabricating the semiconductor device
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
US6548326B2 (en) Semiconductor device and process of producing same
JP3450238B2 (ja) 半導体装置及びその製造方法
JP2000228417A (ja) 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP2002170826A5 (ja)
US6936927B2 (en) Circuit device having a multi-layer conductive path
JP2004119726A (ja) 回路装置の製造方法
US6720209B2 (en) Method for fabricating a circuit device
US7141509B2 (en) Method for fabricating a circuit device
US6883231B2 (en) Method for fabricating a circuit device
JP2011044654A (ja) 半導体装置
JPH0547842A (ja) 半導体装置
JP3627428B2 (ja) 半導体装置
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
JPH0574857A (ja) 半導体装置
JP2003188209A (ja) 半導体装置とその製造方法
KR100343454B1 (ko) 웨이퍼 레벨 패키지