JPH01129494A - プリント回路板の製造方法 - Google Patents

プリント回路板の製造方法

Info

Publication number
JPH01129494A
JPH01129494A JP28738887A JP28738887A JPH01129494A JP H01129494 A JPH01129494 A JP H01129494A JP 28738887 A JP28738887 A JP 28738887A JP 28738887 A JP28738887 A JP 28738887A JP H01129494 A JPH01129494 A JP H01129494A
Authority
JP
Japan
Prior art keywords
hole
solder resist
copper plating
circuit pattern
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28738887A
Other languages
English (en)
Inventor
Shigeru Fujita
繁 藤田
Shusaku Izumi
和泉 修作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28738887A priority Critical patent/JPH01129494A/ja
Publication of JPH01129494A publication Critical patent/JPH01129494A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント回路板、特に高密度プリント回路板
に好適な製造方法の改良に関する。
〔従来の技術〕
従来、UVレジストを用いた貫通孔を有するプリント回
路板の製造法は、貫通孔を有する銅張り積層基板の全面
に、化学銅めっき及びその上に電気めっきを行い、その
UVレジスト(紫外線による感光レジスト)を全面にコ
ーテングし、露光、現像及びエツチングの各処理を行う
いわゆるサブトラクト法と呼ばれる回路形成法である。
この方法の欠点は、貫通孔に所定の銅めっきを行うため
には、表面回路となる基板主表面の銅箔表面全面にも、
同様な厚みの銅めっきが行われ表面回路部分の厚みは、
銅箔厚みと銅めっき厚みとを加算したものになり、通常
70〜80虜の厚さとなってしまう。これにUVレジス
トをコーテングし、露光、現像及びエツチングを行うと
銅層の厚みが厚いため、エツチングファクターが大きく
なり細線微細パターン加工がしづらく、特に高密度回路
パターンの形成において信頼性の向上が望まれていた。
この種の製造法に関連するものとして、実務表面技術V
o1.34.第1.1987年 第51〜56頁が挙げ
られる。
また、銅張り積層板に予め貫通孔と貫通口開口部のラン
ド部及びランドに続く回路パターンが主表面に形成され
た基板の全面に感光性ソルダーレジストをコーテングし
、ランド及び貫通孔をマスクして露光、現像し、ランド
及び貫通孔のみを面熱ソルダーレジストから露出させ、
これら露出部分に化学銅めっきする方法がある。しかし
、この方法の問題点は、露光時に露光光の一部が基材を
透過して貫通孔内のソルダーレジストをも部分的に硬化
し、現像により除去すべき部分のレジストが残存してし
まうということである。このままランド及び貫通孔に化
学銅めっきを行うと、レジスト残存部分にめっきが付着
せず、いわゆるボイド不良となってしまう。この解決法
として、本発明者らは、先に基板表面の回路形成部分に
予め回路を形成しておき、次いで回路部分と貫通孔に第
1次の化学めっきを行い、その後ソルダーレジストをラ
ンド及び貫通孔を除いた基板全面に塗布する方法を提案
(特願昭62−31548) したが、これは回路パタ
ーン形成と感光性ソルダーレジストの形成工程間に第1
次の化学めっきを行うため工程が煩雑となり作業性の上
から開運があった。
〔発明が解決しようとする問題点〕
上記従来技術は、UVレジストの最大の特徴である微細
パターン形成が、全面に銅が厚く形成されるため(銅箔
厚みと化学めっき及び電気めっき厚みとを加算)、結果
的に微細パターンの形成に限度があった。また1本発明
者らの先の提案により微細パターン化は達成されるもの
の工程の煩雑の問題が残り、合理的な製造プロセスが望
まれる。
本発明の目的はこれら従来技術及び先に本発明者らが提
案した発明の問題点を除去することにあり、高密度のプ
リント回路板を合理的な製造プロセスで製造する改良さ
れたプリント回路板の製造方法を提供することにある。
〔問題点を解決するための手段〕
上記目的は、銅張り積層板に貫通孔を開けた後、第1の
化学銅めっきを薄く付け、ホトレジストによる基板表面
に微細な回路パターンを形成した後、ランド及び貫通孔
にのみ必要所定厚みの第2の化学銅めっきを行うことに
より達成される。以下に、本発明方法の特徴点を具体的
に説明する。
(1)銅張り積層板の所定位置に貫通孔を設ける工程;
次いで前記貫通孔内壁面を含む前記基板全面に第1の化
学銅めっきを施す工程;前記貫通孔を含む前記基板全面
にホトレジストを塗布し、所定の回路パターンを得るた
めのマスクを介しての露光、現像及びエツチングの各処
理を経て所定の回路パターンを形成する工程;次いで前
記回路パターン上に残留する前記ホトレジストを除去す
る工程;更に前記貫通孔と前記貫通孔開口部に存するラ
ンド部とを除いた前記回路パターンを含む基板の全面に
ソルダーレジスト膜を形成する工程;及び前記貫通孔と
ランド部に第2の化学銅めっきを施す工程から成ること
を特徴とする。
(2)上記第1の化学銅めっき工程の後に続くホトレジ
スト塗布工程として、電着型UVレジストを用い電着塗
布することを特徴とする。
(3)上記ソルダーレジスト膜を形成する工程として、
感光性ソルダーレジストを上記基板全面に塗布し、上記
貫通孔を含む上記ランド部をマスクして露光及び現像処
理することにより、前記貫通孔と前記貫通孔開口部に存
するランド部とを除いた前記回路パターンを含む基板全
面に前記感光性ソルダーレジストの硬化膜を形成するこ
とを特徴とする。
(4)上記ソルダーレジスト膜を形成する工程として、
スクリーン印刷により、上記貫通孔とランド部とを除い
た上記回路パターンを含む基板前面にソルダーレジスト
膜を形成することを特徴とする。
(5)上記第1の化学銅めっきの厚さを少なくとも0.
5IIIa析出させることを特徴とする。
(6)上記感光性ソルダーレジストとして、UVソルダ
ーレジストを用いることを特徴とする。
上記のとおり、第1の化学銅めっきの一つの役割として
は、回路パターン形成工程において、ホトレジストの露
光時に光の一部が基板を通して貫通孔内壁に漏れて来て
も、この銅めっき膜が遮光作用をするため、貫通孔内の
ホトレジストは硬化することなく、現像時に容易に除去
できる。かかる第1の化学銅めっきの他の一つの役割と
しては、後述するようにホトレジスト塗布工程において
、電着型レジストを用いる場合に貫通孔内壁に導電性を
持たせ電着塗布を可能とすることにある。つまり、化学
銅めっき処理前の貫通孔は、基板の基材である絶縁物が
露出していることから、電気的に非導通であり、このま
までは上記貫通孔内壁にホトレジストの電着塗布ができ
ないからである。
この理由からは第1の化学銅めっきの膜厚は導通に必要
な膜厚となる。しかし、前述の遮光可能な膜厚が支配的
であることから、必要な膜厚は基板内を漏れてくる露光
光を遮光するに必要最小限の厚みがあればよく、実用的
には少なくとも0.5Ijmあればよい6 化学銅めっき液としては第1及び第2の化学銅めっき共
に市販品の周知のものが十分に使用可能である。
ホトレジストも周知の市販品で十分に使用に供されるが
、好ましくは電着型ホトレジストである。
電着型ホトレジストは、薄い膜厚で微細パターンのエツ
チング加工が可能であり、とりわけ紫外線露光用の電着
型UVレジストが高密度回路パターンの形成に好適であ
る。一般にこの種のレジストはアルカリ型であり、例え
ば関西ペイント社製商品名ゾンネE D # 376な
どがある。
上記レジストの現像処理も周知技術で、例えば炭酸ソー
ダ等のアルカリ液で洗浄すればよい。
回路パターン形成時の銅のエツチングも周知技術で対応
でき1例えばアンモニア系のアルカリ液でエツチングす
ることができる。
ソルダーレジストも周知の市販品で十分に対応でき、上
記のとおリスクリーン印刷でランドと貫通孔を除いた基
板の全面に形成することができる。
しかし、より好ましくは感光性ソルダーレジストであり
、周知のホトリソグラフ法により所定箇所に高精度にソ
ルダーレジストの硬化膜を形成することができる。この
種のレジストとしては周知の種々の市販品が使用可能で
あり、例えばエポキシ樹脂とポリアクリレートを主成分
とするUVソルダーレジスト(紫外線露光で硬化するレ
ジストの意)などがある。感光性ソルダーレジストとし
ては、いずれにしても、成る程度の耐熱性(ソルダー温
度に耐える)と感光性とを備えたものであればよい。
〔作用〕
前述したように、基板への貫通孔穴あけ後の第1の化学
銅めっき工程は、回路パターン形成工程におけるホトレ
ジスト露光時の貫通孔内の遮光作用により、現像処理時
にホトレジストの残存がなく、従来この硬化レジストの
残存によりその後の化学銅めっき時に問題となっていた
ボイドの発生を完全に防止することができた。また、こ
のめっき膜で貫通孔内壁を導通可能とすることにより、
回路パターン形成時にホトレジストの電着塗布を可能と
し、高密度回路パターン形成に好適な電着型ホトレジス
トの性能を十分に発揮させることができた。さらにまた
、感光性ソルダーレジスト、特にUVソルダーレジスト
を使用した高密度プリント回路板の製造方法において1
回路パターン形成、ソルダーレジスト工程を連続的に処
理可能とするもので、工程の合理化の上から信頼性の高
い高密度プリント回路板の製造を工業的に実現可能とし
た。
〔実施例〕
以下、本発明の一実施例を第1図(a)〜(g)に示し
た工程に従い説明する。
第1図(a)は、絶縁基材1の両面に銅箔2を積層した
構造の基板を示したもので5通称鋼張り積層板と呼ばれ
ているものである。第1図(b)は上記基板にドリルで
穴あけし貫通孔3を設けた工程図である。第1図(e)
は、貫通孔3を含む基板全面に第1の化学銅めっき4a
を施した工程図である。この化学銅めっきは下記の周知
の化学銅めっき液及びめっき条件を用い、膜厚0.54
の銅めっき膜を形成した。なお、この図には省略されて
いるが、この銅めっきの前処理工程として、貫通孔を設
けた後に基板全面に予め活性化処理として、化学銅めっ
きのための触媒処理が施されている。
(1)化学銅めっき液組成 Cu S O4・5 H20: 13 g / QED
TA−2Na       :40g/QNaOH:1
1.5g/Q ポリエチレングリコール ステアリルアミン :0.1g/Q α、α′−ジピリジル   : 5o+g/ QHCH
O(37%)       :5mg/Q水     
       全体をIQに(2)条件 めっき液温度     =70℃ pH: 12.3 時間         =10分 めっき速度      :3tIm/h第1図(d)は
、第1の化学銅めっきの後にホトレジストとして電着型
UVレジスト5を貫通孔3を含む基板全面に塗布した工
程図である。なお。
使用したホトレジストは関西ペイント社製の商品名ゾン
ネED#376で、電着条件は55m A / dra
2゜1〜3分、極間比11tlocm、 150Vであ
る。
第1図(e)は1回路パターンの描かれたホトマスク(
図示せず)を用いて、紫外線露光を行い、表面回路パタ
ーン部5aとランド及び貫通孔部5bのレジストを硬化
させ、未露光部分のレジストを現像処理して除去したレ
ジストパターン形成工程図である。なお、上記現像処理
は炭酸ソーダで基板を洗浄することにより行った。
第1図(f)は、上記レジスト5a、6bをマスクとし
て、露出している銅層をエツチング除去して回路パター
ンを形成し、更にこの回路パターン上に残ったレジスト
を剥離により除去した回路パターン形成工程図である。
なお、エツチング液としてはアンモニア系のアルカリエ
ツチング液(pH8,1)を用い、レジストの剥離は、
苛性ソーダ液で洗浄することにより行った。
第1図(g)は、最終工程図を示したもので、本発明方
法により得られたプリント回路板の構造を示しており、
処理工程としては、上記第1図(f)の工程を経た基板
の全面にUVソルダーレジストを塗布し、ランド部7及
び貫通孔3をマスクするマスクパターン(図示せず)を
介して紫外線露光及びそれに続く現像処理を行い、ラン
ド部7と貫通孔3を除いて基板の主表面にUVソルダー
レジストの硬化膜6を残し、更に露出した上記ランド部
7と貫通孔3の表面に第2の化学銅めっき処理を上記第
1の化学銅めっき工程と同様の方法で施しくただし、め
っき時間のみ8時間20分とした)、25.の銅めっき
層4bを形成したソルダーレジスト塗布と第2の化学銅
めっき工程図である。
なお、UVソルダーレジストとしては、市販のエポキシ
樹脂とポリアクリレートを主成分とする系のものを使用
した。また、現像処理は炭酸ソーダ液で洗浄することに
より行った。これらの処理工程を経て得られたプリント
回路板は、超高密度化とボイド不良の低減とを図ること
ができるものであった。
なお、上記実施例は本発明の一例を示したに過ぎず、本
発明の構成を変更しない限りにおいて、同様の効果が得
られることは云うまでもない。例えば、上記第1図(g
)のソルダーレジストとしてUVソルダーレジストを用
いたが、感光性のあるソルダーレジストであればUV(
紫外線)レジストに限らずいずれのものでもよい。また
、微細加工の面では感光性レジストを用いたホトリソグ
ラフによるエツチング加工の方が好ましい結果が得られ
るが、加工性を多少緩和することが許されるなら、感光
性レジストに限らずその他周知のレジストを用いスクリ
ン印刷により所望箇所にのみレジストを印刷塗布しても
よい。
〔発明の効果〕
本発明によれば、第1の化学銅めっきにより、貫通孔内
の残存レジストによるボイド不良が低減できること及び
基板表面回路部分の銅箔と薄付は化学銅めっきのみで、
回路パターンを形成できることにより、超高密度化プリ
ント回路板の製造を実現可能とする効果がある。さらに
、回路パターン形成工程とソルダーレジスト形成工程と
を寸断することなく、連続的に作業することができ、工
程の合理化の上からも多大な効果を有し、信頼性の高い
高密度プリント回路板の製造を工業的に実現可能とした
ものであり、産業上貢献するところ多大である。
【図面の簡単な説明】
第1図(a)、(b)、(C)、(d)、(e)、(f
)及び(g)はそれぞれ本発明の一実施例となる工程図
を示したものである。 図において、 1・・・基材       2・・・銅箔3・・・貫通
孔 4a・・・第1の化学銅めっき 4b・・・第2の化学銅めっき 5・・・電着型UVレジスト 5a・・・表面回路パターン部レジスト5b・・・ラン
ドおよび貫通孔部レジスト6・・・UVソルダーレジス
トの硬化膜7・・・ランド部 代理人弁理士  中 村 純之助

Claims (6)

    【特許請求の範囲】
  1. 1.銅張り積層板の所定位置に貫通孔を設ける工程;次
    いで前記貫通孔内壁面を含む前記基板全面に第1の化学
    銅めっきを施す工程;前記貫通孔を含む前記基板全面に
    ホトレジストを塗布し、所定の回路パターンを得るため
    のマスクを介しての露光、現像及びエッチングの各処理
    を経て所定の回路パターンを形成する工程;次いで前記
    回路パターン上に残留する前記ホトレジストを除去する
    工程;更に前記貫通孔と前記貫通孔開口部に存するラン
    ド部とを除いた前記回路パターンを含む基板の全面にソ
    ルダーレジスト膜を形成する工程;及び前記貫通孔とラ
    ンド部に第2の化学銅めっきを施す工程から成ることを
    特徴とするプリント回路板の製造方法。
  2. 2.上記第1の化学銅めっき工程の後に続くホトレジス
    ト塗布工程として、電着型UVレジストを用い電着塗布
    することを特徴とする特許請求の範囲第1項記載のプリ
    ント回路板の製造方法。
  3. 3.上記ソルダーレジスト膜を形成する工程として、感
    光性ソルダーレジストを上記基板全面に塗布し、上記貫
    通孔を含む上記ランド部をマスクして露光及び現像処理
    することにより、前記貫通孔と前記貫通孔開口部に存す
    るランド部とを除いた前記回路パターンを含む基板全面
    に前記感光性ソルダーレジストの硬化膜を形成すること
    を特徴とする特許請求の範囲第1項もしくは第2項記載
    のプリント回路板の製造方法。
  4. 4.上記ソルダーレジスト膜を形成する工程として、ス
    クリーン印刷により、上記貫通孔とランド部とを除いた
    上記回路パターンを含む基板前面にソルダーレジスト膜
    を形成することを特徴とする特許請求の範囲第1項記載
    のプリント回路板の製造方法。
  5. 5.上記第1の化学銅めっきの厚さを少なくとも0.5
    μm析出させることを特徴とする特許請求の範囲第1項
    、第2項、第3項もしくは第4項記載のプリント回路板
    の製造方法。
  6. 6.上記感光性ソルダーレジストとして、UVソルダー
    レジストを用いることを特徴とする特許請求の範囲第3
    項記載のプリント回路板の製造方法。
JP28738887A 1987-11-16 1987-11-16 プリント回路板の製造方法 Pending JPH01129494A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28738887A JPH01129494A (ja) 1987-11-16 1987-11-16 プリント回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28738887A JPH01129494A (ja) 1987-11-16 1987-11-16 プリント回路板の製造方法

Publications (1)

Publication Number Publication Date
JPH01129494A true JPH01129494A (ja) 1989-05-22

Family

ID=17716703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28738887A Pending JPH01129494A (ja) 1987-11-16 1987-11-16 プリント回路板の製造方法

Country Status (1)

Country Link
JP (1) JPH01129494A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217698A (ja) * 1988-07-05 1990-01-22 Mitsubishi Electric Corp 高密度プリント回路板の製造方法
US7726016B2 (en) 2003-05-07 2010-06-01 International Business Machines Corporation Manufacturing method of printed circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217698A (ja) * 1988-07-05 1990-01-22 Mitsubishi Electric Corp 高密度プリント回路板の製造方法
JPH0561796B2 (ja) * 1988-07-05 1993-09-07 Mitsubishi Electric Corp
US7726016B2 (en) 2003-05-07 2010-06-01 International Business Machines Corporation Manufacturing method of printed circuit board
US7834277B2 (en) 2003-05-07 2010-11-16 International Business Machines Corporation Printed circuit board manufacturing method and printed circuit board

Similar Documents

Publication Publication Date Title
US3772101A (en) Landless plated-through hole photoresist making process
JPH01129494A (ja) プリント回路板の製造方法
JPH036880A (ja) ブリント配線板及びその製造方法
JPH07142841A (ja) プリント配線板の製造方法
JPH08186373A (ja) プリント配線板の製造方法
JPH077264A (ja) 印刷配線板の製造方法
JP2001345540A (ja) 回路配線の形成法
GB2087157A (en) Solder plating printed circuit boards
JP2005336552A (ja) 金属エッチング製品の製造方法及び金属エッチング製品
CN108243571A (zh) 柔性电路板的制造方法
JPH03255693A (ja) 印刷配線板の製造方法
JPH0353587A (ja) レジストパターンの形成方法
JPH08204339A (ja) 印刷配線板の製造方法
JPH09260560A (ja) リードフレーム及びその製造方法
JPH01243493A (ja) プリント回路板の製造方法
JPH04326588A (ja) 印刷配線板の製造方法
JP4421706B2 (ja) 表面にメッキパターンを備えた金属部品の製造方法
JP2500659B2 (ja) 印刷配線板の製造方法
JPH04334084A (ja) 配線基板の製造方法
JP3005546B1 (ja) ビルドアップ配線基板の製造方法
JPH01243494A (ja) プリント回路板の製造方法
JPH05243709A (ja) 印刷配線板の製造方法
JPH07321461A (ja) 印刷配線板の製造方法
JPS5832798B2 (ja) 印刷配線板の製造法
JPS6159891A (ja) 印刷配線板の製造方法