JPH0561796B2 - - Google Patents

Info

Publication number
JPH0561796B2
JPH0561796B2 JP63168455A JP16845588A JPH0561796B2 JP H0561796 B2 JPH0561796 B2 JP H0561796B2 JP 63168455 A JP63168455 A JP 63168455A JP 16845588 A JP16845588 A JP 16845588A JP H0561796 B2 JPH0561796 B2 JP H0561796B2
Authority
JP
Japan
Prior art keywords
copper plating
electroless copper
laminate
parts
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63168455A
Other languages
English (en)
Other versions
JPH0217698A (ja
Inventor
Shigeru Kubota
Norimoto Moriwaki
Shohei Eto
Isao Kobayashi
Hiroshi Hishiki
Juichi Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16845588A priority Critical patent/JPH0217698A/ja
Publication of JPH0217698A publication Critical patent/JPH0217698A/ja
Publication of JPH0561796B2 publication Critical patent/JPH0561796B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高密度プリント回路板の製造方
法、特にスルーホールの内面のみに選択的にめつ
きを行う工程を有する同回路板の製造方法に関す
るものである。
〔従来の技術〕
多層基板のスルーホールの内面に銅めつきを施
す場合、従来は、孔あけした銅張積層板にめつき
核処理を施し、薄く無電解銅めつきを行つて電気
的な導通を得た後、電気めつきによつて所望の厚
さのめつきを行う方法がとられてきた。
この方法では、実装密度が増すに伴いスルーホ
ール径が小さくなり、また積層数が増して板厚が
厚くなると、電気めつきの厚さが、スルーホール
の開口部付近で厚く、奥になるにつれて薄くなる
という問題があつた。しかし、この問題は無電解
銅めつきの採用によつて解決できた。
ところが、この無電解銅めつきによれば、スル
ーホール内面に析出した分と同じ厚さの銅が表面
にも析出するため、回路パターン形成のためのエ
ツチング量が増えて、エツチングに時間を要する
だけでなく、サンドエツチングやアンダーカツト
によつてパターン精度が低下することがあつた。
このため、無電解銅めつきは、高密度プリント回
路板の製造には不向であつた。
そこで、こうした問題を解決するために、いく
つかの提案がなされている。
たとえば、特開昭48−8063号公報には、スルー
ホールをあけてからパターンエツチングを行い、
その後めつき核処理を施し、ついで耐めつきソル
ダーレジストを塗布して無電解めつきを行う方法
が提案されている。
また、特開昭48−8062号公報には、孔あけした
銅張積層板に、めつき核処理を施してからパター
ンエツチングを行い、ついで耐めつきソルダーレ
ジストを塗布した後、無電解銅めつきを行う方法
が提案されている。
さらに、特開昭61−70790号公報には、孔あけ
した銅張積層板に、めつき核処理を施し、無電解
銅めつきをスルーホール内の所望厚さよりも薄く
施し、パターンエツチングを行い、耐めつきソル
ダーレジストを塗布した後、少なくともスルーホ
ールの内面を所望厚さまで無電解めつきする方法
が提案されている。
〔発明が解決しようとする課題〕
しかし、これらの提案にも次のような問題があ
る。
すなわち、特開昭48−8063号公報の方法では銅
配線パターンの精度は高くなるが、基材表面にめ
つき核金属粒子が残留するため、マイグレーシヨ
ンを生じて回路パターン間の絶縁性が低下する。
また、特開昭48−8062号公報の方法では、種々
の処理工程においてめつき核が脱離したり、その
機能が低下することがある。
さらに特開昭48−8062号公報や特開昭61−
70790号公報の方法では、ソルダーレジストはイ
ンクとして供給されるため、必要部分に無電解銅
めつきを行うときのマスキングは、スクリーン印
刷で行われる。ところが、このスクリーン印刷の
精度には限界がある。このため、この方法では、
小径スルーホールやピン間配線数の増加には対応
しきれず、高密度プリント回路板の作製は困難で
ある。
この発明は、このような従来の問題点に着目し
てなされたもので、無電解銅めつきをするときの
マスキングレジストとして無電解めつき液に耐性
のあるホトレジストを、特定の組成分で構成し、
かつこれをドライ化した感光性エレメントの状態
で使用することにより、小径スルーホールや高密
度のピン間配線を有する高密度プリント回路板を
容易に製造することができる同回路板の製造方法
を提供することを目的とする。
〔課題を解決するための手段〕
この発明に係る高密度プリント回路板の製造方
法は、次の7工程を備えたものである。各工程
は、それらを模式的に示した第1〜7図によつて
説明する。
(1) 内層加工を行つた銅張積層板1に、第1図の
ように、スルーホール2をあける工程。
(2) スルーホール2をあけた銅張積層板1に、無
電解銅めつきのための活性化処理を施す工程、
すなわち、同積層板1に脱脂、酸化膜除去、粗
化などの処理を行つた後、第2図のように、め
つき核3(通常パラジウム)を付与する工程。
(3) 活性化処理をした銅張積層板1の表面に、所
定の厚さより薄く(通常1〜5μm程度)無電
解銅めつきを施して、第3図のように、第1の
無電解銅めつき層4を形成する工程。
(4) 薄い無電解銅めつき層4の表面に、エツチン
グ(テンテイング法またははんだはがし法な
ど)により、第4図のように、回路パターン5
を形成する工程。
(5) 回路パターン5の上から銅張積層板1に、第
5図のように、無電解銅めつき液に耐性のある
ホトレジスト6を装着する工程。
(6) 写真製版技術を用いてホトレジスト6を露先
し、続いて現像し、第6図のように、レジスト
パターン7を形成する工程。
(7) 少なくともスルーホール2の内面に、第7図
のように、無電解銅めつきを行つて、第1の無
電解銅めつき層4の上に第2の無電解銅めつき
層8(信頼性の観点から15μm以上)を形成
し、両層4,8で所定の厚さの無電解銅めつき
層9を形成する工程。
なお、(5)〜(7)の工程で使用した無電解銅めつき
時のマスキングのためのホトレジスト6はソルダ
ーマスクとして使用される。
この発明で使用する上記ホトレジスト6は、無
電解銅めつき液に耐性を有することが必要であ
る。通常知られているエツチングのためのドライ
フイルムレジストやソルダーマスク用ホトレジス
ト等はアルカリ耐性が不十分であり、この発明で
の使用は困難である。
この発明で使用できるホトレジストとしては、
例えば、次の(a)〜(e)の組成分で構成されるものを
あげることができる。すなわち、 (a) 一般式 (式中、kは1又は2、lは1又は2、mは1
又は2、P1〜(5−k)は水素原子又はメチ
ル基、Q1〜(4−l)は水素原子又はメチル
基、R1〜(5−m)は水素原子又はメチル基、
nは0〜20の整数を示す)で示される多価芳香
族イソシアネートおよび2価アルコールの(メ
タ)アクリル酸モノエステルを反応させてえら
れ、1分中2個以上の(メタ)アクリルロイル
基及び2個以上のウレタン結合を有するポリウ
レタンポリ(メタ)アクリレート10〜60部、 (b) ビスフエノール型エポキシ(メタ)アクレー
ト5〜45部、 (c) 線状高分子化合物20〜60部および、 (d) 光照射を受けて遊離ラジカルを生成する重合
開始剤1〜10部と、 (e) 必要に応じて添加される着色剤、密着性向上
剤、熱重合安定剤、 とで組成され(a)+(b)+(c)の合計量が100部である
ホトレジストをあげることができる。このフオト
レジストは、アルカリ耐性に特に優れており、こ
の発明の実施を可能にする。
なお、上記ホトレジストについては、特開平1
−105240号公報に詳しく説明してある。
上記ホトレジストは、液状レジストとして塗布
することができるが、液状レジストは、塗布時
に、スルーホール2の内部に入りこむので、現像
でこれを完全に除去することは困難である。特
に、0.3mm以下の小径スルーホール2の場合は不
可能である。このため、液状レジストとして塗布
する場合は、穴うめ法によるレジスト塗布などの
ように、煩雑なプロセス工程で処理しなければな
らない。したがつて、この方法は効率的なプリン
ト回路の製造の点からみて好ましくない。
しかし、この問題点は、液状レジストをドライ
化してフイルムとし、これをラミネートすること
で回避することができる。フイルムのラミネート
によれば、スルーホール2にレジストが浸入する
おそれはないし、現像処理で完全に除去すること
もできるからである。
このため、この発明においては、上記組成のホ
トレジストをドライ化した感光性エレメントの状
態で使用するのが好ましい。
感光性エレメントは、真空ラミネーターを用い
て処理すれば、配線間に空気を巻き込むことはな
いので、良好な配線被覆性をもつて積層板1に装
着することができる。
〔作用〕
この発明においては、無電解銅めつき用の、ア
ルカリ耐性の高いホトレジストを、上記組成分で
構成し、かつこれをドライ化した感光性エレメン
トの状態で使用し、これを写真製版技術で露光、
現像してマスキングのためのパターニングを行う
ので、また、第1の無電解銅めつき層の厚さが薄
いため、エツチングによるパターン形成が容易に
なるので、小径スルーホールやピン間配線の高密
度が可能になり、したがつて、高密度プリント回
路板を容易に作成することができる。
〔実施例〕
以下、この発明の実施例を説明する。
実施例 1 (1) ポリウレタンポリアクリレートの合成 一般式(1)で示される多価芳香族イソシアネー
トとして、ミリオネートMR−400(日本ポリウ
レタン工業(株)製)450gと、2−ヒドロキシエ
チルアクリレート400gとメチルエチルケトン
400gとを2のフラスコに入れ、これにオク
チル酸亜鉛1.9gを添加して、60℃で8時間反
応させた。このとき、重合を防止するため、空
気を1ml/minの流量で吹き込みながら反応を
行つた。NCOの測定を常法によつて行い、0.2
以下になつた時点を反応の終了とした。得られ
たポリウレタンポリアクリレートは70重量%の
固形部を含んでいた。
(2) ビスフエノール型エポキシアクリレートの合
成 エピコート828(油化シエル社製、エポキシ当
量190)570g(3当量)およびアクリル酸201
g(2.8モル)を1のフラスコに入れ、重合
禁止剤としてメトキシフエノール0.77g(0.1
重量%)、ベンジルジメチルアミン3.9g(0.5
重量%)を加えて、90℃で6時間反応させた。
その後、常法により酸価を測定し、その値が1
以下になつたときに終点とした。
(3) 感光性エレメントの作製 上記(1)のウレタンアクリレート(固形部は60%
(24部)) 40部 上記(2)のエポキシアクリレート 25部 メタクリル酸メチル・メタクリル酸ブチル・メ
タクリル酸(重量比:80/18/2共重合物、分
子量約15万 40部 2−エチルアントラキノン 4.5部 p−メトキシフエノール 0.1部 メチルエチルケトン 45部 上記組成の感光性樹脂組成物の溶液を調製し
た。
この樹脂液を厚さ25μmのポリエチレンテレ
フタレートフイルム上に塗布し、室温で20分
間、70℃で10分間、100℃で5分間乾燥し、感
光性樹脂組成物の層の厚さが約70μmの感光性
エレメントを得た。
(4) プリント回路板の作製 基板の厚さ1.6mm、銅箔厚さ18μmのガラスエ
ポキシ銅張積層板に、スルーホールおよび部品
孔を形成した。ついで、無電解めつき用の触媒
処理を行つたのち、無電解銅めつき浴(PH
12.5、60℃)に基板を2時間浸漬し、約3μmの
銅膜を全面に施した。
ついて、エツチングレジストを施し、配線パ
ターンを形成した。
この基板上に上記(3)で得た感光性エレメント
を、真空ラミネータを用いて積層した。積層
後、ネガマスクを用いて露光し、次いで80℃で
10分間加熱したのち、1,1,1−トリクロロ
エタンを用いてスプレー現像を行つた(20℃、
80秒間)。現像後、80℃で5分間乾燥し、高圧
水銀灯(80W/cm)を用いて2.5J/cm2照射し
た。その後、150℃で30分間加熱処理を行い保
護膜を形成した。
つぎに、無電解銅めつき浴(PH12.0、60℃)
に基板を12時間浸漬し、厚さ約20μmの銅めつ
きをスルーホールおよび部品孔に施した。無電
解めつき処理後、充分水洗を行つたのち、80℃
で10分間乾燥し、さらに130℃で60分間加熱処
理を行つた。この一連の無電解めつき処理の
間、保護膜の劣化、ふくれ、剥離は起こらず、
充分な耐性を示した。
以上の工程を経て作製したプリント回路板のス
ルーホールには、良好なめつきが施されていた。
半田耐熱試験として255〜265℃の半田浴で10秒間
浸漬したが、めつき膜の剥離は発生しなかつた。
また、ホトレジストも安定であり、クラツクの発
生および剥離は認められず、半田マスクとして充
分用いることが判明した。
実施例 2 (1) ビスフエノール型エポキシアクリレートの合
成 エピコート5050(油化シエル社製、ブロム化
含有エポキシ樹脂、エポキシ当量390)390g
(1当量)、アクリル酸67g(0.94当量)および
メチルエチルケトン460gを1のフラスコに
入れ、重合禁止剤としてメトキシフエノール
0.45g、イミダゾール2.2gを加え、実施例1
と同様にしてエポキシアクリレートを得た。生
成物は約50%重量の固形部を含んでいた。
(2) 感光性エレメントの作製 実施例1のウレタンアクリレート(固形部は40
部) 66部 上記(1)のエポキシアクリレート(固形部は15
部) 30部 メタクリル酸メチル・アクリル酸メチルの共重
合体(重量比80/20/、分子量約15万) 40部 2−エチルアントラキノン 5部 p−メトキシフエノール 0.1部 フタトシアニングリーン 0.4部 ベンゾトリアゾール 0.1部 メチルエチルケトン 40部 上記組成の感光性樹脂組成物の溶液を調製し
た。
この樹脂液を厚さ25μmのポリエチレンテレ
フタレートフイルム上に塗布し、室温で20分
間、70℃で10分間、100℃で5分間乾燥し、感
光性樹脂組成物の層の厚さが約70μmの感光性
エレメントを得た。
(3) プリント回路板の作製 実施例1と同様の基板を用いて、同様の工程
を経て、プリント回路板を作製した。この一連
の無電解めつき処理の間、保護膜の劣化、ふく
れ、剥離は起こらず、充分な耐性を示した。
以上の工程を経て作製したプリント回路板のス
ルーホールには、良好なめつきが施されていた。
半田耐熱試験として255〜265℃の半田浴で10秒間
浸漬したが、めつき膜の剥離は発生しなかつた。
また、ホトレジストも安定であり、クラツクの発
生および剥離は認められず、半田マスクとして充
分用いうることが判明した。
比較例 基板の厚さ1.6mm、銅箔厚さ18μmのガラスエポ
キシ銅張積層板に、スルーホールおよび部品孔を
形成し、無電解銅めつき用の触媒処理を行つたの
ち、実施例1と同じめつき液で約3μmの銅膜を
全面に施した。ついで、常法に従い配線パターン
を形成した。
得られた基板に、溶媒現像型のエツチング用ド
ライフイルムを、真空ラミネータを用いて積層
し、常法でマスキングパターンを作製した。その
後、実施例1と同様に、高圧水銀炉の照射、加熱
処理を行い、無電解銅めつきを行つた。
4〜6時間後、基板をひき上げて銅の析出性を
調べたが、銅の析出は良好であつたが、マスキン
グの保護膜は白化した。さらに、無電解銅めつき
を続行したところ、保護膜の剥離、めつき液のも
ぐり込み等が発生した。このことから、エツチン
グ用のホトレジストは、この発明には適用できな
いことが明らかとなつた。
〔発明の効果〕
以上のように、この発明によれば、無電解銅め
つきをするときのマスキングレジストとして、無
電解銅めつき液に耐性のあるホトレジストを、上
述の特定の組成分で構成し、かつこれをドライ化
した感光性エレメントの状態で使用するので、ま
た、第1の無電解銅めつき層の厚さはわずかであ
るため、エツチングによるパターン形成も従来方
法より影響を受けにくいので、小径スルーホール
や高密度のビン間配線を有する高密度のプリント
回路板を極めて容易に製造することができる。
【図面の簡単な説明】
第1図〜第7図は、この発明による高密度プリ
ント回路板の製造方法を工程順に示す断面図であ
る。 図において、1は銅張積層板、2はスルーホー
ル、3はめつき核、4は第1の無電解銅めつき
層、5は回路パターン、6はホトレジスト、7は
レジストパターン、8は第2の無電解銅めつき
層、9は所定の厚さの無電解銅めつき層を示す。

Claims (1)

  1. 【特許請求の範囲】 1 銅張積層板にスルーホールを形成する工程
    と、その積層板に無電解銅めつきのための活性化
    処理を施す工程と、その積層板の表面に無電解銅
    めつきを所定の厚さより薄く施して第1の無電解
    銅めつき層を形成する工程と、その積層板の表面
    にエツチングにより回路パターンを形成する工程
    と、その積層板に無電解銅めつき液に耐性のある
    ホトレジストを装着する工程と、その積層板に写
    真製版技術を用いてレジストパターンを形成する
    工程と、その積層板の少なくともスルーホールの
    内面の第1の無電解銅めつき層の上に無電解銅め
    つきを施して第2の無電解銅めつき層を形成し、
    両層で所定の厚さの無電解銅めつき層を形成する
    工程とを有し、前記ホトレジストは、次の(a)〜(e)
    の組成分で構成され、かつ(a)、(b)および(c)の組成
    分の合計量が100部のアルカリ耐性を有するフオ
    トレジストであつて、ドライ化した感光性エレメ
    ントの状態で装着することを特徴とする高密度プ
    リント回路の製造方法。 (a) 一般式 (式中、kは1又は2、lは1又は2、mは1
    又は2、P1〜(5−k)は水素原子又はメチ
    ル基、Q1〜(4−l)は水素原子又はメチル
    基、R1〜(5−m)は水素原子又はメチル基、
    nは0〜20の整数を示す)で示される多価芳香
    族イソシアネートおよび2価アルコールの(メ
    タ)アクリル酸モノエステルを反応させてえら
    れ、1分中に2個以上の(メタ)アクリロイル
    基および2個以上のウレタン結合を有するポリ
    ウレタンポリ(メタ)アクリレート10〜60部。 (b) ビスフエノール型エポキシ(メタ)アクレー
    ト5〜45部。 (c) 線状高分子化合物20〜60部。 (d) 光照射を受けて遊離ラジカルを生成する重合
    開始剤1〜10部。 (e) 必要に応じて添加される着色剤、密着性向上
    剤、熱重合安定剤。
JP16845588A 1988-07-05 1988-07-05 高密度プリント回路板の製造方法 Granted JPH0217698A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16845588A JPH0217698A (ja) 1988-07-05 1988-07-05 高密度プリント回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16845588A JPH0217698A (ja) 1988-07-05 1988-07-05 高密度プリント回路板の製造方法

Publications (2)

Publication Number Publication Date
JPH0217698A JPH0217698A (ja) 1990-01-22
JPH0561796B2 true JPH0561796B2 (ja) 1993-09-07

Family

ID=15868430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16845588A Granted JPH0217698A (ja) 1988-07-05 1988-07-05 高密度プリント回路板の製造方法

Country Status (1)

Country Link
JP (1) JPH0217698A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936246A (ja) * 1975-12-19 1984-02-28 バイエル・アクチエンゲゼルシヤフト 樹脂組成物
JPS59125726A (ja) * 1983-01-06 1984-07-20 Mitsubishi Rayon Co Ltd 光重合性樹脂組成物
JPS6170790A (ja) * 1984-09-14 1986-04-11 株式会社日立製作所 プリント回路板の製造方法
JPH01129494A (ja) * 1987-11-16 1989-05-22 Hitachi Ltd プリント回路板の製造方法
JPH01189993A (ja) * 1988-01-25 1989-07-31 Ibiden Co Ltd プリント配線板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936246A (ja) * 1975-12-19 1984-02-28 バイエル・アクチエンゲゼルシヤフト 樹脂組成物
JPS59125726A (ja) * 1983-01-06 1984-07-20 Mitsubishi Rayon Co Ltd 光重合性樹脂組成物
JPS6170790A (ja) * 1984-09-14 1986-04-11 株式会社日立製作所 プリント回路板の製造方法
JPH01129494A (ja) * 1987-11-16 1989-05-22 Hitachi Ltd プリント回路板の製造方法
JPH01189993A (ja) * 1988-01-25 1989-07-31 Ibiden Co Ltd プリント配線板の製造方法

Also Published As

Publication number Publication date
JPH0217698A (ja) 1990-01-22

Similar Documents

Publication Publication Date Title
US5928839A (en) Method of forming a multilayer printed circuit board and product thereof
EP0144063B1 (en) Single exposure process for preparing printed circuits
US4360570A (en) Use of photosensitive stratum to create through-hole connections in circuit boards
EP0428870B1 (en) Photosensitive resin composition for forming conductor patterns and multilayer circuit boards using same
JPH0783168B2 (ja) プリント板の製造方法
JPS5823957B2 (ja) 印刷回路エレメント中にメツキ孔を形成する方法
JPH09298362A (ja) ビルドアップ多層印刷回路基板の製造方法
EP0096701B1 (en) Circuit board fabrication leading to increased capacity
KR100417544B1 (ko) 인쇄 회로 보드, 인쇄 회로 보드 제조 방법, 및 유전 중합체 합성물
KR100199539B1 (ko) 다층인쇄회로판을제조하는방법_
KR900003848B1 (ko) 인쇄 회로 기판의 제조방법
JPH0561796B2 (ja)
JPH06260763A (ja) 多層配線基板の製造方法
JPH0561795B2 (ja)
JP3420860B2 (ja) 無電解めっき用接着剤の粗化方法およびプリント配線板の製造方法
JP3593351B2 (ja) 多層配線基板の製造方法
JP4759883B2 (ja) 絶縁樹脂組成物及びこれを用いた多層配線板の製造方法
JPH08139458A (ja) 多層配線板の製造方法
JPH08174755A (ja) 銅張絶縁シートおよび多層プリント配線板の製造方法
JPH05167227A (ja) プリント配線板の製造法
JP3773567B2 (ja) プリント配線板の製造方法
JPH0766560A (ja) ブラインドホールを有する多層プリント配線板の製造方法
JPH0864930A (ja) プリント配線板の製造方法
JPH0730230A (ja) 印刷回路基板の製造方法
JPH03278591A (ja) 高密度プリント回路板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 15

EXPY Cancellation because of completion of term