JP7404703B2 - 窒化物半導体装置の製造方法及び窒化物半導体装置 - Google Patents

窒化物半導体装置の製造方法及び窒化物半導体装置 Download PDF

Info

Publication number
JP7404703B2
JP7404703B2 JP2019147387A JP2019147387A JP7404703B2 JP 7404703 B2 JP7404703 B2 JP 7404703B2 JP 2019147387 A JP2019147387 A JP 2019147387A JP 2019147387 A JP2019147387 A JP 2019147387A JP 7404703 B2 JP7404703 B2 JP 7404703B2
Authority
JP
Japan
Prior art keywords
region
type
semiconductor device
concentration
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019147387A
Other languages
English (en)
Other versions
JP2021028932A (ja
Inventor
信也 高島
亮 田中
勝典 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019147387A priority Critical patent/JP7404703B2/ja
Priority to US16/919,560 priority patent/US11862686B2/en
Publication of JP2021028932A publication Critical patent/JP2021028932A/ja
Application granted granted Critical
Publication of JP7404703B2 publication Critical patent/JP7404703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、窒化物半導体装置の製造方法及び窒化物半導体装置に関する。
ガードリングを用いた終端構造により電界緩和し、デバイスの耐圧向上を行う上で、ガードリングを構成するｐ型領域はイオン注入で形成される。しかし、窒化ガリウム（ＧａＮ）の場合、イオン注入によるｐ型領域の形成は、比較的に高温での活性化熱処理が必要であるが、分解しやすく実施が困難である。このため、ＧａＮの場合、イオン注入によるガードリングの形成は困難であり、電界緩和を十分に行うことができない可能性がある。
これに対して、特許文献１には、エピタキシャル成長法により形成されたｐ型の窒化ガリウム（以下、ｐ－ＧａＮともいう）の一部をエッチングで除去し、ｐ－ＧａＮが除去された部分にｎ型の窒化ガリウム（以下、ｎ－ＧａＮともいう）を再成長させ、再成長させたｎ－ＧａＮの一部をエッチングで除去することで、ガードリング構造を形成することが開示されている（例えば、特許文献１参照）。
特開２０１５－１７６９４１号公報
特許文献１に開示された方法では、ｐ－ＧａＮの一部をエッチングで除去する必要があるが、一般に、深さ方向へのエッチング量（以下、エッチング深さ）の制御は難しい。特許文献１に開示された方法では、エッチング深さが浅い場合はｐ－ＧａＮを分離できず、深い場合は空乏層の伸びが制限されて十分な電界緩和効果が得られない可能性がある。また、エッチング面にｎ－ＧａＮを再成長させるため、ｐ－ＧａＮとｎ－ＧａＮとの接合界面にエッチングダメージが残る可能性もある。このため、エッチング技術に頼らずに、窒化ガリウム層にｐ型領域を容易に形成する技術が望まれる。
本発明は上記課題に着目してなされたものであって、窒化ガリウム層にｐ型領域を容易に形成することができる窒化物半導体装置の製造方法及び窒化物半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係る窒化物半導体装置の製造方法は、窒化ガリウム層の第１面側に局所的に位置する第１領域に、ｐ型不純物及びｎ型不純物とは異なる元素をイオン注入する工程と、第１領域内に局所的に位置する第２領域にｐ型不純物をイオン注入する工程と、元素とｐ型不純物とがイオン注入された窒化ガリウム層に熱処理を施す工程と、を備える。熱処理を施す工程では、第２領域から、第１領域内であって第２領域の周囲に位置する第３領域へｐ型不純物を熱拡散させる。
本発明の一態様に係る窒化物半導体装置は、窒化ガリウム層の第１面側に局所的に設けられた、結晶欠陥を含む欠陥領域と、欠陥領域内に局所的に設けられたｐ型領域と、を備える。ｐ型領域は、ｐ型不純物を含む第１ｐ型領域と、第１ｐ型領域の周囲に位置する第２ｐ型領域と、を有する。第２ｐ型領域は、第１ｐ型領域よりもｐ型不純物を低濃度に含む。
本発明の別の態様に係る窒化物半導体装置は、窒化ガリウム層の第１面側に局所的に設けられた元素高濃度領域と、元素高濃度領域内に局所的に設けられたｐ型領域と、を備える。元素高濃度領域は、窒化ガリウム層において他の領域よりもｐ型不純物及びｎ型不純物とは異なる元素を高濃度に含む。ｐ型領域は、ｐ型不純物を含む第１ｐ型領域と、第１ｐ型領域の周囲に位置する第２ｐ型領域と、を有する。第２ｐ型領域は、第１ｐ型領域よりもｐ型不純物を低濃度に含む。
本発明によれば、窒化ガリウム層にｐ型領域を容易に形成することができる窒化物半導体装置の製造方法及び窒化物半導体装置を提供することができる。
図１は、本発明の実施形態１に係るＧａＮ半導体装置の構成例を示す平面図である。 図２は、本発明の実施形態１に係るＧａＮ半導体装置の構成例を示す断面図である。 図３は、本発明の実施形態１に係るＧａＮ半導体装置において、ＧａＮ層の深さ方向におけるＭｇ濃度分布の一例を示すグラフである。 図４は、本発明の実施形態１に係るＧａＮ半導体装置において、ＧａＮ層の表面近傍の水平方向におけるＭｇ濃度分布の一例を示すグラフである。 図５は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図６は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図７は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図８は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図９は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図１０は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図１１は、本発明の比較例に係るＭｇ濃度分布を示すグラフである。 図１２は、本発明の実施形態１の変形例に係るＭｇ濃度分布を示すグラフである。 図１３は、本発明の実施形態２に係るＧａＮ半導体装置の構成例を示す断面図である。 図１４は、本発明の実施形態３に係るＧａＮ半導体装置の構成例を示す断面図である。 図１５は、本発明の実施形態４に係るＧａＮ半導体装置の構成例を示す断面図である。 図１６は、本発明の実施形態５に係るＧａＮ半導体装置の構成例を示す断面図である。
以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明では、Ｚ軸の正方向を「上」と称し、Ｚ軸の負方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、領域、層、膜及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。
また、以下の説明において、ＰやＮに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じＰとＰとが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。
＜実施形態１＞
（ＧａＮ半導体装置の構成例）
図１は、本発明の実施形態１に係る窒化ガリウム半導体装置（以下、ＧａＮ半導体装置）１００の構成例を示す平面図である。図１は、Ｘ－Ｙ平面図である。例えば、第１方向（Ｘ軸方向及びＹ軸方向）は、後述のＧａＮ基板１０の第１主面１０ａに平行な方向である。第２方向（Ｚ軸方向）は、第１主面１０ａに直交する方向であり、ＧａＮ半導体装置１００の厚さ方向である。Ｚ軸方向は、窒化ガリウム層（以下、ＧａＮ層）２０の深さ方向でもある。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。なお、ＧａＮ半導体装置１００は、本発明の「窒化物半導体装置」の一例である。
図１に示すように、ＧａＮ半導体装置１００は、活性領域１１０とエッジ終端領域１３０とを有する。活性領域１１０は、ＧａＮ半導体装置１００の厚さ方向に電流が流れる領域であり、縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が配置される領域である。活性領域１１０は、ゲートパッド１１２及びソースパッド１１４を有する。ゲートパッド１１２及びソースパッド１１４は、後述の図２に示すゲート電極６２及びソース電極６８にそれぞれ電気的に接続された電極パッドである。
Ｚ軸方向からの平面視で、エッジ終端領域１３０は、活性領域１１０の周囲を囲んでいる。エッジ終端領域１３０は、活性領域１１０の周りを細い複数のｐ型領域４０（後述の図２参照）でリング状に囲むガードリング構造を有する。エッジ終端領域１３０は、活性領域１１０で発生した空乏層をエッジ終端領域１３０まで広げることにより、活性領域１１０での電界集中を防ぐ機能（すなわち、電界緩和機能）を有する。
図２は、本発明の実施形態１に係るＧａＮ半導体装置１００の構成例を示す断面図である。図２は、図１をＡ－Ａ’線で切断した断面図である。図２に示すように、ＧａＮ半導体装置１００は、窒化ガリウム基板（以下、ＧａＮ基板）１０と、ＧａＮ基板１０の第１主面１０ａ側に設けられたＧａＮ層２０と、ＧａＮ層２０上に設けられたゲート絶縁膜６０と、ゲート絶縁膜６０上に設けられたゲート電極６２と、ＧａＮ層２０上に設けられてゲート電極６２を覆う層間絶縁膜６４と、層間絶縁膜６４上に設けられたソース電極６８と、ＧａＮ基板１０の第２主面１０ｂ側に設けられたドレイン電極７０と、を有する。
ＧａＮ基板１０は、ＧａＮ単結晶基板である。ＧａＮ基板１０は、ｎ型の基板であり、例えばｎ＋型の基板である。ＧａＮ基板１０は、第１主面１０ａと、第１主面１０ａの反対側に位置する第２主面１０ｂとを有する。例えば、ＧａＮ基板１０は、転位密度が１×１０７ｃｍ－２未満の低転位自立基板である。ＧａＮ基板１０が低転位自立基板であることにより、ＧａＮ基板１０上に形成されるＧａＮ層２０の転位密度も低くなる。
また、低転位基板をＧａＮ基板１０に用いることで、ＧａＮ基板１０に大面積のパワーデバイスが形成される場合でも、パワーデバイスにおけるリーク電流を少なくすることができる。これにより、製造装置は、パワーデバイスを高い良品率で製造することができる。また、熱処理において、イオン注入された不純物が転位に沿って深く拡散することを防止することができる。
ＧａＮ層２０は、ＧａＮ基板１０の第１主面１０ａ上にエピタキシャル形成される。ＧａＮ層２０は、ｎ型の層であり、例えばｎ－型の層である。ＧａＮ層２０に含まれるｎ型の不純物は、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、及びＯ（酸素）の一種類以上の元素であってよい。本発明の実施形態では、ｎ型の不純物の一例としてＳｉを用いる。
ＧａＮ層２０において、ｎ型の不純物濃度から特性を補償する不純物濃度を相殺したドナー濃度Ｎｄは、例えば１×１０１５ｃｍ－３以上５×１０１６ｃｍ－３以下であり、一例を挙げると１×１０１６ｃｍ－３である。特性を補償する不純物としては、例えばＣ（炭素）が挙げられる。また、ＧａＮ層２０の厚さ（即ち、ＧａＮ基板１０の第１主面１０ａからＧａＮ層２０の表面２０ａまでの距離）は、例えば１μｍ以上５０μｍ以下であり、一例を挙げると１０μｍである。なお、ＧａＮ層２０の表面２０ａは、本発明の「第１面」の一例である。
ゲート絶縁膜６０は、例えばシリコン酸化膜（ＳｉＯ２膜）で構成されている。ゲート電極６２は不純物をドープしたポリシリコン（Ｐｏｌｙ－Ｓｉ）で構成されている。層間絶縁膜６４は、例えばＳｉＯ２膜で構成されている。層間絶縁膜６４の厚さは、例えば０．５μｍ以上１μｍ以下である。
ソース電極６８は、層間絶縁膜６４に設けられたコンタクトホール６４Ｈを介して、ソース領域２４とコンタクト領域２６とに接している。ソース電極６８は、例えば、接触界面のＴｉ層と、Ａｌ、又は、Ａｌ合金（一例として、ＡｌとＳｉとの合金であるＡｌ－Ｓｉ）で構成されている。ソース電極６８は、ソースパッド１１４（図１参照）を兼ねていてもよい。ドレイン電極７０は、ＧａＮ基板１０の第２主面１０ｂに接している。ドレイン電極７０は、接触界面のＴｉ層と、Ａｌ、又は、Ａｌ合金（一例として、Ａｌ－Ｓｉ）で構成されている。
活性領域１１０のＧａＮ層２０には、ｐ－型のウェル領域２２と、ｎ＋型のソース領域２４と、ｐ＋型のコンタクト領域２６とが設けられている。ウェル領域２２は、ＧａＮ層２０の表面側に設けられている。ウェル領域２２の表面及びその近傍であって、ゲート絶縁膜を６０介してゲート電極６２の直下に位置する領域に、縦型ＭＯＳＦＥＴのチャネルが形成される。また、ソース領域２４とコンタクト領域２６は、ウェル領域２２の内側に配置されている。ソース領域２４とコンタクト領域２６は互いに接している。
エッジ終端領域１３０のＧａＮ層２０には、Ｎ注入領域３０（本発明の「欠陥領域」又は「元素高濃度領域」の一例）と、Ｎ注入領域３０の内側に位置するｐ型領域４０とが設けられている。ｐ型領域４０は、Ｍｇ注入領域４１（本発明の「第１ｐ型領域」の一例）と、Ｍｇ注入領域４１の周囲に位置するＭｇ拡散領域４２（本発明の「第２ｐ型領域」の一例）と、を含む。
Ｎ注入領域３０は、イオン注入により窒素元素（Ｎ）が注入された領域である。Ｎ注入領域３０における窒素元素の濃度は、Ｎ注入領域３０の周囲における窒素元素の濃度よりも高い。Ｎ注入領域３０における窒素元素の濃度は、例えば１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下である。なお、窒素元素は、本発明の「ｐ型不純物及びｎ型不純物とは異なる元素」の一例である。
Ｍｇ注入領域４１は、イオン注入によりマグネシウム（Ｍｇ）が注入された領域である。Ｍｇ注入領域４１におけるマグネシウムの濃度は、Ｍｇ注入領域４１の周囲におけるマグネシウムの濃度よりも高い。
Ｍｇ拡散領域４２は、Ｍｇ注入領域４１に注入されたＭｇが周囲に熱拡散することにより形成された領域である。Ｍｇ拡散領域４２におけるマグネシウムの濃度は、Ｎ注入領域３０におけるマグネシウムの濃度よりも高く、Ｍｇ注入領域４１におけるマグネシウムの濃度よりも低い。
図３は、本発明の実施形態１に係るＧａＮ半導体装置１００において、ＧａＮ層２０の深さ方向におけるＭｇ濃度分布の一例を示すグラフである。図３の横軸は、ＧａＮ層２０の表面２０ａからの深さ（ｎｍ）を示す。図３の縦軸は、ＧａＮ層２０に含まれる元素の濃度（ｃｍ－３）を示す。図３は、図２に示すＢ－Ｂ’線に沿って、Ｍｇ濃度を示している。図３に示すように、ＧａＮ層２０の深さ方向においてＭｇ拡散領域４２のＭｇ濃度は概ね一定であり、例えば１．０×１０１８ｃｍ－３以上１．０×１０１９ｃｍ－３以下の範囲内で概ね一定である。また、ＧａＮ層２０の深さ方向において、Ｍｇ注入領域４１とＭｇ拡散領域４２との境界、及び、Ｍｇ拡散領域４２とＮ注入領域３０との境界で、Ｍｇ濃度がそれぞれ急峻に変化している。
なお、図３において、破線は、イオン注入直後のＭｇ濃度の分布を示す。図３において、一点鎖線は、イオン注入直後の窒素元素（Ｎ）濃度の分布を示す。破線で示すＭｇ濃度と、一点鎖線で示すＮ濃度とについては、後で説明する。
図４は、本発明の実施形態１に係るＧａＮ半導体装置１００において、ＧａＮ層２０の表面２０ａ近傍の水平方向におけるＭｇ濃度分布の一例を示すグラフである。図４の横軸は、ＧａＮ層２０の水平方向における位置を示す。図４の縦軸は、マグネシウムの濃度（ｃｍ－３）を示す。図４に示すように、ＧａＮ層２０の水平方向においてＭｇ拡散領域４２のＭｇ濃度は、概ね一定である。また、ＧａＮ層２０の水平方向においても、Ｍｇ注入領域４１とＭｇ拡散領域４２との境界、及び、Ｍｇ拡散領域４２とＮ注入領域３０との境界では、Ｍｇ濃度がそれぞれ急峻に変化している。
図２に示すように、ＧａＮ層２０の表面２０ａからＭｇ注入領域４１の下端４１ｂまでの距離（すなわち、Ｍｇ注入領域４１の厚さ）をｄ１とすると、距離ｄ１は、例えば１０ｎｍ以上１００ｎｍ以下である。Ｍｇ注入領域４１の下端４１ｂからＭｇ拡散領域４２の下端４２ｂまでの距離（すなわち、Ｍｇ注入領域４１直下におけるＭｇ拡散領域４２の厚さ）をｄ２とすると、距離ｄ２は、例えば１００ｎｍ以上１０００ｎｍ以下である。Ｍｇ拡散領域４２の下端４２ｂからＮ注入領域３０の下端３０ｂまでの距離（すなわち、Ｍｇ拡散領域４２直下におけるＮ注入領域３０の厚さ）をｄ３とすると、距離ｄ３は、例えば５０ｎｍ以上５００ｎｍ以下である。
また、ＧａＮ層２０の表面２０ａにおいて、Ｍｇ拡散領域４２の水平方向の長さ（すなわち、Ｍｇ注入領域４１に含まれるＭｇの水平方向への拡散長）をＬ１とすると、距離Ｌ１は、例えば１００ｎｍ以上１０００ｎｍ以下である。水平方向とは、Ｘ軸方向及びＹ軸方向の少なくとも一方向を含む方向であり、Ｚ軸方向と直交する方向である。また、ＧａＮ層２０の表面２０ａにおいて、隣り合う一方のＭｇ拡散領域４２と他方のＭｇ拡散領域４２との水平方向における間隔をＬ２とすると、間隔Ｌ２は例えば０．２μｍ以上１μｍ以下である。
エッジ終端領域１３０のガードリング構造は、Ｍｇ注入領域４１とＭｇ拡散領域４２とで構成されるｐ型領域４０を複数備える。複数のｐ型領域４０が、活性領域１１０の周りをリング状に囲むことによって、活性領域１１０周辺の電界が緩和され、ＧａＮ半導体装置１００の耐圧が維持される。ガードリング構造による電界緩和機能を高めるため、ｐ型領域４０を構成するＭｇ注入領域４１とＭｇ拡散領域４２は、以下のように設計されていることが好ましい。
Ｍｇ注入領域４１におけるＭｇ濃度は、表面２０ａ近傍において、１×１０１９ｃｍ－３以上であることが好ましい。また、Ｍｇ拡散領域４２におけるＭｇ濃度は、１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下であることが好ましく、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下であることがより好ましい。
また、Ｍｇ拡散領域４２は、Ｍｇ注入領域４１の深さ方向及び水平方向の周囲において、それぞれ１００ｎｍ以上の幅を有することが好ましい。すなわち、上記の距離ｄ２と、距離Ｌ１はそれぞれ１００ｎｍ以上であることが好ましい。
また、Ｍｇ拡散領域４２とＮ注入領域３０との間において、Ｍｇ濃度が１×１０１８ｃｍ－３以上から１×１０１７ｃｍ－３以下に変化する（すなわち、Ｍｇ濃度が１／１０以下となる）部分の幅は、１００ｎｍ以下であることが好ましく、５０ｎｍ以下であることがより好ましい。
Ｍｇ注入領域４１とＭｇ拡散領域４２とで構成されるｐ型領域４０は、水平方向に繰り返し配置されていることが好ましい。この場合、Ｍｇ拡散領域４２の間隔Ｌ２は、１μｍ以下であることが好ましく、０．５μｍ以下であることがより好ましい。ｐ型領域４０の数と、間隔Ｌ２は、ガードリング構造に要求される耐圧に応じて、任意に設計してよい。
（ＧａＮ半導体装置の製造方法）
次に、本開示の実施形態に係るＧａＮ半導体装置１００の製造方法を説明する。図５から図１０は、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法を工程順に示す断面図である。ＧａＮ半導体装置１００は、成膜装置、露光装置、エッチング装置、イオン注入装置、熱処理装置など、各種の製造装置によって製造される。
図５に示すように、製造装置は、ＧａＮ基板１０上にＧａＮ層２０を形成する。例えば、製造装置は、有機金属成長法（ＭＯＣＶＤ）またはハライド気相成長法（ＨＶＰＥ）等により、ｎ＋型のＧａＮ基板１０上にｎ型のＧａＮ層２０をエピタキシャル形成する。
次に、製造装置は、フォトリソグラフィ技術とイオン注入技術とを用いて、活性領域１１０（図２参照）のＧａＮ層２０にＭｇとＳｉとを局所的に注入する。例えば、製造装置は、ｐ－型のウェル領域２２（図２参照）が形成される領域２２’にＭｇをイオン注入する。製造装置は、ｎ＋型のソース領域２４（図２参照）が形成される領域２４’にＳｉをイオン注入する。製造装置は、ｐ＋型のコンタクト領域２６（図２参照）が形成される領域２６’にＭｇをイオン注入する。上記の領域２２’、２４’、２６’に対する各イオン注入工程は、実行する順に制限はなく、任意の順で実行してよい。
次に、図６に示すように、製造装置は、フォトリソグラフィ技術とイオン注入技術とを用いて、エッジ終端領域１３０（図２参照）のＧａＮ層２０に窒素元素（Ｎ）を局所的に注入する。窒素元素が注入される領域は、Ｎ注入領域３０が形成される領域３０’ （本発明の「第１領域」の一例）である。窒素元素をイオン注入する工程では、例えば、図３の一点鎖線で示すように、注入した窒素元素がＧａＮ層２０の表面２０ａから深さ３００ｎｍの位置まで概略一定濃度となるように、注入エネルギーと注入量を変えて複数回イオン注入を行う。窒素元素がイオン注入されることにより、上記の領域３０’に結晶欠陥が生じる。
次に、図７に示すように、製造装置は、フォトリソグラフィ技術とイオン注入技術とを用いて、エッジ終端領域１３０（図２参照）のＧａＮ層２０にマグネシウム（Ｍｇ）を局所的に注入する。Ｍｇが注入される領域４１’（本発明の「第２領域」の一例）は、Ｍｇ注入領域４１が形成される領域３０’である。Ｍｇをイオン注入する工程では、図３の破線で示すように、Ｍｇの注入ピークが窒素元素の注入深さ（例えば、ＧａＮ層２０の表面２０ａから深さ３００ｎｍの位置）よりも十分に浅くなるように、注入エネルギーが設定される。ＧａＮ層の表面２０ａと窒素元素の最も深い注入ピークとの間の位置にＭｇの注入ピークを形成する。
つまり、窒素元素の注入領域の中にＭｇの注入ピークが位置するように、Ｍｇの注入エネルギーが設定される。また、窒素元素の注入領域のうち、ＧａＮ層２０の表面２０ａに近い位置に、Ｍｇの注入ピークが位置するように、Ｍｇの注入エネルギーが設定されることが好ましい。これにより、図２に示した距離ｄ２を大きくすることができる。
なお、上記の領域３０’に対する窒素元素のイオン注入工程と、上記の領域４１’に対するＭｇのイオン注入工程は、実行する順に制限はなく、任意の順で実行してよい。製造装置は、窒素元素のイオン注入を行った後でＭｇをイオン注入してもよいし、Ｍｇをイオン注入した後で窒素元素をイオン注入してもよい。
次に、図８に示すように、製造装置は、ＧａＮ層２０上に保護膜５０を形成する。保護膜５０は、熱処理中においてＧａＮ層２０からＳｉ、Ｍｇ、窒素元素が放出されることを防ぐ機能を有する。窒素元素がＧａＮ層２０から放出された位置には窒素空孔が形成される。窒素空孔は、ドナー型欠陥として機能し得るので、Ｐ型特性の発現が阻害される可能性がある。これを防ぐことを目的に、製造装置は、ＧａＮ層２０上に保護膜５０を形成する。なお、製造装置は、ＧａＮ層２０上に図示しない絶縁膜を介して保護膜５０を形成してもよい。また、製造装置は、ＧａＮ層２０上だけでなく、ＧａＮ基板１０の第２主面１０ｂ側にも保護膜５０を形成してもよい。
保護膜５０は、耐熱性が高く、絶縁膜と良好な密着性を有し、保護膜５０からＧａＮ層２０側へ不純物が拡散せず、かつ、ＧａＮ層２０に対して選択的に除去可能であることが好ましい。保護膜５０は、窒化アルミニウム（ＡｌＮ）膜、ＳｉＯ２膜または窒化シリコン（ＳｉＮ）膜である。一例を挙げると、保護膜５０は、ＡｌＮ膜であり、厚さは３００ｎｍである。
次に、製造装置は、ＧａＮ基板１０とＧａＮ層２０とを含む積層体に熱処理を施す。熱処理の条件は、例えば、窒素雰囲気中で、１３００℃、５分である。この熱処理により、ＧａＮ層２０にイオン注入されたＳｉ、Ｍｇが拡散、活性化する。これにより、図９に示すように、ＧａＮ層２０に、ｐ－型のウェル領域２２と、ｎ＋型のソース領域２４と、ｐ＋型のコンタクト領域２６と、Ｎ注入領域３０と、Ｍｇ注入領域４１と、Ｍｇ拡散領域４２とが形成される。Ｍｇ拡散領域４２は、Ｍｇ注入領域４１から、窒素元素のイオン注入によって結晶欠陥が生じた領域３０’にＭｇが熱拡散し、活性化することによって形成される。
次に、製造装置は、ＧａＮ層２０上から保護膜５０（図７参照）を除去する。次に、製造装置は、図１０に示すように、ＧａＮ層２０上にゲート絶縁膜６０と、ゲート電極６２と、層間絶縁膜６４と、コンタクトホール６４Ｈとを形成する。次に、製造装置は、コンタクトホール６４Ｈを埋め込むようにソース電極６８（図２参照）を形成する。以上の工程を経て、図２に示したＧａＮ半導体装置１００が完成する。
以上説明したように、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法は、ＧａＮ層２０の表面２０ａ側に局所的に位置する領域３０’に、窒素元素（Ｎ）をイオン注入する工程と、窒素元素がイオン注入される領域３０’内に局所的に位置する領域４１’にｐ型不純物の一例となるマグネシウム（Ｍｇ）をイオン注入する工程と、窒素元素とＭｇとがイオン注入されたＧａＮ層２０に熱処理を施す工程と、を備える。熱処理を施す工程では、Ｍｇがイオン注入された領域４１’から、窒素元素がイオン注入され領域３０’内であって領域４１’の周囲に位置する領域４２’へＭｇを熱拡散させる。
実施形態１に係る製造方法によれば、ＧａＮ層２０の表面２０ａ側に局所的に位置する領域３０’は、窒素元素がイオン注入されることにより、ＧａＮ層２０の他の領域よりも結晶欠陥を高濃度に含む欠陥領域となる。欠陥領域内にＭｇがイオン注入され、イオン注入されたＭｇは熱処理により熱拡散する。結晶欠陥がないＧａＮよりも結晶欠陥を含むＧａＮの方がＭｇは熱拡散しやすい。このため、領域４１’に導入されたＭｇは、比較低温かつ短時間で、領域４２’まで熱拡散する。これにより、ｎ－型のＧａＮ層２０に、ｐ＋型のＭｇ注入領域４１と、ｐ型のＭｇ拡散領域４２とを容易に形成することができる。
また、実施形態１に係る製造方法によれば、エッチング技術に頼らずに、ｎ－型のＧａＮ層２０にｐ型領域４０（ｐ＋型のＭｇ注入領域４１と、ｐ型のＭｇ拡散領域４２）を局所的に形成することができる。ｐ型領域４０の形成工程では、ＧａＮ層２０をエッチングする必要はないため、ｎ－型のＧａＮ層２０とｐ型領域４０との間のｐｎ接合面にエッチングダメージは生じない。これにより、例えば、ｐ型領域４０を含むガードリング構造において、エッチングダメージに起因して耐圧等の特性がばらつくことを抑制することができる。
また、実施形態１に係る製造方法によれば、ｎ－ＧａＮにｐ－ＧａＮを再成長させることなく、ｎ－型のＧａＮ層２０にｐ型領域４０を局所的に形成することができる。ｐ型領域４０の形成工程では、ｐ－ＧａＮの再成長を行う必要はないため、ｎ－型のＧａＮ層２０とｐ型領域４０との間のｐｎ接合面にシリコン（Ｓｉ）や酸素（Ｏ）の濃度が高い領域を形成しない。ＧａＮにおいてシリコン（Ｓｉ）及び酸素（Ｏ）は、ｎ型不純物として機能する。上記のｐｎ接合面に高濃度ｎ型不純物領域は形成されないため、例えば、ｐ型領域４０を含むガードリング構造において、高濃度ｎ型不純物領域に起因して耐圧等の特性がばらつくことを抑制することができる。
また、実施形態１に係る製造方法によれば、Ｍｇのイオン注入の処理条件（例えば、Ｍｇのドーズ量、Ｍｇの注入エネルギー）と、熱処理の条件（例えば、熱処理温度、熱処理時間）と、窒素元素（Ｎ）のイオン注入の処理条件（例えば、Ｎのドーズ量、Ｎの注入エネルギー）とによって、ｐ型領域４０におけるＭｇ濃度の分布を調整することができる。例えば、ｐ型領域４０として、Ｍｇ濃度が１．０×１０１９ｃｍ－３以上１．０×１０２０ｃｍ－３以下であるＭｇ注入領域４１と、Ｍｇ濃度が１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下であるＭｇ拡散領域４２とを形成することができる。
また、図３に示したように、Ｍｇ拡散領域４２のＭｇ濃度について、深さ方向の分布を１×１０１８ｃｍ－３付近で一定にするとともに、ｎ－型のＧａＮ層２０との界面付近では深さ方向の分布を急峻に変化させることができる。例えば、ＧａＮ層２０の深さ方向（Ｚ軸方向）において、Ｍｇ拡散領域４２から遠ざかるにしたがってＭｇ濃度がＭｇ拡散領域４２の１／１０以下（例えば、１×１０１７ｃｍ－３付近）まで低下する領域の幅を１００ｎｍ以下とすることができる。
図１１は、本発明の比較例に係るＭｇ濃度分布を示すグラフである。図１１の横軸は、ＧａＮの表面からの深さ（ｎｍ）を示す。図３の縦軸は、ＧａＮに含まれるＭｇ元素の濃度（ｃｍ－３）を示す。この比較例は、ＧａＮに窒素元素をイオン注入しなかった場合の、Ｍｇ濃度の分布を示す図である。図１１に示す比較例では、図３に示したデータを取得したときと同じ条件でＧａＮにＭｇをイオン注入し、熱処理を行っているが、窒素元素のイオン注入は行っていない。このため、図１１に示す比較例では、Ｍｇ拡散領域のＭｇ濃度について、深さ方向の分布を１×１０１８ｃｍ－３付近で一定にすることができていない。
本発明の実施形態１に係るＧａＮ半導体装置１００は、ＧａＮ層２０の表面２０ａ側に局所的に設けられたＮ注入領域３０と、Ｎ注入領域３０内に局所的に設けられたｐ型領域４０と、を備える。Ｎ注入領域３０は、ＧａＮ層２０において他の領域よりも窒素元素を高濃度に含む領域であり、窒素元素がイオン注入されることにより生じた結晶欠陥を含む領域である。ｐ型領域４０は、Ｍｇを含むＭｇ注入領域４１と、Ｍｇ注入領域４１よりもＭｇを低濃度に含み、Ｍｇ注入領域４１の周囲に位置するＭｇ拡散領域４２と、を有する。例えば、Ｍｇ拡散領域４２は、Ｘ軸方向及びＹ軸方向においてＭｇ注入領域４１の側部に接し、かつ、Ｚ軸方向においてＭｇ注入領域４１の下部に接している。
上記の実施形態１に係る製造方法は、このような構造を有するＧａＮ半導体装置１００を製造することができる。
（変形例）
図１２は、本発明の実施形態１の変形例に係るＭｇ濃度分布を示すグラフである。図１２の横軸は、ＧａＮ層２０の表面２０ａからの深さ（ｎｍ）を示す。図１２の縦軸は、ＧａＮ層２０に含まれる元素の濃度（ｃｍ－３）を示す。また、図１２において、破線は、イオン注入直後のＭｇ濃度の分布を示す。図３において、一点鎖線は、イオン注入直後の窒素元素（Ｎ）濃度の分布を示す。
本発明の実施形態１では、図７に示したＭｇのイオン注入工程を、Ｍｇの注入エネルギーを変えて複数行ってもよい。これにより、図１２の破線で示すように、イオン注入直後のＭｇ濃度の分布を、図３に示した分布とは異なる形にしてもよい。例えば、ＧａＮ層２０の表面２０ａから深さ１００ｎｍから２５０ｎｍの範囲内で、イオン注入直後のＭｇ濃度の分布をほぼ一定にしてもよい。この場合、図１２の実線で示すように、熱処理後のＭｇ濃度の分布も、図３に示した分布とは異なる形となる。例えば、ＧａＮ層２０の表面２０ａから深さ１００ｎｍから２５０ｎｍの範囲内で、熱処理後のＭｇ濃度の分布はほぼ一定になる。このような場合であって、上記の実施形態１と同様に、ｎ－型のＧａＮ層２０に、ｐ＋型のＭｇ注入領域４１と、ｐ型のＭｇ拡散領域４２とを容易に形成することができる。
なお、本発明の実施形態１では、図３に示した濃度分布を有するｐ型領域４０と、図１２に示した濃度分布を有するｐ型領域４０とを同一基板内に形成してもよい。この場合、両方のｐ型領域４０は、同一の熱処理工程を経て形成される。
上記の実施形態１では、本発明の「ｐ型不純物及びｎ型不純物とは異なる元素」として、窒素元素（Ｎ）を用いることを説明した。しかしながら、本発明の実施形態はこれに限定されない。本発明の実施形態では、「ｐ型不純物及びｎ型不純物とは異なる元素」として、窒素元素（Ｎ）以外の元素を用いてもよく、例えば、リン（Ｐ）、ヒ素（Ａｓ）を用いてもよい。このような態様であっても、ＧａＮ層２０に結晶欠陥を形成することができる。
＜実施形態２＞
図１３は、本発明の実施形態２に係るＧａＮ半導体装置１００Ａ（本発明の「窒化物半導体装置」の一例）の構成例を示す断面図である。ＧａＮ半導体装置１００Ａは、本発明の「窒化物半導体装置」の一例である。図１３に示すように、ＧａＮ半導体装置１００Ａは、Ｍｇ注入領域４１に接続する電極７１を有する。電極７１は、活性領域１１０に設けられたゲート電極６２、ソース電極６８、ゲートパッド１１２及びソースパッド１１４とは電気的に分離した、独立した電極である。
このような構成であっても、実施形態１と同様の効果を奏する。また、ＧａＮ半導体装置１００Ａでは、電極７１を介してｐ型領域４０に電圧を印加することができる。ｐ型領域４０からｎ－型のＧａＮ層２０側へ空乏層を広げることができるので、ＧａＮ半導体装置１００Ａの耐圧向上に寄与することができる。
＜実施形態３＞
図１４は、本発明の実施形態３に係るＧａＮ半導体装置１００Ｂの構成例を示す断面図である。ＧａＮ半導体装置１００Ｂは、本発明の「窒化物半導体装置」の一例である。図１４に示すように、ＧａＮ半導体装置１００Ｂでは、ガードリング構造を構成する複数のｐ型領域４０について、水平方向の間隔Ｌ２が活性領域１１０からエッジ終端領域１３０の外周部に向かって徐々に広がっている。
例えば、活性領域１１０に近い側の間隔Ｌ２は１μｍ以下であり、活性領域１１０からエッジ終端領域１３０の外周部に向かって徐々に１μｍ以上の大きさに広がっていてもよい。
このような構成であっても、実施形態１と同様の効果を奏する。また、ＧａＮ半導体装置１００Ｂでは、耐圧の設計値によって、間隔Ｌ２の大きさと、間隔Ｌ２の変化幅を調整することができる。これにより、ＧａＮ半導体装置１００Ｂの耐圧向上に寄与することができる。
＜実施形態４＞
図１５は、本発明の実施形態４に係るＧａＮ半導体装置１００Ｃの構成例を示す断面図である。ＧａＮ半導体装置１００Ｃは、本発明の「窒化物半導体装置」の一例であり、プレーナゲート構造の縦型ＭＯＳＦＥＴを備える。図１５に示すように、本発明の実施形態４に係るＧａＮ半導体装置１００Ｃでは、活性領域１１０にＮ注入領域３０Ａが設けられている。活性領域１１０のＮ注入領域３０Ａ内に、ｐ－型のウェル領域２２と、ｎ＋型のソース領域２４と、ｐ＋型のコンタクト領域２６とが設けられている。
Ｎ注入領域３０Ａは、実施形態１で説明したＮ注入領域３０と同様に、ＧａＮ層２０の表面２０ａに窒素元素をイオン注入することによって形成される。また、ｐ＋型のコンタクト領域２６は、実施形態１で説明したＭｇ注入領域４１と同様に、Ｎ注入領域３０ＡにＭｇがイオン注入され、熱処理が施されることによって形成される。ｐ－型のウェル領域２２は、実施形態１で説明したＭｇ拡散領域４２と同様に、ｐ＋型のコンタクト領域２６に含まれるＭｇが、上記の熱処理でコンタクト領域２６の周囲に熱拡散することによって形成される。
このような構成であれば、ＧａＮ層２０にｐ－型のウェル領域２２と、ｐ＋型のコンタクト領域２６とを容易に形成することができる。また、拡散領域にゲート構造を設けることによりｐ型特性の良い部分にチャネルを形成するため、チャネルの特性を向上させることができ、縦型ＭＯＳＦＥＴのオン抵抗を低減することができる。さらに、Ｍｇ拡散領域で形成するｐ型領域を活性部のｐｎ接合に用いるため、活性領域のｐ－型のウェル領域２２の空乏化が緩和され接合耐圧が向上する。これにより、低オン抵抗で、高耐圧のデバイスを実現することができる。
なお、実施形態４においても、実施形態１から３と同様に、エッジ終端領域１３０にＮ注入領域３０とＭｇ注入領域４１とＭｇ拡散領域４２とを形成してもよい。この場合、活性領域１１０とエッジ終端領域１３０とで、窒素元素の注入条件を互いに同一とし、両領域に一括して窒素元素をイオン注入してもよい。また、活性領域１１０とエッジ終端領域１３０とで、窒素元素の注入条件を互いに異なる条件とし、両領域に対して窒素元素を打ち分けてもよい。
活性領域１１０とエッジ終端領域１３０とで窒素元素を打ち分ける場合は、活性領域１１０に形成されるｐ－型のウェル領域２２のＭｇ濃度と、エッジ終端領域１３０に形成されるＭｇ拡散領域４２のＭｇ濃度は、互いに異なる分布となる。窒素元素の注入条件を調整することによって、熱処理後のＭｇ濃度を所望の分布に合わせ込むことが可能である。
＜実施形態５＞
図１６は、本発明の実施形態５に係るＧａＮ半導体装置１００Ｄの構成例を示す断面図である。ＧａＮ半導体装置１００Ｄは、本発明の「窒化物半導体装置」の一例であり、トレンチゲート構造の縦型ＭＯＳＦＥＴを備える。
図１６に示すように、本発明の実施形態５に係るＧａＮ半導体装置１００Ｄでは、活性領域１１０にＮ注入領域３０Ａが設けられている。活性領域１１０のＮ注入領域３０Ａ内に、ｐ－型のウェル領域２２と、ｎ＋型のソース領域２４と、ｐ＋型のコンタクト領域２６とが設けられている。また、ＧａＮ半導体装置１００Ｄでは、活性領域１１０のＮ注入領域３０Ａ内にトレンチが設けられ、トレンチ内にゲート絶縁膜６０を介してゲート電極６２が設けられている。
実施形態４と同様に、Ｎ注入領域３０Ａは、ＧａＮ層２０の表面２０ａに窒素元素をイオン注入することによって形成される。ｐ＋型のコンタクト領域２６は、Ｎ注入領域３０ＡにＭｇがイオン注入され、熱処理が施されることによって形成される。ｐ－型のウェル領域２２は、ｐ＋型のコンタクト領域２６に含まれるＭｇが、上記の熱処理でコンタクト領域２６の周囲に熱拡散することによって形成される。
実施形態５において、ｐ－型のウェル領域２２は、複数のウェル領域が水平方向で互いにつながるような寸法で形成される。トレンチは、複数のウェル領域の水平方向におけるつなぎ目に相当する領域に形成される。トレンチは、ウェル領域２２を突き抜けてＮ注入領域３０Ａが底部となるような寸法で形成される。ゲート絶縁膜６０は、トレンチの底面及び内側面を覆うように形成される。ゲート電極６２は、ゲート絶縁膜６０を介してトレンチ内を埋め込むように形成される。
実施形態５においても、拡散領域にゲート構造を設けることによりｐ型特性の良い部分にチャネルを形成するため、チャネルの特性を向上させることができ、縦型ＭＯＳＦＥＴのオン抵抗を低減することができる。また、Ｍｇ拡散領域で形成するｐ型領域を活性部のｐｎ接合に用いるため、活性領域のｐ－型のウェル領域２２の空乏化が緩和され接合耐圧が向上する。これにより、低オン抵抗で、高耐圧のデバイスを実現することができる。
＜その他の実施形態＞
上記のように、本発明は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
例えば、ゲート絶縁膜６０には、シリコン酸窒化（ＳｉＯＮ）膜、酸化アルミニウム（Ａｌ２Ｏ３）膜、ハフニウムシリコン酸化（ＨｆＳｉＯ）膜、シリコン窒化物（Ｓｉ３Ｎ４）膜も使用可能である。また、ゲート絶縁膜６０には、単層の絶縁膜をいくつか積層した複合膜等も使用可能である。ゲート絶縁膜６０としてＳｉＯ２膜以外の絶縁膜を用いた縦型ＭＯＳＦＥＴは、縦型ＭＩＳＦＥＴと呼んでもよい。ＭＩＳＦＥＴは、ＭＯＳＦＥＴを含む、より包括的な絶縁ゲート型トランジスタを意味する。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
なお、本発明は以下のような構成も取ることができる。
（１）窒化ガリウム層の第１面側に局所的に位置する第１領域に、ｐ型不純物及びｎ型不純物とは異なる元素をイオン注入する工程と、
前記第１領域内に局所的に位置する第２領域に前記ｐ型不純物をイオン注入する工程と、
前記元素と前記ｐ型不純物とがイオン注入された前記窒化ガリウム層に熱処理を施す工程と、を備え、
前記熱処理を施す工程では、
前記第２領域から、前記第１領域内であって前記第２領域の周囲に位置する第３領域へ前記ｐ型不純物を熱拡散させる、窒化物半導体装置の製造方法。
（２）前記ｐ型不純物をイオン注入する工程では、
前記第１面と垂直に交わる第１方向において、前記第１面と前記元素の最も深い注入ピークとの間の位置に前記ｐ型不純物の注入ピークを形成する、
前記（１）に記載の窒化物半導体装置の製造方法。
（３）前記窒化ガリウム層に熱処理を施す工程では、
前記ｐ型不純物の濃度が１．０×１０１９ｃｍ－３以上１．０×１０２０ｃｍ－３以下である第１ｐ型領域を前記第２領域に形成する、
前記（１）又は（２）に記載の窒化物半導体装置の製造方法。
（４）前記窒化ガリウム層に熱処理を施す工程では、
前記ｐ型不純物の濃度が１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下である第２ｐ型領域を前記第３領域に形成する、
前記（１）から（３）のいずれか１項に記載の窒化物半導体装置の製造方法。
（５）前記元素は窒素である、
前記（１）から（４）のいずれか１項に記載の窒化物半導体装置の製造方法。
（６）前記ｐ型不純物はマグネシウムである、
前記（１）から（５）のいずれか１項に記載の窒化物半導体装置の製造方法。
（７）窒化ガリウム層の第１面側に局所的に設けられた、結晶欠陥を含む欠陥領域と、
前記欠陥領域内に局所的に設けられたｐ型領域と、を備え、
前記ｐ型領域は、
ｐ型不純物を含む第１ｐ型領域と、
前記第１ｐ型領域よりも前記ｐ型不純物を低濃度に含み、前記第１ｐ型領域の周囲に位置する第２ｐ型領域と、を有する窒化物半導体装置。
（８）前記第２ｐ型領域は、前記第１面に垂直な第１方向において前記第１ｐ型領域の下部に接し、かつ、前記第１面に平行な第２方向において前記第１ｐ型領域の側部に接している、
前記（７）に記載の窒化物半導体装置。
（９）前記第２ｐ型領域において、前記第１ｐ型領域の下部と接する部分の前記第１方向の長さと、前記第１ｐ型領域の側部と接する部分の第２方向の長さは、それぞれ１００ｎｍ以上である、
前記（８）に記載の窒化物半導体装置。
（１０）前記第２ｐ型領域における前記ｐ型不純物の濃度は、１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下である、
前記（７）から（９）のいずれか１項に記載の窒化物半導体装置。
（１１）
前記第１ｐ型領域における前記ｐ型不純物の濃度は、１．０×１０１９ｃｍ－３以上１．０×１０２０ｃｍ－３以下である、前記（７から１０のいずれか１項に記載の窒化物半導体装置。
（１２）前記欠陥領域内において、前記第２ｐ型領域から前記第１面に垂直な第１方向へ遠ざかるにしたがって前記ｐ型不純物の濃度が前記第２ｐ型領域の１／１０以下まで低下する領域の幅は、１００ｎｍ以下である、
前記（７）から（１１）のいずれか１項に記載の窒化物半導体装置。
（１３）窒化ガリウム層の第１面側に局所的に設けられた元素高濃度領域と、
前記元素高濃度領域内に局所的に設けられたｐ型領域と、を備え、
前記元素高濃度領域は、前記窒化ガリウム層において他の領域よりもｐ型不純物及びｎ型不純物とは異なる元素を高濃度に含み、
前記ｐ型領域は、
ｐ型不純物を含む第１ｐ型領域と、
前記第１ｐ型領域よりも前記ｐ型不純物を低濃度に含み、前記第１ｐ型領域の周囲に位置する第２ｐ型領域と、を有する窒化物半導体装置。
１０ ＧａＮ基板
１０ａ 第１主面
１０ｂ 第２主面
２０ ＧａＮ層
２０ａ 表面
２２ ウェル領域
２２’ ウェル領域が形成される領域
２４ ソース領域
２４’ ソース領域が形成される領域
２６ コンタクト領域
２６’ コンタクト領域が形成される領域
３０、３０Ａ Ｎ注入領域
３０’ Ｎ注入領域が形成される領域
３０ｂ、４０ｂ、４２ｂ 下端
４０ ｐ型領域
４１ Ｍｇ注入領域
４１’ Ｍｇ注入領域が形成される領域
４２ Ｍｇ拡散領域
４２’ Ｍｇ拡散領域が形成される領域
５０ 保護膜
６０ ゲート絶縁膜
６２ ゲート電極
６４ 層間絶縁膜
６４Ｈ コンタクトホール
６８ ソース電極
７０ ドレイン電極
７１ 電極
１００、１００Ａ、１００Ｂ、１００Ｃ ＧａＮ半導体装置
１１０ 活性領域
１１２ ゲートパッド
１１４ ソースパッド
１３０ エッジ終端領域

Claims (12)

  1. 窒化ガリウム層の第１面側に局所的に位置する第１領域に、ｐ型不純物及びｎ型不純物とは異なる元素をイオン注入する工程と、
    前記第１領域内に局所的に位置する第２領域に前記ｐ型不純物をイオン注入する工程と、
    前記元素と前記ｐ型不純物とがイオン注入された前記窒化ガリウム層に熱処理を施す工程と、を備え、
    前記熱処理を施す工程では、
    前記第２領域から、前記第１領域内であって前記第２領域の周囲に位置する第３領域へ前記ｐ型不純物を熱拡散させる、窒化物半導体装置の製造方法。
  2. 前記ｐ型不純物をイオン注入する工程では、
    前記第１面と垂直に交わる第１方向において、前記第１面と前記元素の最も深い注入ピークとの間の位置に前記ｐ型不純物の注入ピークを形成する、請求項１に記載の窒化物半導体装置の製造方法。
  3. 前記窒化ガリウム層に熱処理を施す工程では、
    前記ｐ型不純物の濃度が１．０×１０１９ｃｍ－３以上１．０×１０２０ｃｍ－３以下である第１ｐ型領域を前記第２領域に形成する、請求項１に記載の窒化物半導体装置の製造方法。
  4. 前記窒化ガリウム層に熱処理を施す工程では、
    前記ｐ型不純物の濃度が１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下である第２ｐ型領域を前記第３領域に形成する、請求項１に記載の窒化物半導体装置の製造方法。
  5. 前記元素は窒素である、請求項１に記載の窒化物半導体装置の製造方法。
  6. 前記ｐ型不純物はマグネシウムである、請求項１に記載の窒化物半導体装置の製造方法。
  7. 窒化ガリウム層の第１面側に局所的に設けられた、結晶欠陥を含む欠陥領域と、
    前記欠陥領域内に局所的に設けられたｐ型領域と、を備え、
    前記ｐ型領域は、
    ｐ型不純物を含む第１ｐ型領域と、
    前記第１ｐ型領域よりも前記ｐ型不純物を低濃度に含み、前記第１ｐ型領域の周囲に位置する第２ｐ型領域と、を有し、
    前記欠陥領域内において、前記第２ｐ型領域から前記第１面に垂直な第１方向へ遠ざかるにしたがって前記ｐ型不純物の濃度が前記第２ｐ型領域の１／１０以下まで低下する領域の幅は、１００ｎｍ以下である、窒化物半導体装置。
  8. 前記第２ｐ型領域は、前記第１面に垂直な第１方向において前記第１ｐ型領域の下部に接し、かつ、前記第１面に平行な第２方向において前記第１ｐ型領域の側部に接している、請求項７に記載の窒化物半導体装置。
  9. 前記第２ｐ型領域において、前記第１ｐ型領域の下部と接する部分の前記第１方向の長さと、前記第１ｐ型領域の側部と接する部分の第２方向の長さは、それぞれ１００ｎｍ以上である、請求項８に記載の窒化物半導体装置。
  10. 前記第２ｐ型領域における前記ｐ型不純物の濃度は、１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下である、請求項７に記載の窒化物半導体装置。
  11. 前記第１ｐ型領域における前記ｐ型不純物の濃度は、１．０×１０１９ｃｍ－３以上１．０×１０２０ｃｍ－３以下である、請求項７に記載の窒化物半導体装置。
  12. 窒化ガリウム層の第１面側に局所的に設けられた元素高濃度領域と、
    前記元素高濃度領域内に局所的に設けられたｐ型領域と、を備え、
    前記元素高濃度領域は、前記窒化ガリウム層において他の領域よりも窒素元素を高濃度に含み、
    前記ｐ型領域は、
    ｐ型不純物を含む第１ｐ型領域と、
    前記第１ｐ型領域よりも前記ｐ型不純物を低濃度に含み、前記第１ｐ型領域の周囲に位置する第２ｐ型領域と、を有する窒化物半導体装置。
JP2019147387A 2019-08-09 2019-08-09 窒化物半導体装置の製造方法及び窒化物半導体装置 Active JP7404703B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019147387A JP7404703B2 (ja) 2019-08-09 2019-08-09 窒化物半導体装置の製造方法及び窒化物半導体装置
US16/919,560 US11862686B2 (en) 2019-08-09 2020-07-02 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019147387A JP7404703B2 (ja) 2019-08-09 2019-08-09 窒化物半導体装置の製造方法及び窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2021028932A JP2021028932A (ja) 2021-02-25
JP7404703B2 true JP7404703B2 (ja) 2023-12-26

Family

ID=74498737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019147387A Active JP7404703B2 (ja) 2019-08-09 2019-08-09 窒化物半導体装置の製造方法及び窒化物半導体装置

Country Status (2)

Country Link
US (1) US11862686B2 (ja)
JP (1) JP7404703B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023007781A1 (ja) * 2021-07-26 2023-02-02 国立大学法人東海国立大学機構 窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176004A (ja) 2000-12-08 2002-06-21 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
JP2003124515A (ja) 2001-10-19 2003-04-25 Sumitomo Chem Co Ltd 窒化物系化合物半導体の製造方法及び半導体素子
JP2004356257A (ja) 2003-05-28 2004-12-16 Toyota Central Res & Dev Lab Inc ｐ型ＩＩＩ族窒化物半導体の製造方法
JP2017168557A (ja) 2016-03-15 2017-09-21 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018151227A1 (ja) 2017-02-15 2018-08-23 富士電機株式会社 半導体装置
JP2018182279A (ja) 2017-04-03 2018-11-15 富士電機株式会社 半導体装置
WO2019098271A1 (ja) 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
JP2019106456A (ja) 2017-12-12 2019-06-27 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258578A (ja) 2006-03-24 2007-10-04 Toyota Central Res & Dev Lab Inc ＩＩＩ族窒化物系化合物半導体のｐ型化方法、絶縁分離方法、ＩＩＩ族窒化物系化合物半導体、及びそれを用いたトランジスタ
US8822311B2 (en) 2011-12-22 2014-09-02 Avogy, Inc. Method of fabricating a GaN P-i-N diode using implantation
JP6003919B2 (ja) * 2014-02-10 2016-10-05 トヨタ自動車株式会社 半導体装置及びその製造方法
JP6221859B2 (ja) 2014-03-14 2017-11-01 豊田合成株式会社 半導体装置の製造方法
JP6402746B2 (ja) 2016-05-27 2018-10-10 株式会社豊田中央研究所 半導体基板と、その調整方法と、半導体装置
JP6780331B2 (ja) 2016-07-11 2020-11-04 富士電機株式会社 半導体装置の製造方法および半導体装置
WO2019181852A1 (ja) * 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7389543B2 (ja) * 2018-04-02 2023-11-30 富士電機株式会社 窒化物半導体装置
WO2020036015A1 (ja) * 2018-08-14 2020-02-20 富士電機株式会社 半導体装置および製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176004A (ja) 2000-12-08 2002-06-21 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
JP2003124515A (ja) 2001-10-19 2003-04-25 Sumitomo Chem Co Ltd 窒化物系化合物半導体の製造方法及び半導体素子
JP2004356257A (ja) 2003-05-28 2004-12-16 Toyota Central Res & Dev Lab Inc ｐ型ＩＩＩ族窒化物半導体の製造方法
JP2017168557A (ja) 2016-03-15 2017-09-21 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018151227A1 (ja) 2017-02-15 2018-08-23 富士電機株式会社 半導体装置
JP2018182279A (ja) 2017-04-03 2018-11-15 富士電機株式会社 半導体装置
WO2019098271A1 (ja) 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
JP2019106456A (ja) 2017-12-12 2019-06-27 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体基板

Also Published As

Publication number Publication date
US11862686B2 (en) 2024-01-02
US20210043737A1 (en) 2021-02-11
JP2021028932A (ja) 2021-02-25

Similar Documents

Publication Publication Date Title
US10381259B2 (en) Semiconductor device with localized carrier lifetime reduction and fabrication method thereof
US9716006B2 (en) Semiconductor device manufacturing method and semiconductor device
JP7182850B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2014046073A1 (ja) 炭化珪素半導体装置およびその製造方法
KR20100077592A (ko) 반도체 소자의 트랜지스터 형성 방법
JP6809330B2 (ja) 半導体装置の製造方法
JP7389543B2 (ja) 窒化物半導体装置
US10374031B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20130137254A1 (en) Method for manufacturing semiconductor device
KR20160018322A (ko) 반도체 장치의 제조 방법
JP2019062140A (ja) 半導体装置の製造方法
JP6207627B2 (ja) 半導体装置
JP7404703B2 (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
JP2019175905A (ja) 半導体装置の製造方法
JP7379882B2 (ja) 窒化物半導体装置
US10749003B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP7405291B1 (ja) 窒化物半導体装置及びその製造方法
US9728599B1 (en) Semiconductor device
JP7447415B2 (ja) 窒化ガリウム半導体装置
JP7404710B2 (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP7238303B2 (ja) 窒化ガリウム半導体装置及び窒化ガリウム半導体装置の製造方法
JP5671777B2 (ja) 半導体装置の製造方法
JP7120886B2 (ja) スイッチング素子の製造方法
JP2022077406A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
JP2016092331A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231127

R150 Certificate of patent or registration of utility model

Ref document number: 7404703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150