JP6780331B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP6780331B2
JP6780331B2 JP2016136796A JP2016136796A JP6780331B2 JP 6780331 B2 JP6780331 B2 JP 6780331B2 JP 2016136796 A JP2016136796 A JP 2016136796A JP 2016136796 A JP2016136796 A JP 2016136796A JP 6780331 B2 JP6780331 B2 JP 6780331B2
Authority
JP
Japan
Prior art keywords
region
concentration
impurity
gallium nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016136796A
Other languages
English (en)
Other versions
JP2018010892A (ja
Inventor
上野　勝典
勝典 上野
信也 高島
信也 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016136796A priority Critical patent/JP6780331B2/ja
Priority to US15/607,692 priority patent/US10170564B2/en
Publication of JP2018010892A publication Critical patent/JP2018010892A/ja
Priority to US16/232,057 priority patent/US10749003B2/en
Application granted granted Critical
Publication of JP6780331B2 publication Critical patent/JP6780331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置の製造方法および半導体装置に関する。
従来、ＧａＮを用いた縦型ＭＯＳＦＥＴにおいてトレンチゲート構造を設けるべく、ｐ型ＧａＮ層をエッチングにより分離してメサ形状を形成していた（例えば、非特許文献１参照）。また、従来、三族窒化物系化合物中にイオン注入したマグネシウム（Ｍｇ）を熱拡散させていた（例えば、特許文献１参照）。
［先行技術文献］
［非特許文献］
［非特許文献１］ Ｔｏｈｒｕ Ｏｋａ ｅｔ ａｌ．，"Ｖｅｒｔｉｃａｌ ＧａＮ‐ｂａｓｅｄ ｔｒｅｎｃｈ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ‐ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒｓ ｏｎ ａ ｆｒｅｅ‐ｓｔａｎｄｉｎｇ ＧａＮ ｓｕｂｓｔｒａｔｅ ｗｉｔｈ ｂｌｏｃｋｉｎｇ ｖｏｌｔａｇｅ ｏｆ １．６ ｋＶ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ，ｐｕｂｌｉｓｈｅｄ ２８ Ｊａｎｕａｒｙ ２０１４，Ｖｏｌｕｍｅ ７，Ｎｕｍｂｅｒ ２，０２１００２
［特許文献］
［特許文献１］ 特開２００７−２５８５７８号公報
ｐ型ＧａＮ層をエッチングする場合、チャネル形成領域となるＧａＮ層の表面近傍がダメージを受けるので、デバイスの特性が悪化する恐れがある。また、Ｍｇを熱拡散させる場合、チャネル形成領域においてＭｇの不純物濃度を一様にできず、ゲート閾値電圧Ｖｔｈにばらつきが生じる場合がある。
本発明の第１の態様においては、プレーナゲートを有する縦型ＭＯＳＦＥＴを有する半導体装置の製造方法を提供する。導体装置の製造方法は、ｎ型窒化ガリウム層を形成する段階と、不純物注入領域を形成する段階とを有してよい。ｎ型窒化ガリウム層は、窒化ガリウム単結晶基板上に位置してよい。不純物注入領域は、マグネシウム、ベリリウム、カルシウムおよび亜鉛の少なくとも一種類以上を有する不純物をｎ型窒化ガリウム層にイオン注入することにより形成されてよい。不純物注入領域は、窒化ガリウム単結晶基板の主面に平行な方向に均一な濃度の不純物を有してよい。不純物注入領域の少なくとも一部は、縦型ＭＯＳＦＥＴのチャネル形成領域として機能してよい。
不純物注入領域を形成する段階において、不純物注入領域の深さに応じて１０ｋｅＶ以上２００ｋｅＶ以下のエネルギーにより不純物を加速させて、１Ｅ＋１２ｃｍ−２以上１Ｅ＋１４ｃｍ−２以下のドーズ量の不純物をｎ型窒化ガリウム層にイオン注入してよい。
不純物注入領域は、１Ｅ＋１６ｃｍ−３以上１Ｅ＋１８ｃｍ−３以下の不純物の濃度を有してよい。
ｎ型窒化ガリウム層を形成する段階の後、かつ、不純物注入領域を形成する段階の前に、高濃度の不純物を有する高濃度不純物領域を不純物注入領域よりも深い位置に形成する段階をさらに備えてよい。
高濃度不純物領域を形成する段階において、高濃度不純物領域の深さに応じて３００ｋｅＶ以上８００ｋｅＶ以下のエネルギーにより不純物を加速させて、１Ｅ＋１４ｃｍ−２以上１Ｅ＋１５ｃｍ−２以下のドーズ量の不純物をｎ型窒化ガリウム層にイオン注入してよい。
高濃度不純物領域は、１Ｅ＋１９ｃｍ−３以上１Ｅ＋２０ｃｍ−３以下の不純物の濃度を有してよい。
本発明の第２の態様においては、高濃度不純物領域を形成する段階において、１Ｅ＋１８ｃｍ−３以上１Ｅ＋２０ｃｍ−３以下の不純物の濃度を有する高濃度不純物領域をｎ型窒化ガリウム層上にエピタキシャル形成してよい。
不純物はマグネシウムであってよい。
半導体装置の製造方法は、キャップ層を形成する段階と、アニールする段階をさらに備えてよい。キャップ層を形成する段階は、不純物注入領域を形成する段階の後であってよい。キャップ層は、不純物注入領域上に直接接してよい。アニールする段階は、キャップ層を形成する段階の後であってよい。アニールする段階において、１１００℃以上１４００℃以下の温度で不純物注入領域をアニールしてよい。
本発明の第３の態様においては、プレーナゲートを有する縦型ＭＯＳＦＥＴを有する半導体装置を提供する。半導体装置は、窒化ガリウム単結晶基板と、窒化ガリウム層と、不純物注入領域とを備えてよい。窒化ガリウム層は、窒化ガリウム単結晶基板上に設けられてよい。不純物注入領域は、窒化ガリウム層中に設けられてよい。不純物注入領域は、マグネシウム、ベリリウム、カルシウムおよび亜鉛の少なくとも一種類以上を有する不純物を含んでよい。不純物注入領域は、窒化ガリウム単結晶基板の主面に平行な方向に均一な濃度の不純物を有してよい。不純物注入領域の少なくとも一部は、縦型ＭＯＳＦＥＴのチャネル形成領域として機能してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
第１実施形態における縦型ＭＯＳＦＥＴ１００の上面を示す概要図である。 図１のＡ‐Ａ'断面およびＢ‐Ｂ'断面を示す概要図である。 第１方向を説明する図である。 第１方向におけるＭｇ濃度の分布を示す図である。 第２方向を説明する図である。 第２方向におけるＭｇ濃度の分布を示す図である。 縦型ＭＯＳＦＥＴ１００の製造工程２００を示すフロー図である。 段階Ｓ２１０を示す図である。 段階Ｓ２２０を示す図である。 段階Ｓ２３０‐１を示す図である。 段階Ｓ２３０‐２を示す図である。 段階Ｓ２４０を示す図である。 段階Ｓ２５０を示す図である。 段階Ｓ２６０を示す図である。 段階Ｓ２７０を示す図である。 段階Ｓ２８０を示す図である。 段階Ｓ２９０を示す図である。 第２実施形態における縦型ＭＯＳＦＥＴ３００のＡ‐Ａ'断面およびＢ‐Ｂ'断面を示す概要図である。 縦型ＭＯＳＦＥＴ３００の製造工程４００を示すフロー図である。 段階Ｓ４１０を示す図である。 段階Ｓ４１２を示す図である。 段階Ｓ４１４を示す図である。 段階Ｓ４１６を示す図である。 段階Ｓ４２０を示す図である。 段階Ｓ４３０を示す図である。 段階Ｓ４４０を示す図である。 段階Ｓ４５０を示す図である。 段階Ｓ４６０を示す図である。 段階Ｓ４７０を示す図である。 段階Ｓ４８０を示す図である。 段階Ｓ４９０を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、第１実施形態における縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１００の上面を示す概要図である。図１は、縦型ＭＯＳＥＦＴ１００のＸ‐Ｙ平面図でもある。本例において、Ｘ方向とＹ方向とは互いに垂直な方向であり、Ｚ方向はＸ‐Ｙ平面に垂直な方向である。Ｘ方向、Ｙ方向およびＺ方向は、いわゆる右手系を成す。
本例において、「上」とは＋Ｚ方向を意味し、「下」とは−Ｚ方向を意味する。「上」および「下」は、必ずしも地面に対する鉛直方向を意味しない。「上」および「下」は、層および膜等の相対的な位置関係を特定する便宜的な表現に過ぎない。
本例の縦型ＭＯＳＦＥＴ１００は、活性領域１１０とエッジ終端構造領域１３０とを有する。活性領域１１０は、その上面にゲートパッド１１２およびソースパッド１１４を有する。ゲートパッド１１２およびソースパッド１１４は、後述のゲート電極４４およびソース電極５４にそれぞれ電気的に接続された電極パッドである。
エッジ終端構造領域１３０は、ガードリング構造、フィールドプレート構造およびＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造の一以上を有してよい。エッジ終端構造領域１３０は、活性領域１１０で発生した空乏層をエッジ終端構造領域１３０まで広げることにより、活性領域１１０での電界集中を防ぐ機能を有してよい。
図２は、図１のＡ‐Ａ'断面およびＢ‐Ｂ'断面を示す概要図である。Ａ‐Ａ'断面は、活性領域１１０の部分断面図である。Ｂ‐Ｂ'断面は、エッジ終端構造領域１３０の部分断面図である。
本例の縦型ＭＯＳＦＥＴ１００は、半導体として窒化ガリウム（ＧａＮ）を有する。本例において、縦型ＭＯＳＦＥＴ１００の半導体は、窒化ガリウム単結晶基板としてのＧａＮ基板１０および窒化ガリウム層としてのＧａＮ層１６である。ただし、当該半導体は、アルミニウム（Ａｌ）およびインジウム（Ｉｎ）の一以上の元素をさらに含んでもよい。つまり、縦型ＭＯＳＦＥＴ１００は、混晶半導体であるＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１）を有してもよい。
ＧａＮに対するｎ型不純物のイオン種は、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、およびＯ（酸素）の一種類以上の元素であってよい。本例においては、ｎ型不純物としてＳｉまたはＯを用いる。また、ＧａＮに対するｐ型不純物のイオン種は、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｂｅ（ベリリウム）およびＺｎ（亜鉛）の一種類以上の元素であってよい。本例においては、ｐ型不純物としてＭｇを用いる。Ｍｇの優位性については後述する。
なお、上記ｐ型不純物を有する原料ガスを供給しつつＧａＮをエピタキシャル成長させる場合においては、上記ｐ型不純物がＧａＮにおいてｐ型として振る舞うことが実証されている。しかしながら、上記ｐ型不純物がＧａＮにイオン注入される場合には、上記ｐ型不純物がＧａＮにおいて電気的にｐ型になることは確認されていない。本願の発明者らは、上記ｐ型不純物をＧａＮにイオン注入することにより形成したイオン注入層がｐ型の電気的特性を有していなくても、当該イオン注入層を有するＭＯＳＦＥＴが動作することを発見した。それゆえ、当該イオン注入層は必ずしもｐ型伝導性を示す必要はない。
（Ａ‐Ａ'断面）本例の縦型ＭＯＳＦＥＴ１００は、活性領域１１０において、ＧａＮ基板１０、ＧａＮ層１６、ゲート絶縁膜４２、ゲート電極４４、ソース電極５４およびドレイン電極６４を有する。ＧａＮ基板１０は、ｎ＋型の不純物を有する。なお、ｎまたはｐの右肩に記載した＋または−について、＋はそれが記載されていないものよりもキャリア濃度が高く、−はそれが記載されていないものよりもキャリア濃度が低いことを意味する。
本例のＧａＮ基板１０は、貫通転位密度が１Ｅ＋７ｃｍ−２未満の自立基板である。ＧａＮ基板１０を低転位密度とすることにより、ＧａＮ基板１０上に形成するＧａＮ層１６の転位密度も低減することができる。さらに、このような低転移基板を用いることで、大面積のパワーデバイスを形成してもリーク電流を少なくすることができ、パワーデバイスを高い良品率で製造することができる。また、イオン注入された不純物がアニールのときに転移に沿って深く拡散することを防止できる。
ＧａＮ層１６は、ＧａＮ基板１０上に直接接して設けられる。本例において、ＧａＮ層１６とＧａＮ基板１０との間を境界１２とする。境界１２は、ＧａＮ基板１０の主面であってよい。本例において、境界１２と反対側のＧａＮ基板１０の主面を、ＧａＮ基板１０の裏面１８と称する。また、境界１２と反対側のＧａＮ層１６の主面を、ＧａＮ層１６のおもて面１４と称する。
ＧａＮ層１６のおもて面１４側には、不純物が注入された領域が設けられる。本例において、不純物が注入された領域とは、おもて面１４から所定の深さ範囲に形成されたＭｇドープ領域２４、ｎ＋型領域２６、高濃度Ｍｇドープ上部領域２８および高濃度Ｍｇドープ下部領域２９である。Ｍｇドープ領域２４、ｎ＋型領域２６および高濃度Ｍｇドープ上部領域２８の各々は、少なくとも一部がおもて面１４に露出してよい。なお、Ｍｇドープ領域２４、ｎ＋型領域２６、高濃度Ｍｇドープ上部領域２８および高濃度Ｍｇドープ下部領域２９は、Ｘ方向（紙面垂直方向）に延伸してストライプ状に設けられてよい。
高濃度Ｍｇドープ上部領域２８および高濃度Ｍｇドープ下部領域２９は、Ｍｇドープ領域２４よりも高いＭｇ濃度を有する。高濃度Ｍｇドープ下部領域２９は、Ｍｇドープ領域２４、ｎ＋型領域２６および高濃度Ｍｇドープ上部領域２８よりも深い位置（裏面１８により近い位置）に設けられる。
本例のｎ型層２２は、境界１２からおもて面１４まで連続する。つまり、本例のｎ型層２２は、一対のＭｇドープ領域２４の間、および、一対の高濃度Ｍｇドープ下部領域２９の間にも設けられる。ｎ型層２２は、縦型ＭＯＳＦＥＴ１００のドリフト層として機能してよい。
本例のｎ型層２２は、１Ｅ＋１５ｃｍ−３以上５Ｅ＋１６ｃｍ−３以下のＳｉおよび／またはＯを有してよい。なお、Ｅは１０の冪を表す。例えば、１Ｅ＋１５は、１０１５を意味する。ｎ型層２２の厚み（即ち、境界１２からおもて面１４までの長さ）は、耐圧に応じて変えてよいが、例えば数μｍ以上数十μｍ以下である。
Ｍｇドープ領域２４は、ベース領域として機能してよい。Ｍｇドープ領域２４の少なくとも一部は、チャネル形成領域２５として機能してよい。本例においては、ゲート絶縁膜４２の直下であってｎ型層２２とｎ＋型領域２６との間におけるＭｇドープ領域２４の一部が、チャネル形成領域２５として機能する。
後述するように、Ｍｇドープ領域２４は、ＧａＮ層１６中に設けられる。具体的には、本例のＭｇドープ領域２４は、注入深さを変化させて複数回にわたりＭｇイオンを注入すること（多段注入）により形成する。これにより、上述の特許文献１の様に熱拡散させる場合と比べて、より完全なボックスプロファイル（ｂｏｘ ｐｒｏｆｉｌｅ）を形成することができる。
つまり、本例においては、ＧａＮ基板１０の主面に平行な方向および垂直な方向に均一な濃度のＭｇを有するＭｇドープ領域２４を形成することができる。本例において、Ｍｇドープ領域２４のＭｇ濃度は、１Ｅ＋１６ｃｍ−３以上１Ｅ＋１８ｃｍ−３以下である。
ｎ＋型領域２６は、ソース領域として機能してよい。本例のｎ＋型領域２６は、１Ｅ＋２０ｃｍ−３以上のＳｉおよび／またはＯを有してよい。ｎ＋型領域２６は、おもて面１４から０．０５μｍ以上０．５μｍ以下の深さ範囲に設けられてよい。
高濃度Ｍｇドープ上部領域２８は、ソース電極５４との接触抵抗を低減する機能、および、オフ時の正孔引き抜き経路を提供する機能を有してよい。本例の高濃度Ｍｇドープ上部領域２８は、１Ｅ＋１９ｃｍ−３以上１Ｅ＋２０ｃｍ−３以下のＭｇ濃度を有する。高濃度Ｍｇドープ上部領域２８は、おもて面１４から０．０５μｍ以上０．５μｍ以下の深さ範囲に設けられてよい。
高濃度Ｍｇドープ下部領域２９は、Ｍｇドープ領域２４の下に直接接して設けられる。本例の高濃度Ｍｇドープ下部領域２９のＭｇ濃度は、１Ｅ＋１９ｃｍ−３以上１Ｅ＋２０ｃｍ−３以下のＭｇ濃度を有する。高濃度Ｍｇドープ下部領域２９は、おもて面１４から０．４μｍ以上１．０μｍ以下の深さ範囲に設けられてよい。
本例においては、高濃度Ｍｇドープ上部領域２８および高濃度Ｍｇドープ下部領域２９も多段注入により形成する。これにより、高濃度Ｍｇドープ上部領域２８および高濃度Ｍｇドープ下部領域２９においても、Ｍｇ濃度をＧａＮ基板１０の主面に平行な方向および垂直な方向において均一にすることができる。
本例において、一対の高濃度Ｍｇドープ下部領域２９間の距離Ｌ２は、一対のＭｇドープ領域２４間の距離Ｌ１よりも短い。これに起因して、ｎ型層２２と、Ｍｇドープ領域２４と、高濃度Ｍｇドープ下部領域２９との接合部がＬ字状の角部２３となる。
ゲート電極４４がオフ状態であるとき（本例では、ゲート電極４４に所定の負電位またはゼロ電位が印加されているとき）、Ｍｇドープ領域２４、高濃度Ｍｇドープ上部領域２８および高濃度Ｍｇドープ下部領域２９は、ソース電極５４とほぼ同電位となる。これにより、ゲート絶縁膜４２への電界集中が回避され、ブレークダウン時にゲート絶縁膜４２が破壊されることを回避することができる。
ゲート絶縁膜４２は、少なくともＭｇドープ領域２４およびｎ型層２２上に直接接して設けられる。ゲート電極４４は、ゲート絶縁膜４２上に直接接して設けられる。本例のゲート電極４４は、トレンチゲートではなくプレーナゲートである。本明細書においては、ベース領域として機能するＭｇドープ領域２４をエッチングすることによりゲート電極４４を設けたゲート構造をトレンチゲートと称し、Ｍｇドープ領域２４をエッチングすることなく、Ｍｇドープ領域２４上にゲート電極４４を設けたゲート構造をプレーナゲートと称する。ソース電極５４は、ｎ＋型領域２６および高濃度Ｍｇドープ上部領域２８に電気的に接続して設けられる。また、ドレイン電極６４は、ＧａＮ基板１０の裏面１８と直接接して設けられる。ゲート絶縁膜４２、ゲート電極４４およびソース電極５４は、Ｘ方向に延伸してストライプ状に設けられてよい。
ゲートパッド１１２は、ゲート端子４０とゲート電極４４との間において両者と電気的に接続する。同様に、ソースパッド１１４は、ソース端子５０とソース電極５４との間において両者と電気的に接続する。ゲートパッド１１２およびソースパッド１１４は、層間絶縁膜により互いに電気的に分離されてよい。ただし、本例においては、電気的分離の詳細を省略して、ゲートパッド１１２およびソースパッド１１４を模式的に示す。
ゲート端子４０、ソース端子５０およびドレイン端子６０を、それぞれ円中にＧ、ＤおよびＳを付けて示す。例えば、ドレイン電極６４が所定の高電位を有し、かつ、ソース電極５４が接地電位を有する場合に、ゲート端子４０からゲート電極４４に閾値電圧以上の電位が与えられると、チャネル形成領域２５に電子の反転層が形成され、ドレイン端子６０からソース端子５０へ電流が流れる。また、ゲート電極４４に閾値電圧よりも低い電位が与えられるとチャネル形成領域２５における電子の反転層が消滅し、電流が遮断される。これにより、縦型ＭＯＳＦＥＴ１００は、ソース端子５０およびドレイン端子６０間における電流をスイッチングすることができる。
（Ｂ‐Ｂ'断面）本例の縦型ＭＯＳＦＥＴ１００は、エッジ終端構造領域１３０において、ＧａＮ基板１０、ＧａＮ層１６、電極５６、保護膜７０およびドレイン電極６４を有する。エッジ終端構造領域１３０は、活性領域１１０のＧａＮ基板１０およびＧａＮ層１６と共通する。ただし、エッジ終端構造領域１３０におけるＧａＮ層１６の内部の構造は、活性領域１１０と異なる。
エッジ終端構造領域１３０のＧａＮ層１６は、ｎ型層２２、Ｍｇドープ領域３４、Ｍｇドープ領域３６、Ｍｇドープ領域３８、および、高濃度Ｍｇドープ下部領域３９を有する。Ｍｇドープ領域３４は、高濃度Ｍｇドープ下部領域３９上に直接接して設けられる。Ｍｇドープ領域３６は、Ｍｇドープ領域３４に直接接して、Ｘ‐Ｙ平面においてＭｇドープ領域３４の外側に設けられる。同様に、Ｍｇドープ領域３８も、Ｍｇドープ領域３６に直接接して、Ｘ‐Ｙ平面においてＭｇドープ領域３６の外側に設けられる。
Ｍｇドープ領域３４には、活性領域１１０のＭｇドープ領域２４と同じ工程でＭｇが注入されてよい。つまり、Ｍｇドープ領域３４および２４は、同じ注入深さおよび同じＭｇ濃度を有してよい。同様に、同じ工程でＭｇが注入される高濃度Ｍｇドープ下部領域２９および３９は、同じ注入深さおよび同じＭｇ濃度を有してよい。
本例のエッジ終端構造領域１３０は、ガードリング構造７４およびＪＴＥ構造７８を有する。Ｍｇドープ領域３４、高濃度Ｍｇドープ下部領域３９および電極５６は、１つのガードリング構造７４を構成する。エッジ終端構造領域１３０は、互いに離間した複数のガードリング構造７４を有してもよい。
電極５６は、Ｍｇドープ領域３４上に直接接して設けられる。電極５６は、活性領域１１０をＸ‐Ｙ平面において囲むようにリング状に設けられてよい。なお、電極５６は、ソース電極５４に接続してよい。ガードリング構造７４があることにより、オフ状態での空乏層が外側に広がり易くなる。
Ｍｇドープ領域３６およびＭｇドープ領域３８は、ＪＴＥ構造７８を構成する。本例において、Ｍｇドープ領域３８のＭｇ濃度は、Ｍｇドープ領域３６のＭｇ濃度よりも低い。Ｍｇ濃度が低いほど空乏化する範囲が広くなる。本例では外側を相対的に低濃度とするので、オフ状態での空乏層が外側に広がり易くなる。
本例においては、ＧａＮ層１６をエッチングしないので、ＧａＮ層１６はおもて面１４において段差を有しない。それゆえ、レジスト塗布および露光等のフォトリソグラフィープロセスが、段差により妨げられることがない。したがって、本例は、ＧａＮ層１６が段差を有する場合よりも、微細加工しやすい点が有利である。
チャネル形成領域２５のＭｇ濃度は、ゲート閾値電圧に影響する。Ｍｇドープ領域２４をエピタキシャル形成する場合、１０％以上２０％以下のＭｇ濃度ばらつきが生じる。これに対して、Ｍｇドープ領域２４をイオン注入により形成する場合、Ｍｇ濃度ばらつきを３％以内にすることができる。本例において、Ｍｇドープ領域２４をイオン注入により形成するので、Ｍｇドープ領域２４をエピタキシャル形成する場合と比較して、同一ウェハ内のゲート閾値電圧のばらつきを低減することができる。
図３Ａは、第１方向を説明する図である。本例の第１方向は、チャネル形成領域２５を通るＧａＮ基板１０の主面に平行な方向である。つまり、第１方向は、ｎ型層２２、Ｍｇドープ領域２４、ｎ＋型領域２６および高濃度Ｍｇドープ上部領域２８の全てを通る、ＧａＮ基板１０の主面に平行な方向である。なお、ＧａＮ基板１０の主面に平行な方向は、Ｙ方向に平行であってよい。
図３Ｂは、第１方向におけるＭｇ濃度の分布を示す図である。横軸は第１方向の長さ［μｍ］であり、縦軸はＭｇ濃度［ｃｍ−３］である。実線は、本例のＭｇ濃度を示す。これに対して、点線は、熱拡散によりＭｇを拡散させる場合のＭｇ濃度を示す。なお、Ｍｇはｎ＋型領域２６にも存在するが、ｎ＋型領域２６はＭｇ濃度を上回るｎ型不純物濃度を有する。また、なお、高濃度Ｍｇドープ上部領域２８には、Ｍｇを熱拡散させる場合（点線）を記載していない。
Ｍｇを熱拡散させる場合は、第１方向の逆方向に進むにつれてなだらかにＭｇ濃度が低下する。これに対して、本例ではイオン注入によりＭｇドープ領域２４の外形を規定するので、熱拡散の場合よりも第１方向の広い範囲においてＭｇ濃度を均一にすることができる。本例ではＭｇ濃度が均一でない第１方向の長さΔは、０．１μｍ以上０．２μｍ以下の範囲に過ぎない。それゆえ、本例では、Ｍｇドープ領域２４を熱拡散により形成する場合よりも、高耐圧が容易に実現でき、かつ、良好なスイッチング特性を得ることができる。
本例において、Ｍｇドープ領域２４が第１方向において均一な濃度を有するとは、チャネル形成領域２５の第１方向長さ（つまり、Ｙ方向長さ）の１０％以上が同じ濃度であることを意味してよく、チャネル形成領域２５の第１方向長さの半分以上が同じ濃度であることを意味してよい。なお、同じ濃度とは、所定の濃度値から±１．５％以内の揺れを含んでもよい。また、チャネル形成領域２５のＹ方向長さは、０．５μｍ以上２μｍ以下であってよく、０．５μｍ以上１μｍ以下であってよく、１μｍ以上２μｍ以下であってもよい。
図４Ａは、第２方向を説明する図である。本例の第２方向は、チャネル形成領域２５を通るＧａＮ基板１０の主面に垂直な方向である。つまり、第２方向は、Ｍｇドープ領域２４および高濃度Ｍｇドープ下部領域２９を通る、ＧａＮ基板１０の主面に垂直な方向である。なお、ＧａＮ基板１０の主面に垂直な方向は、Ｚ方向に平行な方向であってよい。
図４Ｂは、第２方向におけるＭｇ濃度の分布を示す図である。横軸は第２方向の長さ［μｍ］であり、縦軸はＭｇ濃度［ｃｍ−３］である。実線は、本例のＭｇ濃度を示す。これに対して、点線は、熱拡散によりＭｇを拡散させる場合のＭｇ濃度を示す。なお、高濃度Ｍｇドープ下部領域２９には、Ｍｇを熱拡散させる場合（点線）を記載していない。
Ｍｇを熱拡散させる場合は、おもて面１４から第２方向に進むにつれてなだらかにＭｇ濃度が低下する。具体的には、おもて面１４からＭｇドープ領域２４の第２方向の端部においてＭｇ濃度が一桁下がる。これに対して、本例では多段注入によりＭｇドープ領域２４の外形を規定するので、熱拡散の場合と比較してより広い範囲においてＭｇ濃度が均一となる。本例ではＭｇ濃度が均一でない第２方向の長さΔは、Ｍｇドープ領域２４における下端の０．１μｍ以上０．２μｍ以下の深さ範囲に過ぎない。
本例において、Ｍｇドープ領域２４が第２方向において均一な濃度を有するとは、Ｍｇドープ領域２４の第２方向長さ（つまり、Ｚ方向長さ）の１０％以上が均一であることを意味してよく、Ｍｇドープ領域２４の第２方向長さの半分以上が均一であることを意味してよい。なお、同じ濃度とは、所定の濃度値から±１．５％以内の揺れを含んでもよい。また、Ｍｇドープ領域２４のＺ方向長さは、おもて面１４から０．０５μｍ以上０．３μｍ以下の深さ範囲であってよい。
このように、本件では、熱拡散ではなくイオン注入によりＭｇドープ領域２４の濃度分布を制御する。それゆえ、チャネル形成領域２５となるＭｇドープ領域２４をエッチングする必要が無い。また、本件では、熱拡散の場合と比べて、第１および第２方向においてＭｇドープ領域２４のＭｇ濃度を均一にすることができるので、ゲート閾値電圧Ｖｔｈのばらつきを抑えることができる。
図５は、縦型ＭＯＳＦＥＴ１００の製造工程２００を示すフロー図である。本例の製造工程２００は、段階Ｓ２１０からＳ２９０の順に行われる。本例の製造工程２００は、ｎ型層２２を形成する段階（Ｓ２１０）、Ｍｇドープ領域３６および３８を形成する段階（Ｓ２２０）、高濃度Ｍｇドープ下部領域２９および３９を形成する段階（Ｓ２３０‐１）ならびに高濃度Ｍｇドープ上部領域２８を形成する段階（Ｓ２３０‐２）、Ｍｇドープ領域２４を形成する段階（Ｓ２４０）、ｎ＋型領域２６を形成する段階（Ｓ２５０）、キャップ層８５を形成する段階（Ｓ２６０）、積層体９０をアニールする段階（Ｓ２７０）、ゲート絶縁膜４２を形成する段階（Ｓ２８０）、ならびに、ゲート電極４４等を形成する段階（Ｓ２９０）を備える。
図６Ａは、段階Ｓ２１０を示す図である。本例の段階Ｓ２１０においては、有機金属成長法（ＭＯＣＶＤ）またはハライド気相成長法（ＨＶＰＥ）等によりＧａＮ基板１０上にｎ型層２２をエピタキシャル形成する。エピタキシャル形成されたｎ型層２２は、１Ｅ＋１５ｃｍ−３以上５Ｅ＋１５ｃｍ−３以下のＳｉを有してよい。
図６Ｂは、段階Ｓ２２０を示す図である。本例の段階Ｓ２２０においては、イオン注入によりＭｇドープ領域３６および３８を順次形成する。本例では、マスク８０−１（不図示）を介してＭｇドープ領域３６を形成する。次いで、マスク８０−２を介してＭｇドープ領域３８を形成する。マスク８０は、ＧａＮ層１６に対して選択的に除去可能な二酸化シリコン（ＳｉＯ２）であってよい。
イオン注入時のＧａＮ基板１０およびｎ型層２２の温度は室温としてよい。これにより、ＧａＮ層１６中におけるＧａ空孔ならびにＧａ空孔およびＮ空孔の複合欠陥が低減され得る。この効果は、他のイオン注入においても同様に得ることができる。イオン注入の加速電圧は、注入深さに応じて変えてよい。加速電圧が大きいほど不純物のエネルギーを大きくすることができる。それゆえ、加速電圧が大きいほど、注入深さが深くなる。
本例では、加速電圧１０、２０、４０、７０、１１０、１５０および２００（単位は全てｋｅＶ）、ならびに、ドーズ量１Ｅ＋１２ｃｍ−２以上１Ｅ＋１４ｃｍ−２以下の多段注入によりＭｇをｎ型層２２にイオン注入する。Ｍｇドープ領域３６よりもＭｇドープ領域３８のドーズ量を下げることにより、Ｍｇドープ領域３６よりもＭｇドープ領域３８のＭｇ濃度を低くしてよい。
図６Ｃは、段階Ｓ２３０‐１を示す図である。本例の段階Ｓ２３０‐１においては、活性領域１１０の高濃度Ｍｇドープ下部領域２９およびエッジ終端構造領域１３０の高濃度Ｍｇドープ下部領域３９を同時にイオン注入により形成する。本例では、マスク８０‐３を介して、加速電圧３００ｋｅＶ以上８００ｋｅＶ以下、ならびに、ドーズ量１Ｅ＋１４ｃｍ−２以上１Ｅ＋１５ｃｍ−２以下の多段注入によりＭｇをｎ型層２２にイオン注入する。なお、高濃度Ｍｇドープ下部領域２９はＭｇドープ領域２４よりも下に形成すればよいので、加速電圧の上限値は４００、５００、６００または７００ｋｅＶとしてもよい。
図６Ｄは、段階Ｓ２３０‐２を示す図である。本例の段階Ｓ２３０‐２は、段階Ｓ２３０‐１の後に行われる。本例の段階Ｓ２３０‐２においては、高濃度Ｍｇドープ上部領域２８をイオン注入により形成する。本例では、マスク８０‐４を介して、加速電圧１０、２０、４０、７０、１１０、１５０および２００（単位は全てｋｅＶ）、ならびに、ドーズ量１Ｅ＋１４ｃｍ−２以上１Ｅ＋１５ｃｍ−２以下の多段注入によりＭｇをｎ型層２２にイオン注入する。
図６Ｅは、段階Ｓ２４０を示す図である。本例の段階Ｓ２４０においては、活性領域１１０のＭｇドープ領域２４およびエッジ終端構造領域１３０のＭｇドープ領域３４を同時にイオン注入により形成する。本例では、マスク８０‐５を介して、加速電圧１０、２０、４０、７０、１１０、１５０および２００（単位は全てｋｅＶ）、ならびに、ドーズ量１Ｅ＋１２ｃｍ−２以上１Ｅ＋１４ｃｍ−２以下の多段注入によりＭｇをｎ型層２２にイオン注入する。
本例の段階Ｓ２４０において、加速電圧は１０ｋｅＶ以上２００ｋｅＶ以下とする。本例の１０ｋｅＶは、最も浅い深さに注入するために必要な加速電圧の下限値である。本例の２００ｋｅＶは、Ｍｇドープ領域２４および３４と高濃度Ｍｇドープ下部領域２９および３９との境界深さに注入するために必要な加速電圧の上限値である。チャネル形成領域２５において予め定められたＭｇ濃度を有するためには、上限値は２００ｋｅＶでなくともよい。本例の上限値は、１５０、１６０、１７０、１８０または１９０ｋｅＶであってよい。
図６Ｆは、段階Ｓ２５０を示す図である。本例の段階Ｓ２５０においては、ｎ＋型領域２６をイオン注入により形成する。本例では、マスク８０‐６を介して、加速電圧１０、２０、４０、７０、１１０および１５０（単位は全てｋｅＶ）、ならびに、ドーズ量１Ｅ＋１５ｃｍ−２以上１Ｅ＋１６ｃｍ−２以下の多段注入によりＳｉを活性領域１１０のＭｇドープ領域２４にイオン注入する。
図６Ｇは、段階Ｓ２６０を示す図である。本例の段階Ｓ２６０においては、活性領域１１０およびエッジ終端構造領域１３０上の全面にキャップ層８５を形成する。なお、キャップ層８５は、少なくともＭｇドープ領域２４上に直接接して設けられてもよい。ＧａＮ基板１０、ＧａＮ層１６およびキャップ層８５の積層を積層体９０と称する。
キャップ層８５は、ＧａＮ層１６から窒素原子が放出されることを防ぐ機能を有する。窒素原子がＧａＮ層１６から放出された位置には窒素空孔が形成される。窒素空孔は、ドナー型欠陥として機能し得るので、ｐ型特性の発現が阻害される可能性がある。これを防ぐべく、本例ではＧａＮ層１６のおもて面１４に直接接するキャップ層８５を設ける。
キャップ層８５は、耐熱性が高く、おもて面１４と良好な密着性を有し、キャップ層８５からＧａＮ層１６へ不純物が拡散せず、かつ、ＧａＮ層１６に対して選択的に除去可能であることが望ましい。キャップ層８５の耐熱性が高いとは、１１００℃以上１４００℃以下の温度でアニールされた場合においてもキャップ層８５にピット（貫通開口）が形成されない程度に、キャップ層８５が実質的に分解しないことを意味する。
本例のキャップ層８５は、ＡｌＮ層であるが、二酸化シリコン（ＳｉＯ２）層または窒化シリコン（ＳｉＮ）層であってもよい。ただし、ＳｉまたはＯがＧａＮ層１６へ拡散する可能性を排除するべくＡｌＮ層の方が望ましい。なお、キャップ層８５は、ＡｌＮ層上にさらにＳｉＯ２層、ＳｉＮ層およびＧａＮ層の１以上を積層してもよい。この場合において、ＡｌＮ層はｎ型不純物の拡散防止層としても機能してよい。
図６Ｈは、段階Ｓ２７０を示す図である。本例の段階Ｓ２７０においては、アニール装置１５０を用いて、１１００℃以上１４００℃以下の温度で積層体９０をアニールする。これにより、Ｍｇドープ領域２４等を含むＭｇが注入された領域をアニールする。当該アニールにより、イオン注入により生じた欠陥をある程度回復することができるが、必ずしもｐ型の電気的特性を有しなくてもよい。
図６Ｉは、段階Ｓ２８０を示す図である。本例の段階Ｓ２８０においては、少なくともおもて面１４に露出するＭｇドープ領域２４を覆うように、ゲート絶縁膜４２を形成する。ゲート絶縁膜４２は、化学気相成長法（ＣＶＤ）により形成して、その後フォトリソグラフィーおよびエッチング工程を経て所定形状に成形されてよい。ゲート絶縁膜４２は、１００ｎｍの厚みを有してよい。ゲート絶縁膜４２は、ＳｉＯ２膜であってよく、酸化アルミニウム（Ａｌ２Ｏ３）膜であってもよい。
図６Ｊは、段階Ｓ２９０を示す図である。本例の段階Ｓ２９０においては、ゲート絶縁膜４２上に直接接するゲート電極４４と、ｎ＋型領域２６および高濃度Ｍｇドープ上部領域２８に直接接するソース電極５４と、裏面１８に直接接するドレイン電極６４と、保護膜７０を形成する。ゲート電極４４はポリシリコンであってよい。ソース電極５４および電極５６は、下層のＴｉ（チタン）層と上層のＡｌ層とを有する積層体であってよい。ドレイン電極６４は、裏面１８下のＴｉ層と当該Ｔｉ層下のＡｌ層とを有する積層体であってよい。保護膜７０は、パッシベーション膜である。保護膜７０は、おもて面１４に露出するＧａＮ層１６を被覆してよい。
本例の保護膜７０は、エッジ終端構造領域１３０において露出するＧａＮ層１６のおもて面１４を被覆する。これにより、おもて面１４から不純物が入り込むことを防ぐことができる。本例の保護膜７０は、ＳｉＯ２膜である。最後に、ゲートパッド１１２およびソースパッド１１４ならびに両者を絶縁する層間絶縁膜を形成する。これにより、縦型ＭＯＳＦＥＴ１００が完成する。
図７は、第２実施形態における縦型ＭＯＳＦＥＴ３００のＡ‐Ａ'断面およびＢ‐Ｂ'断面を示す概要図である。本例においては、第１実施形態のようにｎ型層２２にＭｇをイオン注入するのではなく、ｎ型層２２上にエピタキシャル形成した後述の高濃度Ｍｇドープ層３１０の一部をエッチングで除去した後に、さらに後述のｎ型層３２０をエピタキシャル形成する。その後、当該ｎ型層３２２にＭｇをイオン注入する。これにより、Ｍｇドープ領域２４を形成する。なお、ｎ型層３２２は、ｎ型層２２と同じ機能を有してよい。また、本例では、ｎ型層３２２の最上面がおもて面１４となる。主として、係る点が第１実施形態と異なる。なお、本例においても、第１実施形態と同様に第１方向および第２方向を定義する。本例においても第１実施形態と同じ全ての有利な効果を享受することができる。
図８は、縦型ＭＯＳＦＥＴ３００の製造工程４００を示すフロー図である。本例の製造工程４００は、高濃度Ｍｇドープ層３１０を形成する段階（Ｓ４１２）、高濃度Ｍｇドープ層３１０を部分的にエッチングすることにより高濃度Ｍｇドープ下部領域２９および３９を形成する段階（Ｓ４１４）、ならびに、ｎ型層３２０を形成する段階（Ｓ４１６）を有する。また、本例の製造工程４００は、第１実施形態の（Ｓ２３０‐２）に対応する高濃度Ｍｇドープ上部領域２８を形成する段階（Ｓ４３０）を有する。係る点において第１実施形態と異なる。
なお、本例のｎ型層３２２は、一対の高濃度Ｍｇドープ下部領域２９上に設けられるので、凹部を有する。ただし、当該凹部は、ＧａＮをエッチングすることにより形成するものではないので、チャネル形成領域２５がダメージを受けることは無い。なお、本例のゲート電極４４も、トレンチゲートではなくプレーナゲートである。
図９Ａは、段階Ｓ４１０を示す図である。本例の段階Ｓ４１０は、第１実施形態の段階Ｓ２１０と同じであるので説明を省略する。
図９Ｂは、段階Ｓ４１２を示す図である。本例の段階Ｓ４１２においては、ｎ型層２２上に直接接する高濃度Ｍｇドープ層３１０をエピタキシャル形成する。高濃度Ｍｇドープ層３１０は、１Ｅ＋１８ｃｍ−３以上１Ｅ＋２０ｃｍ−３以下の不純物の濃度を有してよい。
図９Ｃは、段階Ｓ４１４を示す図である。本例の段階Ｓ１４においては、フォトリソグラフィーおよびエッチング工程を経て高濃度Ｍｇドープ層３１０を所定形状に成形する。これにより、高濃度Ｍｇドープ下部領域２９および３９を形成する。
図９Ｄは、段階Ｓ４１６を示す図である。本例の段階Ｓ４１６においては、露出するおもて面１４ならびに高濃度Ｍｇドープ下部領域２９および３９上にｎ型層３２０をエピタキシャル形成する。ｎ型層３２０は、０．１μｍ以上１μｍ以の厚みを有してよい。ｎ型層２２は、１Ｅ＋１５ｃｍ−３以上５Ｅ＋１５ｃｍ−３以下のＳｉを有してよい。
図９Ｅは、段階Ｓ４２０を示す図である。本例の段階Ｓ４２０においても第１実施形態のＳ２２０と同様に、マスク３８０‐２を介してイオン注入によりＭｇドープ領域３６および３８を順次形成する。加速電圧およびドーズ量は第１実施形態と同じであってよい。段階Ｓ４２０以後において、最も外側に位置するｎ型層３２０をｎ型層３２２と記載する。
図９Ｆは、段階Ｓ４３０を示す図である。本例の段階Ｓ４３０は、第１実施形態の段階Ｓ２３０‐２と同じであるので説明を省略する。段階Ｓ４３０以後において、活性領域１１０（Ａ‐Ａ'断面）のｎ型層３２０をｎ型層３２２と記載する。
図９Ｇ、図９Ｈ、図９Ｉ、図９Ｊ、図９Ｋおよび図９Ｌは、段階Ｓ４４０、Ｓ４５０、Ｓ４６０、Ｓ４７０、Ｓ４８０およびＳ４９０を示す図である。本例の段階Ｓ４４０から段階Ｓ４９０は、第１実施形態の段階Ｓ２４０から段階Ｓ２９０とそれぞれ実質的に同じであるので説明を省略する。最後に、ゲートパッド１１２およびソースパッド１１４ならびに両者を絶縁する層間絶縁膜を形成する。これにより、縦型ＭＯＳＦＥＴ３００が完成する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
１０・・ＧａＮ基板、１２・・境界、１４・・おもて面、１６・・ＧａＮ層、１８・・裏面、２２・・ｎ型層、２３・・角部、２４・・Ｍｇドープ領域、２５・・チャネル形成領域、２６・・ｎ＋型領域、２８・・高濃度Ｍｇドープ上部領域、２９・・高濃度Ｍｇドープ下部領域、３４・・Ｍｇドープ領域、３６・・Ｍｇドープ領域、３８・・Ｍｇドープ領域、３９・・高濃度Ｍｇドープ下部領域、４０・・ゲート端子、４２・・ゲート絶縁膜、４４・・ゲート電極、５０・・ソース端子、５４・・ソース電極、５６・・電極、６０・・ドレイン端子、６４・・ドレイン電極、７０・・保護膜、７４・・ガードリング構造、７８・・ＪＴＥ構造、８０・・マスク、８５・・キャップ層、９０・・積層体、１００・・縦型ＭＯＳＦＥＴ、１１０・・活性領域、１１２・・ゲートパッド、１１４・・ソースパッド、１３０・・エッジ終端構造領域、１５０・・アニール装置、２００・・製造工程、３００・・ＭＯＳＦＥＴ、３１０・・高濃度Ｍｇドープ層、３２０・・ｎ型層、３２２・・ｎ型層、３８０・・マスク、４００・・製造工程

Claims (9)

  1. プレーナゲートを有する縦型ＭＯＳＦＥＴを有する半導体装置の製造方法であって、
    窒化ガリウム単結晶基板上にｎ型窒化ガリウム層を形成する段階と、
    マグネシウム、ベリリウム、カルシウムおよび亜鉛の少なくとも一種類以上を有する不純物を前記ｎ型窒化ガリウム層にイオン注入することにより、前記窒化ガリウム単結晶基板の主面に平行な方向及び前記主面に平行な方向と垂直な方向に均一な濃度の前記不純物を有する不純物注入領域を形成する段階と、
    前記ｎ型窒化ガリウム層を形成する段階の後、かつ、前記不純物注入領域を形成する段階の前に、高濃度の前記不純物を有する高濃度不純物領域を前記不純物注入領域よりも深い位置に形成する段階と、
    を有し、
    前記不純物注入領域の少なくとも一部は、前記縦型ＭＯＳＦＥＴのチャネル形成領域として機能する
    半導体装置の製造方法。
  2. 前記不純物注入領域を形成する段階において、
    前記不純物注入領域の深さに応じて１０ｋｅＶ以上２００ｋｅＶ以下のエネルギーにより前記不純物を加速させて、１Ｅ＋１２ｃｍ−２以上１Ｅ＋１４ｃｍ−２以下のドーズ量の前記不純物を前記ｎ型窒化ガリウム層にイオン注入する
    請求項１に記載の半導体装置の製造方法。
  3. 前記不純物注入領域は、１Ｅ＋１６ｃｍ−３以上１Ｅ＋１８ｃｍ−３以下の前記不純物の濃度を有する
    請求項２に記載の半導体装置の製造方法。
  4. 前記高濃度不純物領域を形成する段階において、
    前記高濃度不純物領域の深さに応じて３００ｋｅＶ以上８００ｋｅＶ以下のエネルギーにより前記不純物を加速させて、１Ｅ＋１４ｃｍ−２以上１Ｅ＋１５ｃｍ−２以下のドーズ量の前記不純物を前記ｎ型窒化ガリウム層にイオン注入する
    請求項１から３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記高濃度不純物領域は、１Ｅ＋１９ｃｍ−３以上１Ｅ＋２０ｃｍ−３以下の前記不純物の濃度を有する
    請求項４に記載の半導体装置の製造方法。
  6. 前記高濃度不純物領域を形成する段階において、
    １Ｅ＋１８ｃｍ−３以上１Ｅ＋２０ｃｍ−３以下の前記不純物の濃度を有する前記高濃度不純物領域を前記ｎ型窒化ガリウム層上にエピタキシャル形成する
    請求項１から３のいずれか一項に記載の半導体装置の製造方法。
  7. 前記不純物はマグネシウムである
    請求項１から６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記不純物注入領域を形成する段階の後に、前記不純物注入領域上に直接接するキャップ層を形成する段階と、
    前記キャップ層を形成する段階の後に、１１００℃以上１４００℃以下の温度で前記不純物注入領域をアニールする段階をさらに備える
    請求項１から７のいずれか一項に記載の半導体装置の製造方法。
  9. プレーナゲートを有する縦型ＭＯＳＦＥＴを有する半導体装置であって、
    窒化ガリウム単結晶基板と、
    前記窒化ガリウム単結晶基板上の窒化ガリウム層と、
    前記窒化ガリウム層中に設けられ、マグネシウム、ベリリウム、カルシウムおよび亜鉛の少なくとも一種類以上を有する不純物を含み、前記窒化ガリウム単結晶基板の主面に平行な方向及び前記主面に平行な方向と垂直な方向に均一な濃度の前記不純物を有する不純物注入領域と
    を備え、
    前記不純物注入領域の少なくとも一部は、前記縦型ＭＯＳＦＥＴのチャネル形成領域として機能し、
    前記不純物注入領域が、前記窒化ガリウム層のおもて面から所定の深さ範囲に形成されたドープ領域と、前記ドープ領域よりも深い位置に設けられ、かつ、より高いドープ濃度を有する高濃度ドープ領域とを有する
    半導体装置。
JP2016136796A 2016-07-11 2016-07-11 半導体装置の製造方法および半導体装置 Active JP6780331B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016136796A JP6780331B2 (ja) 2016-07-11 2016-07-11 半導体装置の製造方法および半導体装置
US15/607,692 US10170564B2 (en) 2016-07-11 2017-05-30 Manufacturing method of semiconductor device and semiconductor device
US16/232,057 US10749003B2 (en) 2016-07-11 2018-12-26 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016136796A JP6780331B2 (ja) 2016-07-11 2016-07-11 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2018010892A JP2018010892A (ja) 2018-01-18
JP6780331B2 true JP6780331B2 (ja) 2020-11-04

Family

ID=60911176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016136796A Active JP6780331B2 (ja) 2016-07-11 2016-07-11 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (2) US10170564B2 (ja)
JP (1) JP6780331B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7404703B2 (ja) 2019-08-09 2023-12-26 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
JP2006032493A (ja) * 2004-07-13 2006-02-02 Sharp Corp 半導体装置及びその製造方法
JP5087818B2 (ja) * 2005-03-25 2012-12-05 日亜化学工業株式会社 電界効果トランジスタ
JP2007258578A (ja) 2006-03-24 2007-10-04 Toyota Central Res & Dev Lab Inc ＩＩＩ族窒化物系化合物半導体のｐ型化方法、絶縁分離方法、ＩＩＩ族窒化物系化合物半導体、及びそれを用いたトランジスタ
JP5431667B2 (ja) * 2007-10-01 2014-03-05 富士電機株式会社 窒化ガリウム半導体装置
JP4532574B2 (ja) * 2008-03-28 2010-08-25 古河電気工業株式会社 半導体装置の製造方法
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
CN102668092B (zh) * 2009-12-21 2015-03-25 富士通株式会社 化合物半导体装置及其制造方法
US8835930B2 (en) * 2011-06-28 2014-09-16 Hitachi Metals, Ltd. Gallium nitride rectifying device
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP6047995B2 (ja) * 2012-08-22 2016-12-21 住友電気工業株式会社 Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法
JP6260145B2 (ja) * 2013-08-27 2018-01-17 富士電機株式会社 半導体装置の製造方法
US20150171206A1 (en) * 2013-12-18 2015-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxially Growing III-V Contact Plugs for MOSFETs
JP6589263B2 (ja) * 2014-09-11 2019-10-16 富士電機株式会社 半導体装置
JP2016167500A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置の製造方法
US11257676B2 (en) * 2018-01-19 2022-02-22 Fuji Electric Co., Ltd. Gallium nitride based semiconductor device and manufacturing method of gallium nitride based semiconductor device

Also Published As

Publication number Publication date
US20180012964A1 (en) 2018-01-11
JP2018010892A (ja) 2018-01-18
US10749003B2 (en) 2020-08-18
US10170564B2 (en) 2019-01-01
US20190131409A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
KR101160537B1 (ko) 반도체장치 및 그 제조방법
US20130137253A1 (en) Semiconductor device and method of fabricating the same
WO2013118203A1 (ja) 半導体装置及びその製造方法
JP6918302B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10304930B2 (en) Semiconductor device implanted with arsenic and nitrogen
US20130175548A1 (en) Semiconductor device and fabrication method for the same
KR101339265B1 (ko) 반도체 소자의 제조 방법
JP6237845B1 (ja) 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP7119350B2 (ja) 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
TWI613712B (zh) 半導體裝置及其製造方法
JP5628765B2 (ja) 半導体装置
JP2015056640A (ja) 半導体装置の製造方法
KR20160018322A (ko) 반도체 장치의 제조 방법
JP6327379B1 (ja) 窒化ガリウム半導体装置および窒化ガリウム半導体装置の製造方法
JP2018166150A (ja) 半導体装置の製造方法及び半導体装置の終端構造
JP2019004010A (ja) 半導体装置およびその製造方法
JP2014241350A (ja) 電界効果トランジスタおよびその製造方法
JP2013168549A (ja) 半導体装置およびその製造方法
JP6639384B2 (ja) ヘテロ接合トランジスタに通常は妨げられる注入領域を形成する方法
JP6780331B2 (ja) 半導体装置の製造方法および半導体装置
CN108574001B (zh) 半导体装置
JP2016134411A (ja) 半導体素子および半導体素子の製造方法
US11862686B2 (en) Nitride semiconductor device
JP7024319B2 (ja) ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置
JP2020035931A (ja) 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200928

R150 Certificate of patent or registration of utility model

Ref document number: 6780331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250