JP2022077406A - 窒化物半導体装置の製造方法及び窒化物半導体装置 - Google Patents

Abstract

【課題】高濃度で、濃度のばらつきが小さいＰ型領域を実現可能な窒化物半導体装置の製造方法及び窒化物半導体装置を提供する。【解決手段】窒化物半導体装置の製造方法は、窒化物半導体にアクセプタ元素をイオン注入する工程と、アクセプタ元素がイオン注入された窒化物半導体上に保護膜を形成する工程と、保護膜が形成された窒化物半導体に熱処理を施してアクセプタ元素を活性化することによって、窒化物半導体にＰ型領域を形成する工程と、を備える。保護膜はＮ型半導体で構成されている。【選択図】図４Ｄ

Description

本発明は、窒化物半導体装置の製造方法及び窒化物半導体装置に関する。

縦型のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する窒化物半導体装置が知られている（例えば、特許文献１参照）。また、窒化物半導体装置では、マグネシウム（Ｍｇ）をドーパントとして用いることによりＰ型の伝導度制御が可能である（例えば、特許文献２参照）。

窒化物半導体装置において、良好なオーミック接触を実現するためには、高濃度のＰ型領域を窒化物半導体に選択的に形成する必要がある。Ｐ型領域を選択形成する手法としては、コスト、生産性、信頼性の観点でイオン注入が望ましい。しかし、窒化物半導体に対してＭｇを高濃度にイオン注入し、Ｍｇを活性化させるために１３００℃を超える高温度で熱処理を施すと、Ｍｇがロッド状に高密度に偏析する。Ｍｇがロッド状に高密度に偏析すると、偏析が生じている領域以外の領域でＭｇ濃度は低下する（例えば、非特許文献１参照）。また、超高圧雰囲気下でさらに１４００℃を超える高温度で熱処理を行うと、Ｍｇが深く拡散し、濃度が低下する（例えば、非特許文献２参照）。このため、高濃度で、濃度のばらつきが小さいＰ型領域をイオン注入で形成することは難しかった。

特開２０１９－０９６７４４号公報 特開２０１４－０８６６９８号公報

Ｋｕｍａｒ ｅｔ．ａｌ．，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１２６（２０１９）２３５７０４． Ｈ．Ｓａｋｕｒａｉ ｅｔ．ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． １１５，１４２１０４（２０１９）． Ｇ．Ｍｉｃｅｌｉ，Ａ．Ｐａｓｑｕａｒｅｌｌｏ ＰＲＢ（２０１６）．

熱処理によりＭｇが活性化されてＰ型領域になると、Ｐ型領域のフェルミ準位が価電子帯に近づく。フェルミ準位が価電子帯に近づくと、Ｍｇアクセプタの形成エネルギー（すなわち、ＧａＮのＧａサイトにＭｇを入れるために要するエネルギー）が増加し、Ｍｇの活性化が不安定となる（例えば、非特許文献３参照）。上記したＭｇの高密度の偏析は、Ｍｇの活性化が不安定となり、欠陥を介してＭｇが偏析しやすくなることで生じる、と考えられる。

本発明は、このような考えに基づいて本発明者が鋭意検討してなされたものであって、高濃度で、濃度のばらつきが小さいＰ型領域を実現可能な窒化物半導体装置の製造方法及び窒化物半導体装置を提供することを目的とする。

上記課題を解決するために、本発明の一態様に係る窒化物半導体装置製造方法は、窒化物半導体にアクセプタ元素をイオン注入する工程と、前記アクセプタ元素がイオン注入された前記窒化物半導体上に保護膜を形成する工程と、前記保護膜が形成された前記窒化物半導体に熱処理を施して前記アクセプタ元素を活性化することによって、前記窒化物半導体にＰ型領域を形成する工程と、を備える。前記保護膜はＮ型半導体で構成されている。

本発明の一態様に係る窒化物半導体装置は、窒化物半導体と、前記窒化物半導体に設けられたＰ型領域と、を備える。前記Ｐ型領域におけるアクセプタ元素の濃度は１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下である。前記Ｐ型領域の表層部におけるアクセプタ偏析の密度は、前記Ｐ型領域において前記表層部よりも深い部位における前記アクセプタ偏析の密度よりも低い。

本発明によれば、高濃度で、濃度のばらつきが小さいＰ型領域を実現可能な窒化物半導体装置の製造方法及び窒化物半導体装置を提供することができる。

図１は、本発明の実施形態１に係るＧａＮ半導体装置の構成例を示す平面図である。 図２は、本発明の実施形態１に係る縦型ＭＯＳＦＥＴの構成例を示す平面図である。 図３は、本発明の実施形態１に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。 図４Ａは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図４Ｂは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図４Ｃは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図４Ｄは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図４Ｅは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図４Ｆは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図４Ｇは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図５は、ＧａＮと保護膜（Ｎ型半導体）との接触部及びその近傍のバンド図であって、アクセプタ元素を活性化するための熱処理前と熱処理後の、価電子帯、伝導帯、フェルミ準位を示す図である。 図６は、保護膜が絶縁膜である場合のＧａＮのバンド図であって、アクセプタ元素を活性化するための熱処理前と熱処理後の、価電子帯、伝導帯、フェルミ準位を示す図である。 図７は、ＧａＮにおけるＭｇアクセプタの形成エネルギー等とＧａＮのフェルミ準位との関係を示すグラフである。 図８は、本発明の実施形態１の変形例に係るＧａＮ半導体装置の構成例を示す断面図である。 図９は、本発明の実施形態２に係るＧａＮ半導体装置の構成例を示す断面図である。 図１０Ａは、本発明の実施形態２に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図１０Ｂは、本発明の実施形態２に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図１０Ｃは、本発明の実施形態２に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図１０Ｄは、本発明の実施形態２に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図１０Ｅは、本発明の実施形態２に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。 図１１は、本発明の実施形態２の変形例に係るＧａＮ半導体装置の構成例を示す断面図である。

以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

また、以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｘ軸方向及びＹ軸方向は、後述のＧａＮ基板１０の表面１０ａに平行な方向である。Ｘ軸方向及びＹ軸方向を水平方向ともいう。また、Ｚ軸方向は、ＧａＮ基板１０の表面１０ａと垂直に交わる方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。

また、以下の説明では、Ｚ軸の正方向を「上」と称し、Ｚ軸の負方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、領域、層、膜及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。

また以下の説明において、導電型を示すＰやＮに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じＰとＰ（または、ＮとＮ）とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。

＜実施形態１＞
（構成例）
図１は、本発明の実施形態１に係る窒化ガリウム半導体装置（本発明の「窒化物半導体装置」の一例；以下、ＧａＮ半導体装置）１００の構成例を示す平面図である。図１は、Ｘ－Ｙ平面図である。図１に示すように、ＧａＮ半導体装置１００は、活性領域１１０とエッジ終端領域１３０とを有する。活性領域１１０は、ゲートパッド１１２及びソースパッド１１４を有する。ゲートパッド１１２及びソースパッド１１４は、後述のゲート電極２３及びソース電極２５にそれぞれ電気的に接続された電極パッドである。

Ｚ軸方向からの平面視で、エッジ終端領域１３０は、活性領域１１０の周囲を囲んでいる。エッジ終端領域１３０は、ガードリング構造、ＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造の一以上を有してよい。エッジ終端領域１３０は、活性領域１１０で発生した空乏層をエッジ終端領域１３０まで広げることにより、活性領域１１０での電界集中を防ぐ機能を有してよい。

図２は、本発明の実施形態１に係る縦型ＭＯＳＦＥＴ１の構成例を示す平面図である。図３は、本発明の実施形態１に係る縦型ＭＯＳＦＥＴ１の構成例を示す断面図である。図２は、図１に示した活性領域１１０の一部を拡大して示すとともに、ゲート電極２３及びソース電極２５のＺ軸方向からの平面視による形状を示すため、ゲートパッド１１２及びソースパッド１１４の図示は省略している。図３は、図２の平面図をＸ－Ｘ´線で切断した断面を示している。

図２及び図３に示すＧａＮ半導体装置１００は、窒化ガリウム基板（本発明の「窒化物半導体」の一例；以下、ＧａＮ基板）１０と、ＧａＮ基板１０に設けられた複数の縦型ＭＯＳＦＥＴ１（本発明の「電界効果トランジスタ」の一例）と、を備える。ＧａＮ半導体装置１００では、縦型ＭＯＳＦＥＴ１が一方向（例えば、Ｘ軸方向）に繰り返し設けられている。１つの縦型ＭＯＳＦＥＴ１が繰り返しの単位構造であり、この単位構造が一方向（例えば、Ｘ軸方向）に並んで配置されている。

図２及び図３に示すように、縦型ＭＯＳＦＥＴ１は、ＧａＮ基板１０に設けられたＮ－型のドリフト領域１２、Ｐ型のウェル領域１４、Ｐ＋型のコンタクト領域１６（本発明の「Ｐ型領域」の一例）及びＮ＋型のソース領域１８と、ＧａＮ基板１０の表面１０ａ上に設けられたゲート絶縁膜２１と、ゲート絶縁膜２１上に設けられたゲート電極２３と、ＧａＮ基板１０の表面１０ａ側に設けられてコンタクト領域１６及びソース領域１８と電気的に接続するソース電極２５（本発明の「電極」の一例）と、ＧａＮ基板１０の裏面１０ｂ側に設けられてドリフト領域１２に電気的に接続するドレイン電極２７と、を有する。

ＧａＮ基板１０は、ＧａＮ単結晶基板である。ＧａＮ基板１０は、例えばＮ－型の基板である。ＧａＮ基板１０は、表面１０ａと、表面１０ａの反対側に位置する裏面１０ｂとを有する。例えば、ＧａＮ基板１０は、貫通転位密度が１×１０^７ｃｍ^－２未満である低転位自立ＧａＮ基板である。

ＧａＮ基板１０に含まれるドナー元素（Ｎ型不純物）は、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、及びＯ（酸素）の一種類以上の元素であってよい。また、ＧａＮ基板１０に含まれるアクセプタ元素（Ｐ型不純物）は、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｂｅ（ベリリウム）及びＺｎ（亜鉛）の一種類以上の元素であってよい。

ＧａＮ基板１０が低転位自立ＧａＮ基板であることにより、ＧａＮ基板１０に大面積のパワーデバイスが形成される場合でも、パワーデバイスにおけるリーク電流を少なくすることができる。これにより、パワーデバイスを高い良品率で製造することが可能となる。また、縦型ＭＯＳＦＥＴ１の製造工程に含まれる熱処理において、イオン注入された不純物が転位に沿って深く拡散することを防止することができる。

なお、ＧａＮ基板１０は、Ｎ－型ではなく、Ｎ型であってもよい。また、ＧａＮ基板１０は、ＧａＮ単結晶基板と、ＧａＮ単結晶基板上にエピタキシャル成長された単結晶のＧａＮ層とを含んでもよい。この場合、ＧａＮ単結晶基板はＮ＋型又はＮ型であってもよく、ＧａＮ層はＮ型又はＮ－型であってもよい。また、ＧａＮ単結晶基板が低転位自立ＧａＮ基板であってもよい。

縦型ＭＯＳＦＥＴ１において、ＧａＮ基板１０は、アルミニウム（Ａｌ）及びインジウム（Ｉｎ）の一以上の元素を含んでもよい。ＧａＮ基板１０は、ＧａＮにＡｌ及びＩｎを微量に含んだ混晶半導体、即ちＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＜１、０≦ｙ＜１）であってもよい。なお、ＧａＮは、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮにおいてｘ＝ｙ＝０とした場合である。

ＧａＮ基板１０に、ドリフト領域１２、ウェル領域１４、コンタクト領域１６及びソース領域１８がそれぞれ設けられている。ウェル領域１４、コンタクト領域１６及びソース領域１８は、それぞれ、ＧａＮ基板１０の表面１０ａから所定の深さに不純物がイオン注入され、熱処理により不純物が活性化された領域である。

例えば、ウェル領域１４の表面側にコンタクト領域１６が設けられている。ウェル領域１４はＰ型の領域であり、コンタクト領域１６はＰ＋型の領域である。ウェル領域１４よりもコンタクト領域１６の方が、Ｐ型の不純物濃度が高い。ウェル領域１４及びコンタクト領域１６は、アクセプタ元素として、Ｍｇ及びＢｅの少なくとも一方を含む。

例えば、ウェル領域１４及びコンタクト領域１６は、アクセプタ元素として、Ｍｇを含む。ウェル領域１４におけるＭｇの濃度は、１×１０^１６ｃｍ^－３以上３×１０^１８ｃｍ^－３以下である。コンタクト領域１６におけるＭｇの濃度は、１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下である。

ドリフト領域１２はＮ－型の領域であり、ソース領域１８はＮ＋型の領域である。ドリフト領域１２よりもソース領域１８の方が、Ｎ型の不純物濃度が高い。ドリフト領域１２及びソース領域１８は、Ｎ型の不純物として、例えばＳｉを含む。例えば、ドリフト領域１２のＮ型の不純物濃度は、ＧａＮ基板１０のＮ型の不純物濃度と同じである。この場合、ドリフト領域１２には、Ｎ型の不純物がイオン注入されていなくてもよい。ドリフト領域１２におけるＳｉの濃度は、１×１０^１５ｃｍ^－３以上１×１０^１７ｃｍ^－３以下である。

ソース領域１８はウェル領域１４の表面側に設けられている。ソース領域１８は、ウェル領域１４の表面側にＳｉがイオン注入され、熱処理によりＳｉが活性化されることにより形成される。ソース領域１８におけるＳｉの濃度は、１×１０^１９ｃｍ^－３以上１×１０^２２ｃｍ^－３以下である。

ソース領域１８の上部は、ＧａＮ基板１０の表面１０ａに露出している。ソース領域１８は、Ｘ軸方向における一方の側部と、Ｘ軸方向において一方の反対側に位置する他方の側部とを有する。ソース領域１８の一方の側部と底部はウェル領域１４に接し、ソース領域１８の他方の側部がコンタクト領域１６に接している。ソース領域１８の一方の側部は、縦型ＭＯＳＦＥＴ１のチャネルが形成される領域（以下、チャネル領域）１４１側に位置する。なお、縦型ＭＯＳＦＥＴ１のチャネルは、ウェル領域１４に形成される。

コンタクト領域１６は、ＧａＮ基板１０の表面１０ａに露出している。コンタクト領域１６は、Ｘ軸方向における両側部がソース領域１８に接し、底部がウェル領域１４に接している。ウェル領域１４、コンタクト領域１６及びソース領域１８は、Ｙ軸方向に延伸するストライプ形状を有する。

ドリフト領域１２の上部（以下、上部領域）１２１は、ＧａＮ基板１０の表面１０ａに露出している。上部領域１２１は、表面１０ａにおいてゲート絶縁膜２１と接している。上部領域１２１は、Ｙ軸方向で向かい合う一対のウェル領域１４間に位置する。上部領域１２１はＪＦＥＴ領域と呼んでもよい。上部領域１２１は、Ｎ－型ではなく、Ｎ型であってもよい。これにより、縦型ＭＯＳＦＥＴ１のオン抵抗を低減することができる。

ドリフト領域１２の下部（以下、下部領域）１２２は、ウェル領域１４の底部と接している。下部領域１２２は、上部領域１２１とドレイン電極２７との間、及び、ウェル領域１４とドレイン電極２７との間にそれぞれ位置する。下部領域１２２は、Ｘ軸方向で繰り返される複数の縦型ＭＯＳＦＥＴ１（すなわち、複数の単位構造）間で、Ｘ軸方向に連続して設けられている。

ドリフト領域１２は、ドレイン電極２７とチャネル領域１４１との間の電流経路として機能する。コンタクト領域１６は、ウェル領域１４と電極（例えば、ソース電極２５）とのコンタクトを取るための領域である。コンタクト領域１６は、ゲートオフ時の正孔引き抜き経路としても機能する。

ゲート絶縁膜２１は、例えばシリコン酸化膜（ＳｉＯ_２膜）である。ゲート絶縁膜２１は、例えば平坦な表面１０ａ上に設けられる。

ゲート電極２３は、ゲート絶縁膜２１を介してチャネル領域１４１の上方に設けられている。例えば、ゲート電極２３は、平坦なゲート絶縁膜２１上に設けられたプレーナ型である。ゲート電極２３は、ゲートパッド１１２と異なる材料で形成されている。ゲート電極２３は不純物をドープしたポリシリコンで形成され、ゲートパッド１１２はＡｌまたはＡｌ‐Ｓｉの合金で形成されている。

ソース電極２５は、ＧａＮ基板１０の表面１０ａ上に設けられている。ソース電極２５は、ソース領域１８の一部とコンタクト領域１６とに接している。ソース電極２５は、図示しない層間絶縁膜を介してゲート電極２３上にも設けられてもよい。層間絶縁膜は、ゲート電極２３とソース電極２５とが電気的に接続しないように、ゲート電極２３の上部及び側部を覆ってもよい。

ソース電極２５は、ソースパッド１１４と同一の材料で構成されている。例えば、ＡｌまたはＡｌ－Ｓｉの合金からなるソース電極２５が、ソースパッド１１４を兼ねている。ソース電極２５は、ＧａＮ基板１０の表面１０ａとＡｌ（または、Ａｌ－Ｓｉ）との間にバリアメタル層を有してもよい。バリアメタル層の材料としてチタン（Ｔｉ）を使用してもよい。ドレイン電極２７は、ＧａＮ基板１０の裏面１０ｂ側に設けられており、裏面１０ｂに接している。ドレイン電極２７もソース電極２５と同様の材料で構成されている。

図３において、ゲート端子、ソース端子及びドレイン端子を、それぞれＧ、Ｄ及びＳで示す。例えば、ゲート端子Ｇを介してゲート電極２３に閾値電圧以上の電位が与えられると、チャネル領域１４１に反転層が形成される。チャネル領域１４１に反転層が形成されている状態で、ドレイン電極２７に所定の高電位が与えられ、かつ、ソース電極２５に低電位（例えば、接地電位）が与えられると、ドレイン端子Ｄからソース端子Ｓへ電流が流れる。また、ゲート電極２３に閾値電圧よりも低い電位が与えられるとチャネル領域１４１に反転層は形成されず、電流は遮断される。これにより、縦型ＭＯＳＦＥＴ１は、ソース端子Ｓ及びドレイン端子Ｄ間における電流をスイッチングすることができる。

図１から図３に示したＧａＮ半導体装置１００において、コンタクト領域１６は、Ｍｇ偏析の少ない表層部を有する。表層部の表面１０ａからの深さは１ｎｍ以上３０ｎｍ以下である。コンタクト領域１６の表層部におけるＭｇ偏析の密度は、コンタクト領域１６において表層部よりも深い部位（以下、深部）におけるＭｇ偏析の密度よりも低くなっている。

例えば、Ｍｇ偏析を、ロッド状Ｍｇ偏析と非ロッド状Ｍｇ偏析とに分類する。ロッド状Ｍｇ偏析は、一方向への長さが３０ｎｍ以上で、Ｍｇ濃度が５×１０^２０ｃｍ^－３以上の偏析である。非ロッド状Ｍｇ偏析は、一方向への長さが３０ｎｍ未満で、Ｍｇ濃度が５×１０^２０ｃｍ^－３以上の偏析である。コンタクト領域１６の表層部において、ロッド状アクセプタ偏析の密度は１×１０^１４ｃｍ^－３以下であり、非ロッド状アクセプタ偏析の密度は１×１０^１５ｃｍ^－３未満となっている。コンタクト領域１６の深部におけるロッド状アクセプタ偏析の密度及び非ロッド状アクセプタ偏析の密度は、コンタクト領域１６の表層部における各密度よりも高い値となっている。

これは、後述するように、コンタクト形成領域１６´にイオン注入されたＭｇを熱処理で活性化する際に、予め、コンタクト形成領域１６´の表面を保護膜（Ｎ型半導体）で覆うことで実現される。コンタクト形成領域１６´に保護膜（Ｎ型半導体）を接触させることで、コンタクト形成領域１６´の表層部に空乏層を生じさせ、空乏層におけるフェルミ準位が価電子帯に近づくことを抑制している（より好ましくは、伝導帯に近づけている）。これにより、コンタクト領域１６の表層部のＭｇ偏析を抑制している。

（製造方法）
次に、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法について説明する。図４Ａから図４Ｇは、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法を工程順に示す断面図である。なお、図４Ａから図４Ｇは、Ｘ軸方向に繰り返し配置される複数の縦型ＭＯＳＦＥＴ１のうちの、１つの縦型ＭＯＳＦＥＴ１について、その製造方法を工程順に示している。また、ＧａＮ半導体装置１００は、成膜装置、露光装置、エッチング装置、イオン注入装置、熱処理装置など、各種の装置によって製造される。以下、これらの装置を、製造装置と総称する。

図４Ａに示すように、製造装置は、ＧａＮ基板１０において、ウェル領域１４（図３参照）が形成される領域（以下、ウェル形成領域）１４´に、アクセプタ元素としてＭｇをイオン注入する。例えば、製造装置は、ＧａＮ基板１０の表面１０ａ上にマスクＭ１を形成する。マスクＭ１は、ＧａＮ基板１０に対して選択的に除去可能なＳｉＯ_２膜又はフォトレジストである。マスクＭ１は、ウェル形成領域１４´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ１が形成されたＧａＮ基板１０にＭｇをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクＭ１を除去する。

図４Ａに示す工程では、ＧａＮ基板１０の表面１０ａから注入ピーク位置までの深さが２００ｎｍ以上１５００ｎｍ以下であり、一例として５００ｎｍとなるように、注入エネルギー（加速電圧）が設定される。また、この工程では、イオン注入されるＭｇについて、注入ピーク位置におけるＭｇ濃度が１×１０^１６ｃｍ^－３以上３×１０^１８ｃｍ^－３以下となるように、Ｍｇのドーズ量が設定される。

または、図４Ａに示す工程では、注入ピーク位置だけでなく、ウェル形成領域１４´全体におけるＭｇ濃度が１×１０^１６ｃｍ^－３以上３×１０^１８ｃｍ^－３以下となるように、Ｍｇの注入エネルギーとドーズ量とが設定されてもよい。図４Ａに示す工程は、加速エネルギーが１条件である一段イオン注入で行ってもよいし、加速エネルギーが複数条件ある多段イオン注入で行ってもよい。

次に、図４Ｂに示すように、製造装置は、ＧａＮ基板１０において、コンタクト領域が形成される領域（以下、コンタクト形成領域）１６´にアクセプタ元素としてＭｇをイオン注入する。例えば、製造装置は、ＧａＮ基板１０上にマスクＭ２を形成する。マスクＭ２は、ＳｉＯ_２膜又はフォトレジストである。マスクＭ２は、コンタクト形成領域１６´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ２が形成されたＧａＮ基板１０にＭｇをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクＭ２を除去する。

図４Ｂに示す工程では、ＧａＮ基板１０の表面１０ａから注入ピーク位置までの深さが１ｎｍ以上２００ｎｍ以下であり、一例として１０ｎｍ以上１００ｎｍ以下となるように、注入エネルギー（加速電圧）が設定される。また、この工程では、イオン注入されるＭｇについて、注入ピーク位置におけるＭｇ濃度が１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下であり、一例として１×１０^２０ｃｍ^－３となるように、Ｍｇのドーズ量が設定される。

または、図４Ｂに示す工程では、注入ピーク位置だけでなく、コンタクト形成領域１６´全体におけるＭｇ濃度が１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下であり、一例として１×１０^２０ｃｍ^－３となるようにＭｇの注入エネルギーとドーズ量とが設定されてもよい。図４Ｂに示す工程は、単一の加速エネルギーを用いた一段イオン注入で行ってもよいし、異なる加速エネルギーを用いた多段イオン注入で行ってもよい。

次に、図４Ｃに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上に保護膜３０を形成する。これにより、ＧａＮ基板１０の表面１０ａにおいて、少なくともコンタクト形成領域１６´は保護膜３０と直に接触する。ウェル形成領域１４´、上部領域１２１の各表面は、保護膜３０と直に接触してよいし、図示しない絶縁膜で覆われていてもよい。

保護膜３０は、Ｎ＋型の半導体（本発明の「Ｎ型半導体」の一例）で構成されている。例えば、保護膜３０は、Ｎ＋型の窒化アルミニウム（ＡｌＮ）又はＮ＋型の窒化シリコン（ＳｉＮ）で構成されている。ＡｌＮ又はＳｉＮは、耐熱性が高く、ＧａＮ基板１０と良好な密着性を有し、保護膜３０からＧａＮ基板１０側へ不純物が拡散せず、かつ、ＧａＮ基板１０に対して選択的に除去可能であるため、保護膜３０に好適である。

保護膜３０に含まれるドナー元素（一例として、Ｓｉ）の濃度は、例えば１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下である。保護膜３０に含まれるドナー元素の濃度は、コンタクト形成領域１６´にイオン注入されるアクセプタ元素の濃度以上の値であってもよい。

保護膜３０の成膜時の厚さは、コンタクト形成領域１６´（または、コンタクト領域１６（図３参照））の表層部の表面からの深さ以上の値である。例えば、保護膜３０の厚さの下限値は、コンタクト形成領域１６´（または、コンタクト領域１６）の表層部の深さが１ｎｍのときは１ｎｍであり、表層部の深さが３０ｎｍのときは３０ｎｍである。保護膜３０の厚さの上限値は特に制限はないが、保護膜３０の成膜スループットの低下を抑制する観点と、ＧａＮ基板１０における反り等の発生を抑制する観点とから、上限値は１μｍであることが好ましく、５００ｎｍであることがより好ましい。以上から、一例を示すと、保護膜３０の成膜時の厚さは１ｎｍ以上１μｍ以下であり、より好ましくは１ｎｍ以上５００ｎｍ以下である。

次に、製造装置は、保護膜３０で覆われたＧａＮ基板１０に、最大温度が１３００℃以上２０００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理によりＧａＮ基板１０にイオン注入されたＭｇが活性化され、図４Ｄに示すように、ＧａＮ基板１０に、Ｐ型のウェル領域１４と、Ｐ＋型のコンタクト領域１６とが形成されるとともに、ドリフト領域１２が画定される。また、この熱処理により、ＧａＮ基板１０において、Ｍｇのイオン注入により生じた欠陥をある程度回復することができる。熱処理後、製造装置は、ＧａＮ基板１０の表面１０ａ上から保護膜３０を除去する。

次に、図４Ｅに示すように、製造装置は、ＧａＮ基板１０において、ソース領域１８（図３参照）が形成される領域（以下、ソース形成領域）１８´にドナー元素としてＳｉをイオン注入する。例えば、製造装置は、ＧａＮ基板１０の表面１０ａ上にマスクＭ３を形成する。マスクＭ３は、ＳｉＯ_２膜又はフォトレジストである。マスクＭ３は、ソース形成領域１８´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ３が形成されたＧａＮ基板１０にＳｉをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクＭ３を除去する。

次に、製造装置は、ＧａＮ基板１０に最大温度が１２００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理によりＧａＮ基板１０にイオン注入されたＳｉ が活性化され、図４Ｆに示すように、ＧａＮ基板１０にＮ＋型のソース領域１８が形成される。また、この熱処理により、ＧａＮ基板１０において、Ｓｉのイオン注入により生じた欠陥をある程度回復することができる。

次に、図４Ｇに示すように、製造装置は、ＧａＮ基板１０上にゲート絶縁膜２１を形成する。次に、製造装置は、ゲート電極２３とソース電極２５とを形成する。次に、製造装置は、ゲート電極２３とソース電極２５とが覆わるようにＧａＮ基板１０の表面１０ａ上に層間絶縁膜（図示せず）を形成する。次に、製造装置は、ゲート電極２３に電気的に接続するゲートパッド１１２（図１参照）と、ソース電極２５に電気的に接続するソースパッド１１４（図１参照）とを形成する。その後、製造装置は、ＧａＮ基板１０の裏面１０ｂにドレイン電極２７を形成する。このような工程を経て、縦型ＭＯＳＦＥＴ１を備えるＧａＮ半導体装置１００が完成する。

（ＧａＮに生じる空乏層のフェルミ準位）
図５は、ＧａＮと保護膜（Ｎ型半導体）との接触部及びその近傍のバンド図であって、アクセプタ元素を活性化するための熱処理前と熱処理後の、価電子帯Ｅｖ、伝導帯Ｅｃ、フェルミ準位Ｅｆを示す図である。なお、図５に示すＧａＮにはアクセプタ元素としてＭｇがイオン注入されている。

図５に示すように、ＧａＮと保護膜との接触部には空乏層が生じる。空乏層でバンド構造は曲がり、ＧａＮのフェルミ準位Ｅｆと保護膜（Ｎ型半導体）のフェルミ準位Ｅｆとが一致している。この状態で熱処理を施すと、ＧａＮではＭｇが活性化されてフェルミ準位が価電子帯に近づくが、空乏層ではバンド構造が曲がっている。このため、ＧａＮにおいて空乏層が生じている領域（すなわち、ＧａＮの表層部）では、空乏層が生じていない領域と比べて、フェルミ準位Ｅｆの価電子帯への接近が抑制される。

なお、ＧａＮにおけるアクセプタ濃度が１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下で、保護膜におけるドナー濃度が１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下の場合、保護膜との接触によりＧａＮに形成される空乏層の幅（深さ）は、およそ１ｎｍ以上３０ｎｍ以下となる。保護膜におけるドナー濃度が高濃度になるほど、ＧａＮに形成される空乏層の幅は大きくなる。

図６は、保護膜が絶縁膜である場合のＧａＮのバンド図であって、アクセプタ元素を活性化するための熱処理前と熱処理後の、価電子帯Ｅｖ、伝導帯Ｅｃ、フェルミ準位Ｅｆを示す図である。保護膜が絶縁膜の場合は図６に示すように空乏層は生じず、空乏層におけるバンド構造の曲がりも生じない。絶縁膜で覆われたＧａＮに熱処理を施すと、ＧａＮに含まれるＭｇは活性化され、ＧａＮのフェルミ準位は価電子帯に近づく。

（フェルミ準位の制御によるＭｇ偏析の抑制）
図７は、ＧａＮにおけるＭｇアクセプタの形成エネルギー等とＧａＮのフェルミ準位との関係を示すグラフである。このグラフは、第一原理計算で算出されたデータである。図７の横軸はフェルミ準位Ｅｆ（ｅＶ）を示し、図７の縦軸はエネルギー（ｅＶ）を示す。図７の実線（ａ）は、Ｍｇアクセプタの形成エネルギー（すなわち、ＧａＮのＧａサイトにＭｇを入れるために要するエネルギー）と、ＧａＮのフェルミ準位Ｅｆとの関係を示している。図７の破線（ｂ）は、ＧａＮの格子間にＧａが入るのに要するエネルギーと、ＧａＮのフェルミ準位Ｅｆとの関係を示す。

図７において、フェルミ準位Ｅｆが０（ｅＶ）に近づくほど（すなわち、フェルミ準位Ｅｆが価電子帯に近づき、ＧａＮの導電型がＰ型に近づくほど）、Ｍｇアクセプタの形成エネルギーは大きくなる。また、フェルミ準位が０（ｅＶ）に近づくほど、ＧａＮの格子間にＧａが入るのに要するエネルギーは小さくなる。

図７のグラフから、ＧａＮのフェルミ準位が価電子帯に近づき、ＧａＮの導電型がＰ型に近づくほど、Ｍｇは活性化され難くなり、アクセプタとして機能し難くなることがわかる。換言すると、ＧａＮのフェルミ準位が伝導帯に近づき、ＧａＮの導電型がＮ型に近づくほど、Ｍｇは活性化され易くなり、アクセプタとして機能し易くなることがわかる。

本発明の実施形態では、コンタクト形成領域１６´の表層部はＮ型半導体である保護膜３０との接触により空乏層が形成され、空乏層のフェルミ準位Ｅｆは価電子帯Ｅｖへの接近が抑制される。コンタクト形成領域１６´の表層部のフェルミ準位Ｅｆは、価電子帯に接近しないように制御される。これにより、コンタクト領域１６の表層部では、Ｍｇは活性化され易く、アクセプタとして機能し易くなっている。

（実施形態１の効果）
以上説明したように、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法は、ＧａＮ基板１０のコンタクト形成領域１６´にＭｇをイオン注入する工程と、Ｍｇがイオン注入されたＧａＮ基板１０のコンタクト形成領域１６´上に保護膜３０を形成する工程と、保護膜３０が形成されたＧａＮ基板１０に熱処理を施してＭｇを活性化することによって、ＧａＮ基板１０にコンタクト領域１６を形成する工程と、を備える。保護膜３０はＮ＋型の半導体で構成されている。

これによれば、コンタクト形成領域１６´と保護膜３０とが接触することにより、コンタクト形成領域１６´の表層部には空乏層が生じ、この表層部のフェルミ準位は保護膜３０のフェルミ準位と一致する。保護膜３０はＮ＋型の半導体で構成されているため、表層部に生じた空乏層のフェルミ準位が価電子帯に接近することを抑制することができる。

これにより、コンタクト形成領域１６´の表層部では、Ｍｇアクセプタの形成エネルギーを低い状態で維持することができ、Ｍｇを活性化し易くすることができるので、熱処理によるＭｇの偏析を抑制し、Ｍｇ偏析によるＭｇ濃度のばらつきを抑制することができる。これにより、高濃度で、濃度のばらつきが小さく、表層部でのＭｇ偏析が少ないＰ＋型のコンタクト領域１６を実現することができる。また、このようなＰ＋型のコンタクト領域１６にソース電極２５を接合することによって、オーミック性に優れたソースコンタクトを実現することができる。

また、上記の製造方法では、ＧａＮ基板１０にイオン注入されるＭｇの濃度よりも、保護膜３０に含まれるドナー元素の濃度の方が高濃度となるように、Ｍｇのイオン注入条件を設定してもよい。これによれば、ＧａＮ基板１０に形成される空乏層の幅（深さ）を大きくすることができるので、Ｍｇ偏析が少ない表層部の領域を深さ方向に広げることが容易となる。

（変形例）
上記の実施形態１では、Ｐ＋型のコンタクト領域１６を形成した後で、Ｎ＋型のソース領域１８を形成することを説明した。しかしながら、本発明の実施形態において、ソース領域１８の形成は、コンタクト領域１６の形成前に行ってよい。例えば、図４Ｅに示したソース形成領域１８´にＳｉをイオン注入する工程と、図４Ｆに示したＳｉを活性化するための熱処理の工程は、図４Ｂに示したコンタクト領域１６´にＭｇをイオン注入する工程の前に行ってもよい。このような方法であっても、製造装置は、縦型ＭＯＳＦＥＴ１を製造することができる。また、この方法では、Ｓｉを活性化するための熱処理を行う際に、コンタクト形成領域１６´におけるＭｇ偏析は考慮する必要がない。このため、Ｓｉを活性化するための熱処理の最大温度を１３００℃以上にしてもよく、ソース領域１８におけるＳｉの活性化率を高めることが容易となる。

また、上記の実施形態１では、熱処理によりコンタクト領域１６を形成した後で、ＧａＮ基板１０の表面１０ａ上から保護膜３０を除去することを説明した。しかしながら、本発明の実施形態では、コンタクト領域１６上に保護膜３０の少なくとも一部を残してもよい。

図８は、本発明の実施形態１の変形例に係るＧａＮ半導体装置１００Ａの構成例を示す断面図である。図８に示すように、ＧａＮ半導体装置１００Ａは、ＧａＮ基板１０と、ＧａＮ基板１０に設けられ、一方向（例えば、Ｘ軸方向）に繰り返し設けられた複数の縦型ＭＯＳＦＥＴ１Ａを備える。図８に示す縦型ＭＯＳＦＥＴ１Ａにおいて、図３に示した縦型ＭＯＳＦＥＴ１との相違点は、コンタクト領域１６とソース電極２５との間、及び、ソース領域１８とソース電極２５との間に保護膜３０が残されている（介在している）点である。

縦型ＭＯＳＦＥＴ１Ａにおいて、コンタクト領域１６とソース電極２５との間、及び、ソース領域１８とソース電極２５との間に残された保護膜３０の厚さは、例えば、１ｎｍ以上１μｍ以下であり、より好ましくは１ｎｍ以上５００ｎｍ以下である。保護膜３０はトンネル膜として機能する。保護膜３０の厚さは成膜時の厚さのままであってもよいが、エッチングにより薄膜化されていてもよい。保護膜３０を薄膜化することによって、保護膜３０におけるトンネル効果を高めることができる。

このような構成であっても、コンタクト領域１６とソース電極２５との間、及び、ソース領域１８とソース電極２５との間は電気的に接続される。このため、図８に示す縦型ＭＯＳＦＥＴ１Ａは、図３等に示した縦型ＭＯＳＦＥＴ１と同様に動作する。

また、図８に示す変形例では、縦型ＭＯＳＦＥＴ１Ａの完成後も、コンタクト領域１６上に保護膜３０が残される。このため、コンタクト領域１６を形成した後でソース領域１８を形成する際に、ソース領域１８のＳｉを活性化するための熱処理の最大温度を１３００℃以上に設定しても、コンタクト領域１６におけるＭｇ偏析を抑制することができる。これにより、ソース領域１８のＳｉを活性化するための熱処理温度を高くすることができるので、ソース領域１８におけるＳｉの活性化率を高めることが容易となる。

＜実施形態２＞
（構成）
図９は、本発明の実施形態２に係るＧａＮ半導体装置２００の構成例を示す断面図である。図９に示すように、実施形態２に係るＧａＮ半導体装置２００は、ＧａＮ基板１０と、ＧａＮ基板１０に設けられたＰＮダイオード２（本発明の「ダイオード」の一例）と、ＧａＮ基板１０に設けられてＰＮダイオード２を囲むガードリング構造１７と、を備える。

ＰＮダイオード２は、ＧａＮ基板１０に設けられたＮ－型領域１３と、ＧａＮ基板１０に設けられたＰ型領域１５と、ＧａＮ基板１０に設けられたＰ＋型のコンタクト領域１６と、ＧａＮ基板１０の表面１０ａ上に設けられた絶縁膜１９と、ＧａＮ基板１０の表面１０ａ側に設けられてコンタクト領域１６上に設けられてコンタクト領域１６に電気的に接続するアノード電極３５（本発明の「電極」の一例）と、ＧａＮ基板１０の裏面１０ｂ側に設けられてＮ－型領域１３に電気的に接続するカソード電極３７と、を有する。ＰＮダイオード２において、Ｎ－型領域１３はカソード領域であり、Ｐ型領域１５はアノード領域である。

Ｐ型領域１５は、Ｎ型のＧａＮ基板１０にアクセプタ元素がイオン注入され、熱処理されることにより形成される。アクセプタ元素は、例えばＭｇである。

絶縁膜１９は、例えば酸化シリコン（ＳｉＯ_２）膜である。絶縁膜１９には、コンタクト領域１６を底面とする開口部Ｈ１９が設けられている。アノード電極３５は、開口部Ｈ１９を通してコンタクト領域１６に接続している。

アノード電極３５及びカソード電極３７は、例えば、ＡｌまたはＡｌ－Ｓｉの合金で構成されている。アノード電極３５及びカソード電極３７は、ＧａＮ基板１０との間にバリアメタル層を有してもよい。バリアメタル層の材料としてＴｉを使用してもよい。

ガードリング構造１７は、例えば、ＰＮダイオード２の周りを複数のＰ型領域でリング状に囲む構造を有する。ガードリング構造１７は、ＰＮダイオード２に逆バイアスが印加されたときに、ＧａＮ基板１０の外周側へ空乏層を広がり易くすることができ、ＰＮダイオード２への電界集中を抑制することができる。これにより、ガードリング構造１７は、ＰＮダイオード２の耐圧を向上させることができる。

（製造方法）
次に、本発明の実施形態２に係るＧａＮ半導体装置２００の製造方法について説明する。図１０Ａから図１０Ｅは、本発明の実施形態２に係るＧａＮ半導体装置２００の製造方法を工程順に示す断面図である。図１０Ａ及び図１０Ｂに示すように、製造装置は、ＧａＮ基板１０において、Ｐ型領域１５（図９参照）が形成される領域（以下、Ｐ型形成領域）１５´とコンタクト形成領域１６´とにアクセプタ元素としてＭｇをイオン注入する。このイオン注入は、Ｐ型形成領域１５´よりもコンタクト形成領域１６´の方が、アクセプタ元素の注入深さが浅く、かつ、アクセプタ元素の注入濃度が高くなるように、イオン注入条件を設定する。また、このイオン注入は、同じマスクを用いた多段イオン注入で行ってもよい。

例えば、製造装置は、ＧａＮ基板１０の表面１０ａ上にマスクＭ１１を形成する。マスクＭ１１は、ＧａＮ基板１０に対して選択的に除去可能なＳｉＯ_２膜又はフォトレジストである。マスクＭ１１は、Ｐ型形成領域１５´の上方（図１０Ｂに示すように、コンタクト形成領域１６´の上方でもある）を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ１１が形成されたＧａＮ基板１０にＭｇをイオン注入して、Ｐ型形成領域１５´にＭｇを導入する。このときのイオン注入条件は、例えば、図４Ａに示した工程におけるイオン注入条件と同じである。

次に、図１０Ｂに示すように、製造装置は、マスクＭ１１が形成されたＧａＮ基板１０にＭｇをイオン注入して、コンタクト形成領域１６´にＭｇを導入する。このときのイオン注入条件は、例えば、図４Ｂに示した工程におけるイオン注入条件と同じである。Ｐ型形成領域１５´及びコンタクト形成領域１６´へのイオン注入後、製造装置は、ＧａＮ基板１０上からマスクＭ１１を除去する。

次に、図１０Ｃに示すように、製造装置は、ＧａＮ基板１０において、ガードリング構造１７（図９参照）が形成される領域（以下、ガードリング形成領域）１７´にアクセプタ元素としてＭｇをイオン注入する。例えば、製造装置は、ＧａＮ基板１０の表面１０ａ上にマスクＭ１２を形成する。マスクＭ１２は、ガードリング形成領域１７´の上方を開口し、他の領域の上方を覆う形状を有する。マスクＭ１２は、ＧａＮ基板１０に対して選択的に除去可能なＳｉＯ_２膜又はフォトレジストである。製造装置は、マスクＭ１２が形成されたＧａＮ基板１０にＭｇをイオン注入して、ガードリング形成領域１７´にＭｇを導入する。このときのイオン注入条件は、例えば、図４Ａに示した工程におけるイオン注入条件と同じであってもよいし、異なっていてもよい。ガードリング形成領域１７´へのイオン注入後、製造装置は、ＧａＮ基板１０上からマスクＭ１２を除去する。

次に、図１０Ｄに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上に保護膜３０を形成する。これにより、ＧａＮ基板１０の表面１０ａにおいて、少なくともコンタクト形成領域１６´は保護膜３０と直に接触する。また、ＧａＮ基板１０の表面１０ａ全体が保護膜３０と直に接触してよい。

次に、製造装置は、保護膜３０で覆われたＧａＮ基板１０に、最大温度が１３００℃以上２０００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理によりＧａＮ基板１０に導入されたＭｇが活性化され、図１０Ｅに示すように、ＧａＮ基板１０に、Ｐ型領域１５と、Ｐ＋型のコンタクト領域１６と、Ｐ型のガードリング構造１７とが形成されるとともに、Ｎ－型領域１３が画定される。また、この熱処理により、ＧａＮ基板１０において、Ｍｇのイオン注入により生じた欠陥をある程度回復することができる。熱処理後、製造装置は、ＧａＮ基板１０の表面１０ａ上から保護膜３０を除去する。

なお、図１０Ｅでは、Ｐ型領域１５がコンタクト形成領域１６よりも横方向へ広く拡散している態様を示しているが、これはあくまで一例である。本発明の実施形態２では、Ｐ型領域１５及びコンタクト形成領域１６の横方向への拡散が同じであり、Ｐ型領域１５の表面側の全てがコンタクト形成領域１６で覆われるような構造であってもよい。

次に、製造装置は、ＧａＮ基板１０の表面１０ａ上に絶縁膜１９（図９参照）を形成し、絶縁膜１９に開口部Ｈ１９（図９参照）を形成する。次に、製造装置は、アノード電極３５、カソード電極３７を形成する。このような工程を経て、図９に示したＰＮダイオード２を備えるＧａＮ半導体装置２００が完成する。

（実施形態２の効果）
以上説明したように、本発明の実施形態２に係るＧａＮ半導体装置２００の製造方法は、ＧａＮ基板１０のコンタクト形成領域１６´にＭｇをイオン注入する工程と、Ｍｇがイオン注入されたＧａＮ基板１０のコンタクト形成領域１６´上に保護膜３０を形成する工程と、保護膜３０が形成されたＧａＮ基板１０に熱処理を施してＭｇを活性化することによって、ＧａＮ基板１０にコンタクト領域１６を形成する工程と、を備える。保護膜３０はＮ＋型の半導体で構成されている。

これによれば、実施形態１に係るＧａＮ半導体装置１００と同様に、高濃度で、濃度のばらつきが小さく、表層部でのＭｇ偏析が少ないＰ＋型のコンタクト領域１６を実現することができる。また、このようなＰ＋型のコンタクト領域１６にアノード電極３５を接合することによって、オーミック性に優れたアノードコンタクトを実現することができる。

（変形例）
実施形態１と同様に、実施形態２においても、コンタクト領域１６上に保護膜３０の少なくとも一部を残してよい。図１１は、本発明の実施形態２の変形例に係るＧａＮ半導体装置２００Ａの構成例を示す断面図である。図１１に示すように、ＧａＮ半導体装置２００Ａは、ＧａＮ基板１０と、ＧａＮ基板１０に設けられたＰＮダイオード２Ａを備える。図１１に示すＰＮダイオード２Ａにおいて、図９に示したＰＮダイオード２との相違点は、コンタクト領域１６とアノード電極３５との間に保護膜３０が残されている（介在している）点である。

ＰＮダイオード２Ａにおいて、コンタクト領域１６とアノード電極３５との間に残された保護膜３０の厚さは、例えば、１ｎｍ以上１μｍ以下であり、より好ましくは１ｎｍ以上５００ｎｍ以下である。保護膜３０は、トンネル膜として機能する。このような構成であって、コンタクト領域１６とアノード電極３５との間は電気的に接続されるため、上記のＰＮダイオード２と同様に動作する。

また、図１０Ａから図１０Ｅに示した製造方法では、マスクＭ１１を用いて、Ｐ型形成領域１５´とコンタクト形成領域１６´とにアクセプタ元素としてＭｇを多段イオン注入することを説明した。しかしながら、本発明の実施形態２において、Ｐ型形成領域１５´へのイオン注入と、コンタクト形成領域１６´へのイオン注入は、それぞれ異なるマスクを用いておこなってもよい。このような方法であっても、図９に示したＧａＮ半導体装置２００と同様の構造を有する半導体装置を製造することが可能である。この方法では、製造工程数は増えてしまうが、例えば、コンタクト領域１６の平面視による形状を、Ｐ型領域１５とは異なる形状に形成することが可能である。

また、図１０Ａから図１０Ｅに示した製造方法では、マスクＭ１２を用いて、ガードリング形成領域１７´にアクセプタ元素としてＭｇをイオン注入することを説明した。しかしながら、本発明の実施形態２において、ガードリング形成領域１７´へのイオン注入は、マスクＭ１１を用いて行ってもよい。このような方法であっても、図９に示したＧａＮ半導体装置２００と同様の構造を有する半導体装置を製造することが可能である。この方法では、ガードリング構造１７は、Ｐ型領域１５上にＰ＋型領域１６が配置された構造に形成される。

（その他の実施形態）
上記のように、本発明は実施形態１、２及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。

例えば、ゲート絶縁膜２１は、ＳｉＯ_２膜に限定されるものではなく、他の絶縁膜であってもよい。ゲート絶縁膜２１には、シリコン酸窒化（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、シリコン窒化物（Ｓｉ_３Ｎ_４）膜、アルミニウム酸化物（Ａｌ_２Ｏ_３）膜も使用可能である。また、ゲート絶縁膜２１には、単層の絶縁膜をいくつか積層した複合膜等も使用可能である。ゲート絶縁膜２１としてＳｉＯ_２膜以外の絶縁膜を用いた縦型ＭＯＳＦＥＴは、縦型ＭＩＳＦＥＴと呼んでもよい。ＭＩＳＦＥＴは、ＭＯＳＦＥＴを含む、より包括的な絶縁ゲート型トランジスタを意味する。

また、上記の実施形態１では、コンタクト領域１６が縦型ＭＩＳＦＥＴに含まれることを説明した。しかしながら、本発明の実施形態はこれに限定されない。コンタクト領域１６は、ＧａＮ基板の垂直方向に電流が流れる縦型ＭＩＳＦＥＴではなく、ＧａＮ基板の水平方向に電流が流れる横型ＭＩＳＦＥＴに含まれていてもよい。

また、上記の実施形態１では、コンタクト領域１６と接触する電極がソース電極２５であることを説明した。上記の実施形態２では、コンタクト領域１６と接触する電極がアノード電極３５であることを説明した。しかしながら、本発明の実施形態はこれに限定されない。コンタクト領域１６は、ソース電極、アノード電極以外の他の電極と接触してもよい。また、コンタクト領域１６に例示されるＰ型領域は、ＭＯＳＦＥＴ、ＰＮダイオード以外の他の素子に含まれていてもよく、例えば、バイポーラトランジスタ、容量素子又は抵抗素子等に含まれていてもよい。

このように、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。

１、１Ａ 縦型ＭＯＳＦＥＴ
２、２Ａ ＰＮダイオード
１０ ＧａＮ基板
１０ａ 表面
１０ｂ 裏面
１２ ドリフト領域
１３ Ｎ－型領域
１４ ウェル領域
１４´ ウェル形成領域
１５ Ｐ型領域
１５´ Ｐ型形成領域
１６ コンタクト領域
１６´ コンタクト形成領域
１７ ガードリング構造
１７´ ガードリング形成領域
１８ ソース領域
１８´ ソース形成領域
１９ 絶縁膜
２１ ゲート絶縁膜
２３ ゲート電極
２５ ソース電極
２７ ドレイン電極
３０ 保護膜
３５ アノード電極
３７ カソード電極
１００、１００Ａ、２００、２００Ａ ＧａＮ半導体装置
１１０ 活性領域
１１２ ゲートパッド
１１４ ソースパッド
１２１ 上部領域
１２２ 下部領域
１３０ エッジ終端領域
１４１ チャネル領域
Ｄ ドレイン端子
Ｅｃ 伝導帯
Ｅｆ フェルミ準位
Ｅｖ 価電子帯
Ｇ ゲート端子
Ｈ１９ 開口部
Ｍ１、Ｍ２、Ｍ３、Ｍ１１、Ｍ１２ マスク
Ｓ ソース端子

Claims (16)

1. 窒化物半導体にアクセプタ元素をイオン注入する工程と、
   前記アクセプタ元素がイオン注入された前記窒化物半導体上に保護膜を形成する工程と、
   前記保護膜が形成された前記窒化物半導体に熱処理を施して前記アクセプタ元素を活性化することによって、前記窒化物半導体にＰ型領域を形成する工程と、を備え、
   前記保護膜はＮ型半導体で構成されている、窒化物半導体装置の製造方法。
2. 前記窒化物半導体にイオン注入される前記アクセプタ元素の濃度よりも、前記保護膜に含まれるドナー元素の濃度の方が高濃度となるように、前記アクセプタ元素のイオン注入条件を設定する、請求項１に記載の窒化物半導体装置の製造方法。
3. 前記窒化物半導体にイオン注入される前記アクセプタ元素の濃度が１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下となるように、前記アクセプタ元素のイオン注入条件を設定する、請求項１又は２に記載の窒化物半導体装置の製造方法。
4. 前記熱処理の最大温度は１３００℃以上２０００℃以下である、請求項１から３のいずれか１項に記載の窒化物半導体装置の製造方法。
5. 前記窒化物半導体は窒化ガリウムである、請求項１から４のいずれか１項に記載の窒化物半導体装置の製造方法。
6. 前記アクセプタ元素はマグネシウム及びベリリウムの少なくとも一方を含む、請求項１から５のいずれか１項に記載の窒化物半導体装置の製造方法。
7. 前記保護膜は、窒化アルミニウム又は窒化シリコンである、請求項１から６のいずれか１項に記載の窒化物半導体装置の製造方法。
8. 窒化物半導体と、
   前記窒化物半導体に設けられたＰ型領域と、を備え、
   前記Ｐ型領域におけるアクセプタ元素の濃度は１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下であり、
   前記Ｐ型領域の表層部におけるアクセプタ偏析の密度は、前記Ｐ型領域において前記表層部よりも深い部位における前記アクセプタ偏析の密度よりも低い、窒化物半導体装置。
9. 前記アクセプタ偏析を、
   一方向への長さが３０ｎｍ以上で、前記アクセプタ元素の濃度が５×１０^２０ｃｍ^－３以上であるロッド状アクセプタ偏析と、
   一方向への長さが３０ｎｍ未満で、前記アクセプタ元素の濃度が５×１０^２０ｃｍ^－３以上である非ロッド状アクセプタ偏析と、に分類すると、
   前記表層部において、前記ロッド状アクセプタ偏析の密度は１×１０^１４ｃｍ^－３以下であり、前記非ロッド状アクセプタ偏析の密度は１×１０^１５ｃｍ^－３未満である、請求項８に記載の窒化物半導体装置。
10. 前記表層部の表面からの深さは１ｎｍ以上３０ｎｍ以下である、請求項８又は９に記載の窒化物半導体装置。
11. 前記表層部上に設けられた電極、をさらに備える請求項８から１０のいずれか１項に記載の窒化物半導体装置。
12. 前記表層部と前記電極との間に介在する、Ｎ型半導体で構成された保護膜、をさらに備える、請求項１１に記載の窒化物半導体装置。
13. 前記保護膜におけるドーパント元素の濃度は、前記表層部における前記アクセプタ元素の濃度よりも高濃度である、請求項１２に記載の窒化物半導体装置。
14. 前記保護膜の厚さは、前記表層部の表面からの深さ以上の値、かつ、１μｍ以下の値である、請求項１２又は１３に記載の窒化物半導体装置。
15. 前記窒化物半導体に設けられたＰ型のウェル領域と、
    前記窒化物半導体に設けられ、前記ウェル領域にチャネルが形成される電界効果トランジスタと、を備え、
    前記Ｐ型領域は、前記ウェル領域よりも前記アクセプタ元素の濃度が高く、かつ前記ウェル領域に電気的に接続する、請求項８から１４のいずれか１項に記載の窒化物半導体装置。
16. 前記窒化物半導体に設けられたダイオードを備え、
    前記Ｐ型領域は前記ダイオードのアノード領域である、請求項８から１４のいずれか１項に記載の窒化物半導体装置。

Images