JP7238303B2 - 窒化ガリウム半導体装置及び窒化ガリウム半導体装置の製造方法 - Google Patents
窒化ガリウム半導体装置及び窒化ガリウム半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7238303B2 JP7238303B2 JP2018173059A JP2018173059A JP7238303B2 JP 7238303 B2 JP7238303 B2 JP 7238303B2 JP 2018173059 A JP2018173059 A JP 2018173059A JP 2018173059 A JP2018173059 A JP 2018173059A JP 7238303 B2 JP7238303 B2 JP 7238303B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gallium nitride
- impurity
- conductivity type
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図1は、本発明の実施形態に係る窒化ガリウム半導体装置(以下、GaN半導体装置)の構成例を示す平面図である。図1は、X-Y平面図である。例えば、第1方向(X軸方向及びY軸方向)は、後述のGaN基板10の第1主面10aに平行な方向である。第2方向(Z軸方向)は、第1主面10aに直交する方向であり、GaN半導体装置100の厚さ方向である。X軸方向、Y軸方向及びZ軸方向は、互いに直交する。
図2は、本発明の実施形態に係る縦型MOSFETの構成例を示す断面図である。図2は、図1に示す活性領域110をII-II’線で切断した断面を示しており、縦型MOSFET1の繰り返しの単位構造を示している。GaN半導体装置100は、図2に示す縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)1を複数備える。GaN半導体装置100では、縦型MOSFET1がY軸方向に繰り返し設けられている。なお、図2では、縦型MOSFET1の構造を説明する便宜上から、仮想線CLを図示している。仮想線CLは、Z軸方向に平行な直線である。仮想線CLは、図2に示す単位構造のY軸方向における中心を通る。
ベース領域23、コンタクト領域25、ソース領域26及び埋め込み領域28は、X軸方向に延伸するストライプ形状を有する。
図3(a)及び(b)は、本発明の実施形態に係るGaN半導体装置のエッジ終端領域の構成例を示す断面図である。図3(a)及び(b)は、図1をIII-III’線で切断した断面について、2つの例を示している。具体的には、図3(a)はエッジ終端領域130がガードリング構造74を有する場合を示している。図3(b)は、はエッジ終端領域130がJTE(Junction Termination Extension)構造78を有する場合を示している。
図3(a)及び(b)に示すように、活性領域110及びエッジ終端領域130において、GaN基板10と、GaN層16及びドレイン電極56は、共通して設けられている。ただし、図3(a)及び(b)に示すように、エッジ終端領域130におけるGaN層16の内部の構造は、活性領域110におけるGaN層16の内部の構造とは異なる。また、エッジ終端領域130は、GaN層16上に設けられた電極58と、GaN層16上に設けられた保護膜70とを備える。
例えば、JTE構造78は、第1ドープ領域35及び第2ドープ領域36で構成されている。第2ドープ領域36におけるP型の不純物濃度は、第1ドープ領域35におけるP型の不純物濃度よりも低い。第1ドープ領域35に対して第2ドープ領域36のP型の不純物濃度を相対的に低くすることにより、ゲートオフ状態での空乏層がGaN層16の外周側の端部に広がり易くなる。これにより、GaN半導体装置100は、JTE構造78が無い場合に比べて、縦型MOSFET1の耐圧を向上させることができる。
また、エッジ終端領域130は、ガードリング構造74及びJTE構造78の両方を有してもよい。ガードリング構造74及びJTE構造78の両方を組み合わせた場合でも、GaN半導体装置100は、縦型MOSFET1の耐圧を向上させることができる。
次に、本発明の実施形態に係る縦型MOSFET1の製造方法について説明する。図4から図9は、本発明の実施形態に係る縦型MOSFETの製造方法を工程順に示す断面図である。縦型MOSFET1は、成膜装置、露光装置、エッチング装置など、各種の製造装置によって製造される。
また、Mg注入工程では、注入ピーク位置28P’におけるMgの濃度(以下、注入ピーク濃度)が1×1017以上1×1019cm-3以下であり、より好ましくは、1×1018cm-3以上1×1019cm-3以下となるように、Mgのドーズ量が設定される。
保護膜33は、窒化アルミニウム(AlN)膜、SiO2膜または窒化シリコン(SiN)膜である。なお、保護膜33は、AlN膜上に他の膜を積層した積層膜でもよい。他の膜として、SiO2膜、SiN膜及びGaN膜のうちの1種以上が例示される。
次に、図9に示すように、製造装置は、ゲート電極44、ソース電極54、ドレイン電極56を形成する。次に、製造装置は、ゲート電極44上に層間絶縁膜(図1参照)を形成する。層間絶縁膜は、例えばSiO2膜である。次に、製造装置は、ゲート電極44に電気的に接続するゲートパッド112と、ソース電極54に電気的に接続するソースパッド114とを形成する。これにより、縦型MOSFET1が完成する。
GaN層の深さ方向におけるMg濃度の分布について、実験結果を示す。図10は、GaN層の深さ方向におけるMg濃度の分布(熱処理前)を示すグラフである。図11は、GaN層の深さ方向におけるMg濃度の分布(熱処理後)を示すグラフである。図10及び図11の横軸は、GaN層の表面からの深さ[nm]を示す。図10及び図11の縦軸は、GaN層におけるMg濃度[cm-3]を示す。
条件(A)のGaN層では、Mgの注入ピーク深さが650nm、Mgの注入ピーク濃度が1×1019cm-3であった。
条件(B)は、加速電圧が700keV(一段注入)、Mgのドーズ量が1.3×1014cm-2である。条件(B)のGaN層では、Mgの注入ピーク深さが600nm、Mgの注入ピーク濃度が3×1018cm-3であった。
条件(C)は、加速電圧が700keV(一段注入)、Mgのドーズ量が(4.2×1013)cm-2である。条件(C)のGaN層では、Mgの注入ピーク深さが600nm、Mgの注入ピーク濃度が1×1018cm-3であった。
条件(A)のGaN層では、熱処理後のMgピーク深さが700nm、Mgピーク濃度が7.5×1018cm-3、表面Mg濃度が3×1018cm-3であった。
条件(B)のGaN層では、熱処理後のMgピーク深さが450nm、Mgピーク濃度が3×1018cm-3、表面Mg濃度が8×1016cm-3であった。
条件(C)のGaN層では、熱処理後のMgピーク深さが600nm、Mgピーク濃度が1×1018cm-3、表面Mg濃度が3×1016cm-3であった。
本発明の実施形態では、ドリフト領域22にN型の不純物濃度を高めるドープが施されていてもよい。
上記の実施形態では、Mg注入工程は一段注入であることを説明した。しかしながら、本発明の実施形態は、これに限定されない。Mg注入工程は、加速電圧が途中で切り替わる多段注入であってもよい。多段注入では、GaN層に対して、加速電圧を数段に分けて違う深さにMgを注入する。このような方法であっても、熱処理後のMgピーク深さD1(例えば図2参照)を、200nm以上1500nm以下であり、より好ましくは、300nm以上1000nm以下であり、さらに好ましくは、400nm以上800nm以下とすることができる。また、熱処理後のMgピーク位置28P(例えば、図2参照)におけるMg濃度(Mgピーク濃度)を、1×1017cm-3以上1×1019cm-3以下とし、より好ましくは、1×1018cm-3以上1×1019cm-3以下とすることができる。さらに、熱処理後の表面Mg濃度を、1×1016cm-3以上3×1018cm-3以下とし、より好ましくは、1×1017cm-3以上1×1018cm-3以下とすることができる。
Mg注入工程を多段注入で行う場合は、図15のD1に示すように、GaN層の表面近傍において、Mg濃度が濃くなるように、かつ、Mg濃度の分布が均一(フラット)となるように、加速電圧を多段に設定することが好ましい。
また、Mg注入工程を多段注入で行う場合でも、Mgの注入ピーク深さ及びMgの注入ピーク濃度を一段注入の場合と同様に設定すれば、GaN層の表面側へのMgの拡散を抑制することができる。
上記の実施形態では、GaN基板10上にGaN層16をエピタキシャル形成することを説明した。そして、GaN層16に、ドリフト領域22、ベース領域23、コンタクト領域25、ソース領域26及び埋め込み領域28を形成することを説明した。しかしながら、本発明の実施形態において、GaN層16の形成は必須ではない。本発明の実施形態では、GaN層16ではなく、GaN基板10にドリフト領域22、ベース領域23、コンタクト領域25、ソース領域26及び埋め込み領域28を形成してもよい。この場合、GaN基板10が本発明の「窒化ガリウム層」の一例となる。
上記のように、本発明は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
例えば、ゲート絶縁膜42は、SiO2膜に限定されるものではなく、他の絶縁膜であってもよい。ゲート絶縁膜42には、シリコン酸窒化(SiON)膜、ストロンチウム酸化物(SrO)膜、シリコン窒化物(Si3N4)膜、アルミニウム酸化物(Al2O3)膜も使用可能である。また、ゲート絶縁膜42には、単層の絶縁膜をいくつか積層した複合膜等も使用可能である。ゲート絶縁膜42としてSiO2膜以外の絶縁膜を用いた縦型MOSFETは、縦型MISFETと呼んでもよい。MISFETは、MOSFETを含む、より包括的な絶縁ゲート型トランジスタを意味する。
2 不純物領域
10 GaN基板
10a 第1主面
10b 第2主面
10V 以上
16 GaN層
16a 表面
22 ドリフト領域
23 ベース領域
23’ ベース形成領域
25 コンタクト領域
25’ コンタクト形成領域
26 ソース領域
26’ ソース形成領域
28 埋め込み領域
28’ 埋め込み形成領域
28P ピーク位置
28P’ 注入ピーク位置
31 絶縁膜
33 保護膜
35 第1ドープ領域
36 第2ドープ領域
42 ゲート絶縁膜
44 ゲート電極
54 ソース電極
56 ドレイン電極
58 電極
70 保護膜
74 ガードリング構造
78 JTE構造
100 GaN半導体装置
110 活性領域
112 ゲートパッド
114 ソースパッド
130 エッジ終端領域
221 上部領域
222 下部領域
231 チャネル領域
Claims (9)
- 窒化ガリウム層と、
前記窒化ガリウム層に設けられる第1導電型のソース領域と、
前記窒化ガリウム層に設けられ、前記窒化ガリウム層の表面に平行な第1方向及び前記表面と交差する第2方向において前記ソース領域に隣接する第2導電型の不純物領域と、を備え、
前記第2方向において、前記不純物領域は第2導電型の不純物の濃度が最も高いピーク位置を有し、
前記窒化ガリウム層の表面から前記ピーク位置までの深さは、200nm以上1500nm以下であり、
前記ピーク位置における前記第2導電型の不純物の濃度は、1×1017cm-3以上1×1019cm-3以下であり、
前記不純物領域の表面における前記第2導電型の不純物の濃度は、1×1016cm-3以上3×1018cm-3以下であり、
前記窒化ガリウム層に設けられ、前記不純物領域に隣接する第1導電型のドリフト領域、をさらに備え、
前記ドリフト領域は、前記ソース領域よりも第1導電型の不純物の濃度が低く、
前記ドリフト領域は、
ドープ領域と、
前記ドープ領域に隣接する非ドープ領域と、を有し、
前記非ドープ領域よりも前記ドープ領域の方が前記窒化ガリウム層の表面に近く、
前記ドープ領域は前記非ドープ領域よりも前記第1導電型の不純物の濃度が高く、
前記ドープ領域は、
前記不純物領域に両側から挟まれた第1領域と、
前記不純物領域の下端よりも前記窒化ガリウム層の表面から遠い側に位置する第2領域と、を有し、
前記第2領域は前記第1領域よりも幅が広い、窒化ガリウム半導体装置。 - 前記ドープ領域は、前記第1導電型の不純物としてシリコン、酸素、ゲルマニウムの少なくとも1種類以上を含む、請求項1に記載の窒化ガリウム半導体装置。
- 前記不純物領域は、前記第2導電型の不純物として、マグネシウム及びベリリウムの少なくとも一方を含む、請求項1又は2に記載の窒化ガリウム半導体装置。
- 前記不純物領域は、
前記第1方向及び前記第2方向において前記ソース領域に隣接するベース領域と、
前記ベース領域よりも前記窒化ガリウム層の表面から遠い側に位置する埋め込み領域と、を有し、
前記埋め込み領域は前記ベース領域よりも前記第2導電型の不純物の濃度が高く、
前記ピーク位置は前記埋め込み領域に存在する、請求項1から3のいずれか1項に記載の窒化ガリウム半導体装置。 - 前記不純物領域上に設けられるゲート絶縁膜と、
前記ゲート絶縁膜上に設けられるゲート電極と、
前記ソース領域上に設けられるソース電極と、
前記窒化ガリウム層の表面の反対側である裏面側に設けられるドレイン電極と、をさらに備える請求項1から4のいずれか1項に記載の窒化ガリウム半導体装置。 - 前記ゲート絶縁膜はシリコン酸化膜である、請求項5に記載の窒化ガリウム半導体装置。
- 前記窒化ガリウム層の表面の反対側である裏面に隣接する窒化ガリウム単結晶基板、をさらに備える請求項1から6のいずれか1項に記載の窒化ガリウム半導体装置。
- 窒化ガリウム層と、
前記窒化ガリウム層に設けられる第1導電型のソース領域と、
前記窒化ガリウム層に設けられ、前記窒化ガリウム層の表面に平行な第1方向及び前記表面と交差する第2方向において前記ソース領域に隣接する第2導電型の不純物領域と、
前記窒化ガリウム層に設けられ、前記不純物領域に隣接する第1導電型のドリフト領域と、を備え、
前記ドリフト領域は、前記ソース領域よりも第1導電型の不純物の濃度が低く、
前記ドリフト領域は、
ドープ領域と、
前記ドープ領域に隣接する非ドープ領域と、を有し、
前記非ドープ領域よりも前記ドープ領域の方が前記窒化ガリウム層の表面に近く、
前記ドープ領域は前記非ドープ領域よりも前記第1導電型の不純物の濃度が高く、
前記ドープ領域は、
前記不純物領域に両側から挟まれた第1領域と、
前記不純物領域の下端よりも前記窒化ガリウム層の表面から遠い側に位置する第2領域と、を有し、
前記第2領域は前記第1領域よりも幅が広い、窒化ガリウム半導体装置の製造方法であって、
前記窒化ガリウム層に第2導電型の不純物をイオン注入する工程と、
前記第2導電型の不純物が注入された前記窒化ガリウム層に熱処理を施して、前記不純物領域を形成する工程と、を含み、
前記イオン注入する工程では、
前記第2導電型の不純物の注入ピーク位置が、前記窒化ガリウム層の表面から200nm以上1500nm以下の深さとなり、
前記注入ピーク位置における前記第2導電型の不純物の濃度が1×1017以上1×1019cm-3以下となるように、
前記イオン注入の条件を設定する、窒化ガリウム半導体装置の製造方法。 - 前記熱処理を施す工程では、前記熱処理の最大温度を800℃以上2000℃以下にする、請求項8に記載の窒化ガリウム半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018173059A JP7238303B2 (ja) | 2018-09-14 | 2018-09-14 | 窒化ガリウム半導体装置及び窒化ガリウム半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018173059A JP7238303B2 (ja) | 2018-09-14 | 2018-09-14 | 窒化ガリウム半導体装置及び窒化ガリウム半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020047655A JP2020047655A (ja) | 2020-03-26 |
JP7238303B2 true JP7238303B2 (ja) | 2023-03-14 |
Family
ID=69901774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018173059A Active JP7238303B2 (ja) | 2018-09-14 | 2018-09-14 | 窒化ガリウム半導体装置及び窒化ガリウム半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7238303B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100200931A1 (en) | 2009-02-10 | 2010-08-12 | General Electric Company | Mosfet devices and methods of making |
JP6327379B1 (ja) | 2017-04-03 | 2018-05-23 | 富士電機株式会社 | 窒化ガリウム半導体装置および窒化ガリウム半導体装置の製造方法 |
-
2018
- 2018-09-14 JP JP2018173059A patent/JP7238303B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100200931A1 (en) | 2009-02-10 | 2010-08-12 | General Electric Company | Mosfet devices and methods of making |
JP6327379B1 (ja) | 2017-04-03 | 2018-05-23 | 富士電機株式会社 | 窒化ガリウム半導体装置および窒化ガリウム半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020047655A (ja) | 2020-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
JP7017733B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US10374031B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20190096999A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20180366549A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
US20130137254A1 (en) | Method for manufacturing semiconductor device | |
US20220130998A1 (en) | Power semiconductor devices including angled gate trenches | |
US8765557B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2018181892A (ja) | 窒化ガリウム半導体装置および窒化ガリウム半導体装置の製造方法 | |
US10418478B2 (en) | Semiconductor device | |
JP2020107703A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US11152502B2 (en) | Nitride semiconductor device | |
JPWO2015072052A1 (ja) | 半導体装置 | |
US20220285503A1 (en) | Method for manufacturing nitride semiconductor device and nitride semiconductor device | |
JP7238303B2 (ja) | 窒化ガリウム半導体装置及び窒化ガリウム半導体装置の製造方法 | |
JP6966010B1 (ja) | 窒化物半導体装置の製造方法及び窒化物半導体装置 | |
JP7404703B2 (ja) | 窒化物半導体装置の製造方法及び窒化物半導体装置 | |
JP7447415B2 (ja) | 窒化ガリウム半導体装置 | |
US10749003B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
US20230326959A1 (en) | Nitride semiconductor device and method for manufacturing nitride semiconductor device | |
JP7405291B1 (ja) | 窒化物半導体装置及びその製造方法 | |
JP2022077406A (ja) | 窒化物半導体装置の製造方法及び窒化物半導体装置 | |
JP7404710B2 (ja) | 窒化物半導体装置及び窒化物半導体装置の製造方法 | |
JP5671777B2 (ja) | 半導体装置の製造方法 | |
US20220285504A1 (en) | Method for manufacturing nitride semiconductor device and nitride semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7238303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |