JP2021028932A - 窒化物半導体装置の製造方法及び窒化物半導体装置 - Google Patents
窒化物半導体装置の製造方法及び窒化物半導体装置 Download PDFInfo
- Publication number
- JP2021028932A JP2021028932A JP2019147387A JP2019147387A JP2021028932A JP 2021028932 A JP2021028932 A JP 2021028932A JP 2019147387 A JP2019147387 A JP 2019147387A JP 2019147387 A JP2019147387 A JP 2019147387A JP 2021028932 A JP2021028932 A JP 2021028932A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- semiconductor device
- concentration
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 45
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 188
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 178
- 239000012535 impurity Substances 0.000 claims abstract description 72
- 238000010438 heat treatment Methods 0.000 claims abstract description 26
- 239000011777 magnesium Substances 0.000 claims description 162
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 90
- 238000002347 injection Methods 0.000 claims description 71
- 239000007924 injection Substances 0.000 claims description 71
- 229910052757 nitrogen Inorganic materials 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 30
- 230000007547 defect Effects 0.000 claims description 22
- 229910052749 magnesium Inorganic materials 0.000 claims description 15
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical group [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 100
- 238000009792 diffusion process Methods 0.000 description 46
- 238000005468 ion implantation Methods 0.000 description 29
- 238000009826 distribution Methods 0.000 description 27
- 238000002513 implantation Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000007943 implant Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 229910001425 magnesium ion Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2258—Diffusion into or out of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
これに対して、特許文献1には、エピタキシャル成長法により形成されたp型の窒化ガリウム(以下、p−GaNともいう)の一部をエッチングで除去し、p−GaNが除去された部分にn型の窒化ガリウム(以下、n−GaNともいう)を再成長させ、再成長させたn−GaNの一部をエッチングで除去することで、ガードリング構造を形成することが開示されている(例えば、特許文献1参照)。
本発明は上記課題に着目してなされたものであって、窒化ガリウム層にp型領域を容易に形成することができる窒化物半導体装置の製造方法及び窒化物半導体装置を提供することを目的とする。
また、以下の説明において、PやNに付す+や−は、+及び−が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じPとPとが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。
(GaN半導体装置の構成例)
図1は、本発明の実施形態1に係る窒化ガリウム半導体装置(以下、GaN半導体装置)100の構成例を示す平面図である。図1は、X−Y平面図である。例えば、第1方向(X軸方向及びY軸方向)は、後述のGaN基板10の第1主面10aに平行な方向である。第2方向(Z軸方向)は、第1主面10aに直交する方向であり、GaN半導体装置100の厚さ方向である。Z軸方向は、窒化ガリウム層(以下、GaN層)20の深さ方向でもある。X軸方向、Y軸方向及びZ軸方向は、互いに直交する。なお、GaN半導体装置100は、本発明の「窒化物半導体装置」の一例である。
GaN層20は、GaN基板10の第1主面10a上にエピタキシャル形成される。GaN層20は、n型の層であり、例えばn−型の層である。GaN層20に含まれるn型の不純物は、Si(シリコン)、Ge(ゲルマニウム)、及びO(酸素)の一種類以上の元素であってよい。本発明の実施形態では、n型の不純物の一例としてSiを用いる。
ゲート絶縁膜60は、例えばシリコン酸化膜(SiO2膜)で構成されている。ゲート電極62は不純物をドープしたポリシリコン(Poly−Si)で構成されている。層間絶縁膜64は、例えばSiO2膜で構成されている。層間絶縁膜64の厚さは、例えば0.5μm以上1μm以下である。
N注入領域30は、イオン注入により窒素元素(N)が注入された領域である。N注入領域30における窒素元素の濃度は、N注入領域30の周囲における窒素元素の濃度よりも高い。N注入領域30における窒素元素の濃度は、例えば1×1018cm−3以上1×1019cm−3以下である。なお、窒素元素は、本発明の「p型不純物及びn型不純物とは異なる元素」の一例である。
Mg拡散領域42は、Mg注入領域41に注入されたMgが周囲に熱拡散することにより形成された領域である。Mg拡散領域42におけるマグネシウムの濃度は、N注入領域30におけるマグネシウムの濃度よりも高く、Mg注入領域41におけるマグネシウムの濃度よりも低い。
なお、図3において、破線は、イオン注入直後のMg濃度の分布を示す。図3において、一点鎖線は、イオン注入直後の窒素元素(N)濃度の分布を示す。破線で示すMg濃度と、一点鎖線で示すN濃度とについては、後で説明する。
また、Mg拡散領域42は、Mg注入領域41の深さ方向及び水平方向の周囲において、それぞれ100nm以上の幅を有することが好ましい。すなわち、上記の距離d2と、距離L1はそれぞれ100nm以上であることが好ましい。
Mg注入領域41とMg拡散領域42とで構成されるp型領域40は、水平方向に繰り返し配置されていることが好ましい。この場合、Mg拡散領域42の間隔L2は、1μm以下であることが好ましく、0.5μm以下であることがより好ましい。p型領域40の数と、間隔L2は、ガードリング構造に要求される耐圧に応じて、任意に設計してよい。
次に、本開示の実施形態に係るGaN半導体装置100の製造方法を説明する。図5から図10は、本発明の実施形態1に係るGaN半導体装置100の製造方法を工程順に示す断面図である。GaN半導体装置100は、成膜装置、露光装置、エッチング装置、イオン注入装置、熱処理装置など、各種の製造装置によって製造される。
図5に示すように、製造装置は、GaN基板10上にGaN層20を形成する。例えば、製造装置は、有機金属成長法(MOCVD)またはハライド気相成長法(HVPE)等により、n+型のGaN基板10上にn型のGaN層20をエピタキシャル形成する。
なお、上記の領域30’に対する窒素元素のイオン注入工程と、上記の領域41’に対するMgのイオン注入工程は、実行する順に制限はなく、任意の順で実行してよい。製造装置は、窒素元素のイオン注入を行った後でMgをイオン注入してもよいし、Mgをイオン注入した後で窒素元素をイオン注入してもよい。
保護膜50は、耐熱性が高く、絶縁膜と良好な密着性を有し、保護膜50からGaN層20側へ不純物が拡散せず、かつ、GaN層20に対して選択的に除去可能であることが好ましい。保護膜50は、窒化アルミニウム(AlN)膜、SiO2膜または窒化シリコン(SiN)膜である。一例を挙げると、保護膜50は、AlN膜であり、厚さは300nmである。
上記の実施形態1に係る製造方法は、このような構造を有するGaN半導体装置100を製造することができる。
図12は、本発明の実施形態1の変形例に係るMg濃度分布を示すグラフである。図12の横軸は、GaN層20の表面20aからの深さ(nm)を示す。図12の縦軸は、GaN層20に含まれる元素の濃度(cm−3)を示す。また、図12において、破線は、イオン注入直後のMg濃度の分布を示す。図3において、一点鎖線は、イオン注入直後の窒素元素(N)濃度の分布を示す。
なお、本発明の実施形態1では、図3に示した濃度分布を有するp型領域40と、図12に示した濃度分布を有するp型領域40とを同一基板内に形成してもよい。この場合、両方のp型領域40は、同一の熱処理工程を経て形成される。
図13は、本発明の実施形態2に係るGaN半導体装置100A(本発明の「窒化物半導体装置」の一例)の構成例を示す断面図である。GaN半導体装置100Aは、本発明の「窒化物半導体装置」の一例である。図13に示すように、GaN半導体装置100Aは、Mg注入領域41に接続する電極71を有する。電極71は、活性領域110に設けられたゲート電極62、ソース電極68、ゲートパッド112及びソースパッド114とは電気的に分離した、独立した電極である。
このような構成であっても、実施形態1と同様の効果を奏する。また、GaN半導体装置100Aでは、電極71を介してp型領域40に電圧を印加することができる。p型領域40からn−型のGaN層20側へ空乏層を広げることができるので、GaN半導体装置100Aの耐圧向上に寄与することができる。
図14は、本発明の実施形態3に係るGaN半導体装置100Bの構成例を示す断面図である。GaN半導体装置100Bは、本発明の「窒化物半導体装置」の一例である。図14に示すように、GaN半導体装置100Bでは、ガードリング構造を構成する複数のp型領域40について、水平方向の間隔L2が活性領域110からエッジ終端領域130の外周部に向かって徐々に広がっている。
例えば、活性領域110に近い側の間隔L2は1μm以下であり、活性領域110からエッジ終端領域130の外周部に向かって徐々に1μm以上の大きさに広がっていてもよい。
このような構成であっても、実施形態1と同様の効果を奏する。また、GaN半導体装置100Bでは、耐圧の設計値によって、間隔L2の大きさと、間隔L2の変化幅を調整することができる。これにより、GaN半導体装置100Bの耐圧向上に寄与することができる。
図15は、本発明の実施形態4に係るGaN半導体装置100Cの構成例を示す断面図である。GaN半導体装置100Cは、本発明の「窒化物半導体装置」の一例であり、プレーナゲート構造の縦型MOSFETを備える。図15に示すように、本発明の実施形態4に係るGaN半導体装置100Cでは、活性領域110にN注入領域30Aが設けられている。活性領域110のN注入領域30A内に、p−型のウェル領域22と、n+型のソース領域24と、p+型のコンタクト領域26とが設けられている。
活性領域110とエッジ終端領域130とで窒素元素を打ち分ける場合は、活性領域110に形成されるp−型のウェル領域22のMg濃度と、エッジ終端領域130に形成されるMg拡散領域42のMg濃度は、互いに異なる分布となる。窒素元素の注入条件を調整することによって、熱処理後のMg濃度を所望の分布に合わせ込むことが可能である。
図16は、本発明の実施形態5に係るGaN半導体装置100Dの構成例を示す断面図である。GaN半導体装置100Dは、本発明の「窒化物半導体装置」の一例であり、トレンチゲート構造の縦型MOSFETを備える。
図16に示すように、本発明の実施形態5に係るGaN半導体装置100Dでは、活性領域110にN注入領域30Aが設けられている。活性領域110のN注入領域30A内に、p−型のウェル領域22と、n+型のソース領域24と、p+型のコンタクト領域26とが設けられている。また、GaN半導体装置100Dでは、活性領域110のN注入領域30A内にトレンチが設けられ、トレンチ内にゲート絶縁膜60を介してゲート電極62が設けられている。
上記のように、本発明は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
例えば、ゲート絶縁膜60には、シリコン酸窒化(SiON)膜、酸化アルミニウム(Al2O3)膜、ハフニウムシリコン酸化(HfSiO)膜、シリコン窒化物(Si3N4)膜も使用可能である。また、ゲート絶縁膜60には、単層の絶縁膜をいくつか積層した複合膜等も使用可能である。ゲート絶縁膜60としてSiO2膜以外の絶縁膜を用いた縦型MOSFETは、縦型MISFETと呼んでもよい。MISFETは、MOSFETを含む、より包括的な絶縁ゲート型トランジスタを意味する。
(1)窒化ガリウム層の第1面側に局所的に位置する第1領域に、p型不純物及びn型不純物とは異なる元素をイオン注入する工程と、
前記第1領域内に局所的に位置する第2領域に前記p型不純物をイオン注入する工程と、
前記元素と前記p型不純物とがイオン注入された前記窒化ガリウム層に熱処理を施す工程と、を備え、
前記熱処理を施す工程では、
前記第2領域から、前記第1領域内であって前記第2領域の周囲に位置する第3領域へ前記p型不純物を熱拡散させる、窒化物半導体装置の製造方法。
前記第1面と垂直に交わる第1方向において、前記第1面と前記元素の最も深い注入ピークとの間の位置に前記p型不純物の注入ピークを形成する、
前記(1)に記載の窒化物半導体装置の製造方法。
(3)前記窒化ガリウム層に熱処理を施す工程では、
前記p型不純物の濃度が1.0×1019cm−3以上1.0×1020cm−3以下である第1p型領域を前記第2領域に形成する、
前記(1)又は(2)に記載の窒化物半導体装置の製造方法。
前記p型不純物の濃度が1.0×1017cm−3以上1.0×1019cm−3以下である第2p型領域を前記第3領域に形成する、
前記(1)から(3)のいずれか1項に記載の窒化物半導体装置の製造方法。
(5)前記元素は窒素である、
前記(1)から(4)のいずれか1項に記載の窒化物半導体装置の製造方法。
(6)前記p型不純物はマグネシウムである、
前記(1)から(5)のいずれか1項に記載の窒化物半導体装置の製造方法。
前記欠陥領域内に局所的に設けられたp型領域と、を備え、
前記p型領域は、
p型不純物を含む第1p型領域と、
前記第1p型領域よりも前記p型不純物を低濃度に含み、前記第1p型領域の周囲に位置する第2p型領域と、を有する窒化物半導体装置。
(8)前記第2p型領域は、前記第1面に垂直な第1方向において前記第1p型領域の下部に接し、かつ、前記第1面に平行な第2方向において前記第1p型領域の側部に接している、
前記(7)に記載の窒化物半導体装置。
(9)前記第2p型領域において、前記第1p型領域の下部と接する部分の前記第1方向の長さと、前記第1p型領域の側部と接する部分の第2方向の長さは、それぞれ100nm以上である、
前記(8)に記載の窒化物半導体装置。
前記(7)から(9)のいずれか1項に記載の窒化物半導体装置。
(11)
前記第1p型領域における前記p型不純物の濃度は、1.0×1019cm−3以上1.0×1020cm−3以下である、前記(7から10のいずれか1項に記載の窒化物半導体装置。
(12)前記欠陥領域内において、前記第2p型領域から前記第1面に垂直な第1方向へ遠ざかるにしたがって前記p型不純物の濃度が前記第2p型領域の1/10以下まで低下する領域の幅は、100nm以下である、
前記(7)から(11)のいずれか1項に記載の窒化物半導体装置。
前記元素高濃度領域内に局所的に設けられたp型領域と、を備え、
前記元素高濃度領域は、前記窒化ガリウム層において他の領域よりもp型不純物及びn型不純物とは異なる元素を高濃度に含み、
前記p型領域は、
p型不純物を含む第1p型領域と、
前記第1p型領域よりも前記p型不純物を低濃度に含み、前記第1p型領域の周囲に位置する第2p型領域と、を有する窒化物半導体装置。
10a 第1主面
10b 第2主面
20 GaN層
20a 表面
22 ウェル領域
22’ ウェル領域が形成される領域
24 ソース領域
24’ ソース領域が形成される領域
26 コンタクト領域
26’ コンタクト領域が形成される領域
30、30A N注入領域
30’ N注入領域が形成される領域
30b、40b、42b 下端
40 p型領域
41 Mg注入領域
41’ Mg注入領域が形成される領域
42 Mg拡散領域
42’ Mg拡散領域が形成される領域
50 保護膜
60 ゲート絶縁膜
62 ゲート電極
64 層間絶縁膜
64H コンタクトホール
68 ソース電極
70 ドレイン電極
71 電極
100、100A、100B、100C GaN半導体装置
110 活性領域
112 ゲートパッド
114 ソースパッド
130 エッジ終端領域
Claims (13)
- 窒化ガリウム層の第1面側に局所的に位置する第1領域に、p型不純物及びn型不純物とは異なる元素をイオン注入する工程と、
前記第1領域内に局所的に位置する第2領域に前記p型不純物をイオン注入する工程と、
前記元素と前記p型不純物とがイオン注入された前記窒化ガリウム層に熱処理を施す工程と、を備え、
前記熱処理を施す工程では、
前記第2領域から、前記第1領域内であって前記第2領域の周囲に位置する第3領域へ前記p型不純物を熱拡散させる、窒化物半導体装置の製造方法。 - 前記p型不純物をイオン注入する工程では、
前記第1面と垂直に交わる第1方向において、前記第1面と前記元素の最も深い注入ピークとの間の位置に前記p型不純物の注入ピークを形成する、請求項1に記載の窒化物半導体装置の製造方法。 - 前記窒化ガリウム層に熱処理を施す工程では、
前記p型不純物の濃度が1.0×1019cm−3以上1.0×1020cm−3以下である第1p型領域を前記第2領域に形成する、請求項1に記載の窒化物半導体装置の製造方法。 - 前記窒化ガリウム層に熱処理を施す工程では、
前記p型不純物の濃度が1.0×1017cm−3以上1.0×1019cm−3以下である第2p型領域を前記第3領域に形成する、請求項1に記載の窒化物半導体装置の製造方法。 - 前記元素は窒素である、請求項1に記載の窒化物半導体装置の製造方法。
- 前記p型不純物はマグネシウムである、請求項1に記載の窒化物半導体装置の製造方法。
- 窒化ガリウム層の第1面側に局所的に設けられた、結晶欠陥を含む欠陥領域と、
前記欠陥領域内に局所的に設けられたp型領域と、を備え、
前記p型領域は、
p型不純物を含む第1p型領域と、
前記第1p型領域よりも前記p型不純物を低濃度に含み、前記第1p型領域の周囲に位置する第2p型領域と、を有する窒化物半導体装置。 - 前記第2p型領域は、前記第1面に垂直な第1方向において前記第1p型領域の下部に接し、かつ、前記第1面に平行な第2方向において前記第1p型領域の側部に接している、請求項7に記載の窒化物半導体装置。
- 前記第2p型領域において、前記第1p型領域の下部と接する部分の前記第1方向の長さと、前記第1p型領域の側部と接する部分の第2方向の長さは、それぞれ100nm以上である、請求項8に記載の窒化物半導体装置。
- 前記第2p型領域における前記p型不純物の濃度は、1.0×1017cm−3以上1.0×1019cm−3以下である、請求項7に記載の窒化物半導体装置。
- 前記第1p型領域における前記p型不純物の濃度は、1.0×1019cm−3以上1.0×1020cm−3以下である、請求項7に記載の窒化物半導体装置。
- 前記欠陥領域内において、前記第2p型領域から前記第1面に垂直な第1方向へ遠ざかるにしたがって前記p型不純物の濃度が前記第2p型領域の1/10以下まで低下する領域の幅は、100nm以下である、請求項7に記載の窒化物半導体装置。
- 窒化ガリウム層の第1面側に局所的に設けられた元素高濃度領域と、
前記元素高濃度領域内に局所的に設けられたp型領域と、を備え、
前記元素高濃度領域は、前記窒化ガリウム層において他の領域よりもp型不純物及びn型不純物とは異なる元素を高濃度に含み、
前記p型領域は、
p型不純物を含む第1p型領域と、
前記第1p型領域よりも前記p型不純物を低濃度に含み、前記第1p型領域の周囲に位置する第2p型領域と、を有する窒化物半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019147387A JP7404703B2 (ja) | 2019-08-09 | 2019-08-09 | 窒化物半導体装置の製造方法及び窒化物半導体装置 |
US16/919,560 US11862686B2 (en) | 2019-08-09 | 2020-07-02 | Nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019147387A JP7404703B2 (ja) | 2019-08-09 | 2019-08-09 | 窒化物半導体装置の製造方法及び窒化物半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021028932A true JP2021028932A (ja) | 2021-02-25 |
JP7404703B2 JP7404703B2 (ja) | 2023-12-26 |
Family
ID=74498737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019147387A Active JP7404703B2 (ja) | 2019-08-09 | 2019-08-09 | 窒化物半導体装置の製造方法及び窒化物半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11862686B2 (ja) |
JP (1) | JP7404703B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023007781A1 (ja) * | 2021-07-26 | 2023-02-02 | 国立大学法人東海国立大学機構 | 窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002176004A (ja) * | 2000-12-08 | 2002-06-21 | Toyota Central Res & Dev Lab Inc | Iii族窒化物半導体の製造方法及びiii族窒化物半導体素子 |
JP2003124515A (ja) * | 2001-10-19 | 2003-04-25 | Sumitomo Chem Co Ltd | 窒化物系化合物半導体の製造方法及び半導体素子 |
JP2004356257A (ja) * | 2003-05-28 | 2004-12-16 | Toyota Central Res & Dev Lab Inc | p型III族窒化物半導体の製造方法 |
JP2017168557A (ja) * | 2016-03-15 | 2017-09-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2018151227A1 (ja) * | 2017-02-15 | 2018-08-23 | 富士電機株式会社 | 半導体装置 |
JP2018182279A (ja) * | 2017-04-03 | 2018-11-15 | 富士電機株式会社 | 半導体装置 |
WO2019098271A1 (ja) * | 2017-11-16 | 2019-05-23 | 富士電機株式会社 | 半導体装置 |
JP2019106456A (ja) * | 2017-12-12 | 2019-06-27 | 株式会社豊田中央研究所 | Iii族窒化物半導体基板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258578A (ja) | 2006-03-24 | 2007-10-04 | Toyota Central Res & Dev Lab Inc | III族窒化物系化合物半導体のp型化方法、絶縁分離方法、III族窒化物系化合物半導体、及びそれを用いたトランジスタ |
US8822311B2 (en) | 2011-12-22 | 2014-09-02 | Avogy, Inc. | Method of fabricating a GaN P-i-N diode using implantation |
JP6003919B2 (ja) * | 2014-02-10 | 2016-10-05 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
JP6221859B2 (ja) | 2014-03-14 | 2017-11-01 | 豊田合成株式会社 | 半導体装置の製造方法 |
JP6402746B2 (ja) | 2016-05-27 | 2018-10-10 | 株式会社豊田中央研究所 | 半導体基板と、その調整方法と、半導体装置 |
JP6780331B2 (ja) | 2016-07-11 | 2020-11-04 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP6835291B2 (ja) * | 2018-03-19 | 2021-02-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7389543B2 (ja) * | 2018-04-02 | 2023-11-30 | 富士電機株式会社 | 窒化物半導体装置 |
JP6958740B2 (ja) * | 2018-08-14 | 2021-11-02 | 富士電機株式会社 | 半導体装置および製造方法 |
-
2019
- 2019-08-09 JP JP2019147387A patent/JP7404703B2/ja active Active
-
2020
- 2020-07-02 US US16/919,560 patent/US11862686B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002176004A (ja) * | 2000-12-08 | 2002-06-21 | Toyota Central Res & Dev Lab Inc | Iii族窒化物半導体の製造方法及びiii族窒化物半導体素子 |
JP2003124515A (ja) * | 2001-10-19 | 2003-04-25 | Sumitomo Chem Co Ltd | 窒化物系化合物半導体の製造方法及び半導体素子 |
JP2004356257A (ja) * | 2003-05-28 | 2004-12-16 | Toyota Central Res & Dev Lab Inc | p型III族窒化物半導体の製造方法 |
JP2017168557A (ja) * | 2016-03-15 | 2017-09-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2018151227A1 (ja) * | 2017-02-15 | 2018-08-23 | 富士電機株式会社 | 半導体装置 |
JP2018182279A (ja) * | 2017-04-03 | 2018-11-15 | 富士電機株式会社 | 半導体装置 |
WO2019098271A1 (ja) * | 2017-11-16 | 2019-05-23 | 富士電機株式会社 | 半導体装置 |
JP2019106456A (ja) * | 2017-12-12 | 2019-06-27 | 株式会社豊田中央研究所 | Iii族窒化物半導体基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023007781A1 (ja) * | 2021-07-26 | 2023-02-02 | 国立大学法人東海国立大学機構 | 窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7404703B2 (ja) | 2023-12-26 |
US11862686B2 (en) | 2024-01-02 |
US20210043737A1 (en) | 2021-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10381259B2 (en) | Semiconductor device with localized carrier lifetime reduction and fabrication method thereof | |
US9716006B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US10181514B2 (en) | Vertical semiconductor device and manufacturing method thereof | |
US10374031B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2016072630A (ja) | GaNを主成分とする半導体をドープするための方法 | |
US20130137254A1 (en) | Method for manufacturing semiconductor device | |
JPWO2012137412A1 (ja) | 半導体装置 | |
JP2019062140A (ja) | 半導体装置の製造方法 | |
JP2018181892A (ja) | 窒化ガリウム半導体装置および窒化ガリウム半導体装置の製造方法 | |
JP7404703B2 (ja) | 窒化物半導体装置の製造方法及び窒化物半導体装置 | |
JP6125568B2 (ja) | 半導体用の最適化層 | |
JP6966010B1 (ja) | 窒化物半導体装置の製造方法及び窒化物半導体装置 | |
JP6962063B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN106257630B (zh) | 射频rf ldmos器件的制造方法 | |
US10749003B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP7405291B1 (ja) | 窒化物半導体装置及びその製造方法 | |
JP7238303B2 (ja) | 窒化ガリウム半導体装置及び窒化ガリウム半導体装置の製造方法 | |
JP5671777B2 (ja) | 半導体装置の製造方法 | |
JP7447415B2 (ja) | 窒化ガリウム半導体装置 | |
JP2022077406A (ja) | 窒化物半導体装置の製造方法及び窒化物半導体装置 | |
JP2022060765A (ja) | 窒化物半導体装置の製造方法及び窒化物半導体装置 | |
JP2023128461A (ja) | 窒化物半導体装置の製造方法及び窒化物半導体装置 | |
TW202405906A (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP2021034524A (ja) | 窒化物半導体装置及び窒化物半導体装置の製造方法 | |
JP2022092828A (ja) | 窒化物半導体装置及び窒化物半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7404703 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |