JP3340786B2 - パワートランジスタの過電流保護回路 - Google Patents
パワートランジスタの過電流保護回路Info
- Publication number
- JP3340786B2 JP3340786B2 JP08233293A JP8233293A JP3340786B2 JP 3340786 B2 JP3340786 B2 JP 3340786B2 JP 08233293 A JP08233293 A JP 08233293A JP 8233293 A JP8233293 A JP 8233293A JP 3340786 B2 JP3340786 B2 JP 3340786B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- power transistor
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Protection Of Static Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パワートランジスタに
係り、特にＩＧＢＴやＭＯＳＦＥＴ等の電圧駆動形トラ
ンジスタにおいて、負荷短絡等による過電流を高速に限
流して安全動作領域内でしゃ断し保護することを可能に
したパワートランジスタの過電流保護回路に関する。
係り、特にＩＧＢＴやＭＯＳＦＥＴ等の電圧駆動形トラ
ンジスタにおいて、負荷短絡等による過電流を高速に限
流して安全動作領域内でしゃ断し保護することを可能に
したパワートランジスタの過電流保護回路に関する。
【０００２】
【従来の技術】ＩＧＢＴ（絶縁ゲートバイポーラモード
トランジスタ）はオン電圧が低く、ＭＯＳゲート構造で
駆動電力が少なく、しかも比較的高速にスイッチングで
きることから急速に応用分野が広がっている。
トランジスタ）はオン電圧が低く、ＭＯＳゲート構造で
駆動電力が少なく、しかも比較的高速にスイッチングで
きることから急速に応用分野が広がっている。
【０００３】オン電圧とスイッチング速度の特性は背反
関係にあり、トレードオフを改良し、より高性能な素子
となるよう日夜研究が重ねられている。図５の特性Ｃ
は、これらの研究から予測される第３世代以降のＩＧＢ
Ｔのオン電圧特性で、第１世代のＩＧＢＴのオン電圧特
性Ａと比較して示したものである。現在のＩＧＢＴは第
２世代で特性Ｂに示す。なお、コレクタ電流ＩC は、そ
れぞれＩＧＢＴの定格電流を100 として百分率で示して
いる。
関係にあり、トレードオフを改良し、より高性能な素子
となるよう日夜研究が重ねられている。図５の特性Ｃ
は、これらの研究から予測される第３世代以降のＩＧＢ
Ｔのオン電圧特性で、第１世代のＩＧＢＴのオン電圧特
性Ａと比較して示したものである。現在のＩＧＢＴは第
２世代で特性Ｂに示す。なお、コレクタ電流ＩC は、そ
れぞれＩＧＢＴの定格電流を100 として百分率で示して
いる。
【０００４】これらの特性から明らかなように、負荷短
絡等でコレクタ・エミッタ間電圧ＶCEが上昇すると定格
電流の数倍のコレクタ電流ＩC が流れ、第１世代のＩＧ
ＢＴでは６〜８倍、第２世代のＩＧＢＴでは10〜12倍の
過電流が流れる。
絡等でコレクタ・エミッタ間電圧ＶCEが上昇すると定格
電流の数倍のコレクタ電流ＩC が流れ、第１世代のＩＧ
ＢＴでは６〜８倍、第２世代のＩＧＢＴでは10〜12倍の
過電流が流れる。
【０００５】現在研究が進められている第３世代以降の
ＩＧＢＴでは、ＤＲＡＭクラスのμｍオーダーのパター
ンとし、その他の改良を加えることにより、特性Ｃのよ
うに10数倍の過電流が流れる。
ＩＧＢＴでは、ＤＲＡＭクラスのμｍオーダーのパター
ンとし、その他の改良を加えることにより、特性Ｃのよ
うに10数倍の過電流が流れる。
【０００６】このように大きな過電流になると高速に限
流しゃ断するとサージ電圧が過大となり安全に保護する
のが困難になり素子の過電流保護が困難になるという問
題がある。
流しゃ断するとサージ電圧が過大となり安全に保護する
のが困難になり素子の過電流保護が困難になるという問
題がある。
【０００７】以下、従来のＩＧＢＴにおける負荷短絡時
の保護について述べる。ＩＧＢＴを用いたインバータの
一般的な主回路構成を図４に示す。このインバータは、
ＩＧＢＴ21〜26で成るブリッジ形変換器により直流電圧
源１の直流電圧を交流電圧に変換して電動機３を駆動す
るものである。
の保護について述べる。ＩＧＢＴを用いたインバータの
一般的な主回路構成を図４に示す。このインバータは、
ＩＧＢＴ21〜26で成るブリッジ形変換器により直流電圧
源１の直流電圧を交流電圧に変換して電動機３を駆動す
るものである。
【０００８】このような装置において負荷（電動機）側
の端子間で短絡が発生すると正側と負側のＩＧＢＴを介
して短絡電流が流れる。また、同一アームの正側と負側
のＩＧＢＴに同時にオン信号（ノイズや誤動作による信
号）が入力された場合も同様に短絡電流が流れる。
の端子間で短絡が発生すると正側と負側のＩＧＢＴを介
して短絡電流が流れる。また、同一アームの正側と負側
のＩＧＢＴに同時にオン信号（ノイズや誤動作による信
号）が入力された場合も同様に短絡電流が流れる。
【０００９】このような短絡状態に耐え得るＩＧＢＴの
短絡耐量は、現在のＩＧＢＴでは、素子定格電圧の80％
の電圧において10〜20μｓの時間であり、7.5 〜10μｓ
以内に過電流を検出して限流しゃ断する短絡保護が行わ
れている。
短絡耐量は、現在のＩＧＢＴでは、素子定格電圧の80％
の電圧において10〜20μｓの時間であり、7.5 〜10μｓ
以内に過電流を検出して限流しゃ断する短絡保護が行わ
れている。
【００１０】図７（ｂ）はコレクタ・エミッタ間電圧Ｖ
CR一定の下で短絡時に流れるコレクタ電流ＩC と耐量時
間（ｔ1 ）の関係を示す短絡耐量の特性図で、その試験
回路を図７（ａ）に示す。この特性から明らかなように
ＩC とｔ1 は、ほぼパワー一定の関係を持ち、負荷短絡
等によりコレクタ電流ＩC が増大すると耐量時間ｔ1が
短かくなり高速な保護動作を必要とする。
CR一定の下で短絡時に流れるコレクタ電流ＩC と耐量時
間（ｔ1 ）の関係を示す短絡耐量の特性図で、その試験
回路を図７（ａ）に示す。この特性から明らかなように
ＩC とｔ1 は、ほぼパワー一定の関係を持ち、負荷短絡
等によりコレクタ電流ＩC が増大すると耐量時間ｔ1が
短かくなり高速な保護動作を必要とする。
【００１１】そこで負荷短絡を検出してＩＧＢＴのゲー
ト電圧をしぼりＩＧＢＴのトランジスタ作用を利用して
短絡電流を制限し、見かけ上の短絡耐量時間を長くする
方法が種々提案されている。
ト電圧をしぼりＩＧＢＴのトランジスタ作用を利用して
短絡電流を制限し、見かけ上の短絡耐量時間を長くする
方法が種々提案されている。
【００１２】図８もこの一種で（平成４年電気学会全国
大会470 ）で発表されたもので（ａ）はその構成で主Ｉ
ＧＢＴ４ａの他に電流センスＩＧＢＴ４ｂを設け、設定
電流以上になるとＮＬＵ回路５０によりＩＧＢＴのゲー
ト（Ｇ）、エミッタ（Ｅ）間を短絡してゲート電圧を低
下させ短絡電流を抑制するものである。
大会470 ）で発表されたもので（ａ）はその構成で主Ｉ
ＧＢＴ４ａの他に電流センスＩＧＢＴ４ｂを設け、設定
電流以上になるとＮＬＵ回路５０によりＩＧＢＴのゲー
ト（Ｇ）、エミッタ（Ｅ）間を短絡してゲート電圧を低
下させ短絡電流を抑制するものである。
【００１３】ＮＬＵ回路の例を示す図９（ａ）の回路で
は、電流センスＩＧＢＴ４ｂのエミッタ電流を抵抗52で
電圧に変換し、抵抗53を介してＭＯＳＦＥＴ54のゲート
スレッショルド電圧以上になるとＭＯＳＦＥＴのドレン
に電流が流れＩＧＢＴ４のゲート電圧を低下させる。
は、電流センスＩＧＢＴ４ｂのエミッタ電流を抵抗52で
電圧に変換し、抵抗53を介してＭＯＳＦＥＴ54のゲート
スレッショルド電圧以上になるとＭＯＳＦＥＴのドレン
に電流が流れＩＧＢＴ４のゲート電圧を低下させる。
【００１４】また、図９（ｂ）の回路はＭＯＳＦＥＴ54
をバイポーラトランジスタ55に置換えたものである。こ
のような回路を構成すると過電流時にＩＧＢＴのゲート
電圧を低下させＩＧＢＴのオン抵抗を増加させ図８
（ｃ）に示すように短絡電流を制限することができ短絡
耐量時間を図８（ｂ）に示すように見かけ上長くするこ
とができる。
をバイポーラトランジスタ55に置換えたものである。こ
のような回路を構成すると過電流時にＩＧＢＴのゲート
電圧を低下させＩＧＢＴのオン抵抗を増加させ図８
（ｃ）に示すように短絡電流を制限することができ短絡
耐量時間を図８（ｂ）に示すように見かけ上長くするこ
とができる。
【００１５】
【発明が解決しようとする課題】従来の図８の方法では
ＩＧＢＴモジュールとしての短絡耐量は増加したが、短
絡事故を検出しＩＧＢＴブリッジを駆動している信号を
オフさせる回路が別に必要となる。
ＩＧＢＴモジュールとしての短絡耐量は増加したが、短
絡事故を検出しＩＧＢＴブリッジを駆動している信号を
オフさせる回路が別に必要となる。
【００１６】この方法では短絡電流を高速に200 ％程度
に制限しているので（ａ）過電流検出により短絡事故を
検出することが困難となっている。 （ｂ）このためにＩＧＢＴのＶCEがオン信号を加えても
高いままであることを検出するなどの別の短絡事故検出
回路等により駆動信号をオフさせる回路を追加する必要
があり回路が複雑となる。
に制限しているので（ａ）過電流検出により短絡事故を
検出することが困難となっている。 （ｂ）このためにＩＧＢＴのＶCEがオン信号を加えても
高いままであることを検出するなどの別の短絡事故検出
回路等により駆動信号をオフさせる回路を追加する必要
があり回路が複雑となる。
【００１７】（ｃ）図８（ａ）の回路ではゲート抵抗Ｒ
ｇ51の大きさにより図９（ａ）のＦＥＴ54のドレン電流
が同一でもゲート電圧値が異なるのでＲｇの大きさによ
り図６のように電流制限値が異なる欠点がある。
ｇ51の大きさにより図９（ａ）のＦＥＴ54のドレン電流
が同一でもゲート電圧値が異なるのでＲｇの大きさによ
り図６のように電流制限値が異なる欠点がある。
【００１８】この制限値電流の変化を少なくするには図
９（ａ）の電流検出値に対しドレン電流のゲインを上げ
ることで達成できるが、このゲインを上げ過ぎるとＭＯ
ＳＦＥＴ54はアナログ動作でなくスイッチング動作とな
りＩＧＢＴ４のゲートがゼロ附近まで低下しＩＧＢＴの
電流はオンオフ状態となり発振することになり限界が存
在する。このため図６の特性となる。ＩＧＢＴのスイッ
チングを早くするためＲｇを小さくすると短絡電流制限
値が上昇し短絡耐量時間が短かくなる欠点がある。
９（ａ）の電流検出値に対しドレン電流のゲインを上げ
ることで達成できるが、このゲインを上げ過ぎるとＭＯ
ＳＦＥＴ54はアナログ動作でなくスイッチング動作とな
りＩＧＢＴ４のゲートがゼロ附近まで低下しＩＧＢＴの
電流はオンオフ状態となり発振することになり限界が存
在する。このため図６の特性となる。ＩＧＢＴのスイッ
チングを早くするためＲｇを小さくすると短絡電流制限
値が上昇し短絡耐量時間が短かくなる欠点がある。
【００１９】（ｄ）次にＩＧＢＴモジュールを並列接続
した場合の問題がある。図８の方法は各モジュールの内
部に電流制限機能が収納されているので各モジュールの
動作レベルが異なる。そのため１ケのモジュールの電流
制限機能が誤動作すると、このモジュールのオン抵抗が
増加し電流が隣のモジュールに移りこのモジュールの電
流制限機能が動作する。これを繰返して一種の発振状態
を生じＩＧＢＴが劣化する危険がある。
した場合の問題がある。図８の方法は各モジュールの内
部に電流制限機能が収納されているので各モジュールの
動作レベルが異なる。そのため１ケのモジュールの電流
制限機能が誤動作すると、このモジュールのオン抵抗が
増加し電流が隣のモジュールに移りこのモジュールの電
流制限機能が動作する。これを繰返して一種の発振状態
を生じＩＧＢＴが劣化する危険がある。
【００２０】（ｅ）次に問題となるのは図８のＮＬＵ有
りの方式でも電流のピーク値は制限されるが電流のしゃ
断時の速度は早く浮遊インダクタンスｌ0 によるサージ
電圧（−ｌ0 ・ dic／dt）によりＩＧＢＴの安全動作を
超えて素子が劣化する危険性がある。
りの方式でも電流のピーク値は制限されるが電流のしゃ
断時の速度は早く浮遊インダクタンスｌ0 によるサージ
電圧（−ｌ0 ・ dic／dt）によりＩＧＢＴの安全動作を
超えて素子が劣化する危険性がある。
【００２１】ＩＧＢＴの安全動作領域の一例を図７
（ｃ）に示す。電流ＩC が増加するほどサージ電圧Ｖ
CEP を下げる必要がある。特に変換器の容量が大きくな
ると事故電流も大きくなるが浮遊インダクタンスは構造
上小さくできないのでその分サージ電圧が増大する傾向
になる。
（ｃ）に示す。電流ＩC が増加するほどサージ電圧Ｖ
CEP を下げる必要がある。特に変換器の容量が大きくな
ると事故電流も大きくなるが浮遊インダクタンスは構造
上小さくできないのでその分サージ電圧が増大する傾向
になる。
【００２２】そこでサージ電圧を下げるためには電流変
化率 dic／dtを下げる工夫しかないのである。 （ｆ）最終的には250 ％〜500 ％には制限した電流を駆
動信号をオフしてしゃ断する動作を行わせる。この時発
生するサージ電圧は−Ｌ0 ・di／dt（Ｌ0 はリーケージ
インダクタンス、di／dtは電流変化率）で決まり、この
サージ電圧によりトランジスタの逆バイアス安全動作領
域外を通過するとトランジスタは永久劣化する。（ＩＧ
ＢＴの安全動作領域は200 ％電流をしゃ断する場合定格
電圧の80％程度まで低下する） 特に変換器の容量が増加するとＬ0 も増加傾向になり、
しかも電流ｉは容量に比例するためサージ電圧の増加が
著しい。このためスナバ回路（サージ吸収回路）が主素
子のトランジスタより大きな容積やコストを占めること
も発生する。
化率 dic／dtを下げる工夫しかないのである。 （ｆ）最終的には250 ％〜500 ％には制限した電流を駆
動信号をオフしてしゃ断する動作を行わせる。この時発
生するサージ電圧は−Ｌ0 ・di／dt（Ｌ0 はリーケージ
インダクタンス、di／dtは電流変化率）で決まり、この
サージ電圧によりトランジスタの逆バイアス安全動作領
域外を通過するとトランジスタは永久劣化する。（ＩＧ
ＢＴの安全動作領域は200 ％電流をしゃ断する場合定格
電圧の80％程度まで低下する） 特に変換器の容量が増加するとＬ0 も増加傾向になり、
しかも電流ｉは容量に比例するためサージ電圧の増加が
著しい。このためスナバ回路（サージ吸収回路）が主素
子のトランジスタより大きな容積やコストを占めること
も発生する。
【００２３】本発明は、上述した技術的背景の下でオン
電圧が小さく大きな短絡電流となるトランジスタの過電
流を検出して高速にこの電流を制限した後、ソフトに事
故電流をしゃ断することにより発生するサージ電圧を抑
制することにより信頼性の高いパワートランジスタの保
護回路を提供することを目的とする。
電圧が小さく大きな短絡電流となるトランジスタの過電
流を検出して高速にこの電流を制限した後、ソフトに事
故電流をしゃ断することにより発生するサージ電圧を抑
制することにより信頼性の高いパワートランジスタの保
護回路を提供することを目的とする。
【００２４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、スイッチング動作により負荷へ電流を供
給するパワートランジスタと、このパワートランジスタ
に流れる電流に応じた電圧の電流信号を得、この電流信
号が所定値を越える部分に比例した電流を前記パワート
ランジスタを駆動するゲート回路からバイパスして前記
パワートランジスタの駆動信号レベルを低下させ前記パ
ワートランジスタに流れる電流を抑制する電流制御ルー
プを備え、前記バイパス電流が所定時間継続したとき閉
路して自己保持すると共に前記バイパス電流を徐々に分
流する回路を設け、前記分流電流を漸増することにより
前記電流制御ループからオープンループに切り換えて駆
動信号レベルを低下させる。
め、本発明は、スイッチング動作により負荷へ電流を供
給するパワートランジスタと、このパワートランジスタ
に流れる電流に応じた電圧の電流信号を得、この電流信
号が所定値を越える部分に比例した電流を前記パワート
ランジスタを駆動するゲート回路からバイパスして前記
パワートランジスタの駆動信号レベルを低下させ前記パ
ワートランジスタに流れる電流を抑制する電流制御ルー
プを備え、前記バイパス電流が所定時間継続したとき閉
路して自己保持すると共に前記バイパス電流を徐々に分
流する回路を設け、前記分流電流を漸増することにより
前記電流制御ループからオープンループに切り換えて駆
動信号レベルを低下させる。
【００２５】更に、前記バイパス電流が流れたとき、前
記パワートランジスタの駆動信号の状態を保持し、前記
バイパス電流が一定時間継続したとき前記駆動信号をオ
フ状態にする。更に、前記バイパス電流が所定時間継続
したとき閉路する自己保持回路を前記駆動信号のオフ状
態によりリセットする。
記パワートランジスタの駆動信号の状態を保持し、前記
バイパス電流が一定時間継続したとき前記駆動信号をオ
フ状態にする。更に、前記バイパス電流が所定時間継続
したとき閉路する自己保持回路を前記駆動信号のオフ状
態によりリセットする。
【００２６】
【作用】パワートランジスタに過電流が流れ所定値を越
えると、その電流に比例したバイパス電流がゲート回路
から流れゲート電圧を低下させる。ゲート電圧が低下す
るとパワートランジスタの導通抵抗が増加し過電流を抑
制する電流制御ループが機能し過電流はほぼ所定値付近
に保たれる。バイパス電流が流れたとき、パワートラン
ジスタの駆動信号はオン状態に保持され、駆動信号によ
るオフ動作は行われない。バイパス電流が所定時間継続
して流れると所定回路が閉路して自己保持し、バイパス
電流が前記所定回路に徐々に分流し、前記電流制御ルー
プの制御信号に加算して流れる。この分流電流が漸増し
て前記電流制御ループによるバイパス電流を越えるとオ
ープンループに切り換えられゲート電圧は更にゆるやか
に低下してパワートランジスタに流れる電流はゆるやか
にしゃ断される。バイパス電流が一定時間（パワートラ
ンジスタの電流が零になるまでの時間を含む）継続した
とき、駆動信号はオフ状態に戻され自己保持状態が解か
れ初期状態に戻る。
えると、その電流に比例したバイパス電流がゲート回路
から流れゲート電圧を低下させる。ゲート電圧が低下す
るとパワートランジスタの導通抵抗が増加し過電流を抑
制する電流制御ループが機能し過電流はほぼ所定値付近
に保たれる。バイパス電流が流れたとき、パワートラン
ジスタの駆動信号はオン状態に保持され、駆動信号によ
るオフ動作は行われない。バイパス電流が所定時間継続
して流れると所定回路が閉路して自己保持し、バイパス
電流が前記所定回路に徐々に分流し、前記電流制御ルー
プの制御信号に加算して流れる。この分流電流が漸増し
て前記電流制御ループによるバイパス電流を越えるとオ
ープンループに切り換えられゲート電圧は更にゆるやか
に低下してパワートランジスタに流れる電流はゆるやか
にしゃ断される。バイパス電流が一定時間（パワートラ
ンジスタの電流が零になるまでの時間を含む）継続した
とき、駆動信号はオフ状態に戻され自己保持状態が解か
れ初期状態に戻る。
【００２７】
【実施例】本発明の一実施例を図１に示す。図１におい
て、ＩＧＢＴ４は直流電源１に通常は負荷を介して接続
されるが負荷が短絡された場合の保護を考えるので負荷
インピーダンスが零の場合を図示してある。ＩＧＢＴ４
のエミッタ側の電流の一部を抵抗11で電圧に変換しトラ
ンジスタ12と抵抗13からなるエミッタフォロア回路を構
成する。
て、ＩＧＢＴ４は直流電源１に通常は負荷を介して接続
されるが負荷が短絡された場合の保護を考えるので負荷
インピーダンスが零の場合を図示してある。ＩＧＢＴ４
のエミッタ側の電流の一部を抵抗11で電圧に変換しトラ
ンジスタ12と抵抗13からなるエミッタフォロア回路を構
成する。
【００２８】ＩＧＢＴ４のゲート駆動回路は、直流電源
14，15を駆動電源とし、フォトカプラ16で駆動信号を絶
縁し、増幅器17で増幅した駆動信号を抵抗18を介してト
ランジスタ32，33のベースを駆動することにより正負の
ゲート駆動電圧を得、ゲート抵抗34を経てＩＧＢＴ４の
ゲート駆動する。ＩＧＢＴ４のエミッタは直流電源14と
15の直列接続点の電位にあるので、トランジスタ32がオ
ンするとゲート駆動電圧は正となり、トランジスタ33が
オンするとゲート駆動電圧は負となる。
14，15を駆動電源とし、フォトカプラ16で駆動信号を絶
縁し、増幅器17で増幅した駆動信号を抵抗18を介してト
ランジスタ32，33のベースを駆動することにより正負の
ゲート駆動電圧を得、ゲート抵抗34を経てＩＧＢＴ４の
ゲート駆動する。ＩＧＢＴ４のエミッタは直流電源14と
15の直列接続点の電位にあるので、トランジスタ32がオ
ンするとゲート駆動電圧は正となり、トランジスタ33が
オンするとゲート駆動電圧は負となる。
【００２９】抵抗18とフォトカプラの発光ダイオード1
9、ダイオード20を通ってトランジスタ12のコレクタ側
に接続する。ダイオード20のカソード側を抵抗21を介し
てトランジスタ23のベースに接続し、抵抗22をトランジ
スタのエミッタ・ベース間に接続する。トランジスタ23
のコレクタから抵抗24を介してコンデンサ25を充電す
る。抵抗24とコンデンサ25の接続点がトランジスタ26の
ベースに接続されトランジスタ26のエミッタは抵抗27を
介してコンデンサ25の他端と直流電源14と15の直列接続
点へ接続する。トランジスタ26のコレクタはダイオード
20のカソードに接続する。ダイオード28はコンデンサ25
と並列に接続しトランジスタ26に過大な逆電圧が印加さ
れないようにしてある。トランジスタ26のベースから抵
抗29、ダイオード30を介してトランジスタ32，33のベー
スに接続する。またトランジスタ26のベースから抵抗31
を介して直流電源15の負側に接続する。
9、ダイオード20を通ってトランジスタ12のコレクタ側
に接続する。ダイオード20のカソード側を抵抗21を介し
てトランジスタ23のベースに接続し、抵抗22をトランジ
スタのエミッタ・ベース間に接続する。トランジスタ23
のコレクタから抵抗24を介してコンデンサ25を充電す
る。抵抗24とコンデンサ25の接続点がトランジスタ26の
ベースに接続されトランジスタ26のエミッタは抵抗27を
介してコンデンサ25の他端と直流電源14と15の直列接続
点へ接続する。トランジスタ26のコレクタはダイオード
20のカソードに接続する。ダイオード28はコンデンサ25
と並列に接続しトランジスタ26に過大な逆電圧が印加さ
れないようにしてある。トランジスタ26のベースから抵
抗29、ダイオード30を介してトランジスタ32，33のベー
スに接続する。またトランジスタ26のベースから抵抗31
を介して直流電源15の負側に接続する。
【００３０】フォトカプラの発光ダイオード19に電流が
流れると、フォトカプラの受光トランジスタ35と抵抗36
を直列に接続してその信号を故障検出回路37で検出し、
ＰＷＭ信号（パルス幅変調信号）を保持回路を経由して
保持させ、遮断回路39を経てフォトカプラ16の入力とす
る。故障検出回路37の出力Ｖ37からタイマ回路40を介し
て遮断回路39を動作させるよう接続する。
流れると、フォトカプラの受光トランジスタ35と抵抗36
を直列に接続してその信号を故障検出回路37で検出し、
ＰＷＭ信号（パルス幅変調信号）を保持回路を経由して
保持させ、遮断回路39を経てフォトカプラ16の入力とす
る。故障検出回路37の出力Ｖ37からタイマ回路40を介し
て遮断回路39を動作させるよう接続する。
【００３１】上記構成による本実施例の作用を図２を用
いて説明する。時刻ｔ1 においてＰＷＭ信号を“１”と
して電圧Ｖ39によりフォトカプラ16を駆動すると増幅器
17を介してトランジスタ33がオフし、トランジスタ32が
オンし、ゲート駆動電圧ＶGは負から正に切換わる。
いて説明する。時刻ｔ1 においてＰＷＭ信号を“１”と
して電圧Ｖ39によりフォトカプラ16を駆動すると増幅器
17を介してトランジスタ33がオフし、トランジスタ32が
オンし、ゲート駆動電圧ＶGは負から正に切換わる。
【００３２】ＩＧＢＴ４のゲートに正電圧が加わるとＩ
ＧＢＴはターンオンする。負荷が短絡された状態におい
て、直流電源１がＩＧＢＴ４のコレクタ・エミッタ間に
印加されＩＧＢＴがターンオンし内部抵抗が低下すると
ＩＧＢＴのコレクタ電流ＩCは回路の浮遊インダクタン
スＬ0 で制限される傾斜で急速に立上る。この電流の一
部を抵抗11で検出し、この検出電圧がトランジスタ12の
ベース・エミッタ間のスレッショルド電圧を超えた点か
らＩC の増加分に比例した電流Ｉ1 がトランジスタ12の
コレクタに流入する。この電流Ｉ1 は抵抗18、フォトカ
プラ19、ダイオード20の回路に流れ抵抗18の電圧降下が
増加しゲート駆動電圧ＶG が低下し始める。
ＧＢＴはターンオンする。負荷が短絡された状態におい
て、直流電源１がＩＧＢＴ４のコレクタ・エミッタ間に
印加されＩＧＢＴがターンオンし内部抵抗が低下すると
ＩＧＢＴのコレクタ電流ＩCは回路の浮遊インダクタン
スＬ0 で制限される傾斜で急速に立上る。この電流の一
部を抵抗11で検出し、この検出電圧がトランジスタ12の
ベース・エミッタ間のスレッショルド電圧を超えた点か
らＩC の増加分に比例した電流Ｉ1 がトランジスタ12の
コレクタに流入する。この電流Ｉ1 は抵抗18、フォトカ
プラ19、ダイオード20の回路に流れ抵抗18の電圧降下が
増加しゲート駆動電圧ＶG が低下し始める。
【００３３】一方Ｉ1 の電流の一部は抵抗22、抵抗21の
回路にも分流し、時刻ｔ3 においてトランジスタ23がオ
ンし電圧Ｖ23を出力し抵抗24を介してコンデンサ25の充
電を開始する。その充電電圧ＶC は負から正に向って上
昇し、トランジスタ26のベースエミッタのスレッショル
ド電圧を越える時刻ｔ4 以降、トランジスタ26のコレク
タ電流Ｉ2 はトランジスタ26と抵抗27のエミッタフォロ
アー接続により、ＶCのスレッショルド電圧以上の部分
に比例した電流を流すことになる。また、Ｉ2が流れる
とトランジスタ23は自己保持するのでＩ1 がゼロになっ
てもこの状態を保持する。
回路にも分流し、時刻ｔ3 においてトランジスタ23がオ
ンし電圧Ｖ23を出力し抵抗24を介してコンデンサ25の充
電を開始する。その充電電圧ＶC は負から正に向って上
昇し、トランジスタ26のベースエミッタのスレッショル
ド電圧を越える時刻ｔ4 以降、トランジスタ26のコレク
タ電流Ｉ2 はトランジスタ26と抵抗27のエミッタフォロ
アー接続により、ＶCのスレッショルド電圧以上の部分
に比例した電流を流すことになる。また、Ｉ2が流れる
とトランジスタ23は自己保持するのでＩ1 がゼロになっ
てもこの状態を保持する。
【００３４】時刻ｔ2 〜ｔ4 の期間はＩＧＢＴ４のＩC
が一定値以上になるとＩ1 を流してＩＧＢＴのゲート電
圧を低下させＩＧＢＴのオン抵抗を増加させＩC を減少
させる制御ループにより短絡電流をほぼ一定に制御する
動作を行っている。
が一定値以上になるとＩ1 を流してＩＧＢＴのゲート電
圧を低下させＩＧＢＴのオン抵抗を増加させＩC を減少
させる制御ループにより短絡電流をほぼ一定に制御する
動作を行っている。
【００３５】次に時刻ｔ4 〜ｔ6 の期間は次第に増加す
るＩ2 が外乱として入力されＩ2 が増加した分Ｉ1 が減
少してバランスすることになり、時刻ｔ6 においてＩ1
はゼロになる。このｔ4 〜ｔ6 の期間はＩC 一定電流制
御と強制的にゲート電圧を下げＩC を低下させる信号と
が重なっている期間であり、ＩC 一定制御ループが動作
しているのでＩC はわずかに減少する程度である。
るＩ2 が外乱として入力されＩ2 が増加した分Ｉ1 が減
少してバランスすることになり、時刻ｔ6 においてＩ1
はゼロになる。このｔ4 〜ｔ6 の期間はＩC 一定電流制
御と強制的にゲート電圧を下げＩC を低下させる信号と
が重なっている期間であり、ＩC 一定制御ループが動作
しているのでＩC はわずかに減少する程度である。
【００３６】次に時刻ｔ6 においてＩ1 がゼロになると
それ以降はＩ2 の増加に従って抵抗18の電圧降下が増加
しＶG はゆるやかに（ｔ4 〜ｔ6 間よりもかなり早く）
低下しそれに従ってＩC も比較的ソフトに時刻ｔ7 にお
いて完全に遮断されるのでＩＧＢＴのＶCE間サージ電圧
を小さくすることができる。このように過電流状態が時
刻ｔ4 を越えて継続するとＩＧＢＴは完全動作領域内で
信頼性良くしゃ断される。
それ以降はＩ2 の増加に従って抵抗18の電圧降下が増加
しＶG はゆるやかに（ｔ4 〜ｔ6 間よりもかなり早く）
低下しそれに従ってＩC も比較的ソフトに時刻ｔ7 にお
いて完全に遮断されるのでＩＧＢＴのＶCE間サージ電圧
を小さくすることができる。このように過電流状態が時
刻ｔ4 を越えて継続するとＩＧＢＴは完全動作領域内で
信頼性良くしゃ断される。
【００３７】過電流状態が時刻ｔ4 に達する前に解消さ
れＩ1 がゼロになると、トランジスタ23はオフしコンデ
ンサ電圧ＶC は抵抗31により放電する回路を構成として
いる。これはノイズやブリッジ接続時の反対相のダイオ
ードリカバリー電流等の短時間の過電流により自己保持
してＩＧＢＴがオフすることをさけるためである。
れＩ1 がゼロになると、トランジスタ23はオフしコンデ
ンサ電圧ＶC は抵抗31により放電する回路を構成として
いる。これはノイズやブリッジ接続時の反対相のダイオ
ードリカバリー電流等の短時間の過電流により自己保持
してＩＧＢＴがオフすることをさけるためである。
【００３８】次にＰＷＭ信号が時刻ｔ5 でオフしている
が、フォトカプラ19で、Ｉ1 ＋Ｉ2を検出し、フォトカ
プラ35を介して故障検出回路37と保持回路38によりフォ
トカプラ16の信号Ｖ39は保持されている。
が、フォトカプラ19で、Ｉ1 ＋Ｉ2を検出し、フォトカ
プラ35を介して故障検出回路37と保持回路38によりフォ
トカプラ16の信号Ｖ39は保持されている。
【００３９】タイマ回路40は、ＩＧＢＴ４の電流ＩC が
ソフトにしゃ断される時刻ｔ7 より遅れた時刻ｔ8 にお
いて遮断回路39を介して駆動信号Ｖ39をオフにさせＶG
は急速に負電圧にさせると同時にダイオード30、抵抗29
によりコンデンサ25を逆バイアスする。これによりフォ
トカプラ19の電流が零となり故障信号Ｖ37をリセットさ
れる。
ソフトにしゃ断される時刻ｔ7 より遅れた時刻ｔ8 にお
いて遮断回路39を介して駆動信号Ｖ39をオフにさせＶG
は急速に負電圧にさせると同時にダイオード30、抵抗29
によりコンデンサ25を逆バイアスする。これによりフォ
トカプラ19の電流が零となり故障信号Ｖ37をリセットさ
れる。
【００４０】本実施例によればＩＧＢＴの電流一定制御
ループを構成することにより短絡電流を１／４〜１／５
に低下させることにより短絡時の安全動作時間を伸すこ
とができる。この電流一定制御ループから強制ターンオ
フループへの円滑な切換えを行い、その後もゲート電圧
をゆるやかに低下させることによりＩＧＢＴの電流変化
率を低下させることによりサージ電圧を下げＩＧＢＴの
安全動作領域内で信頼性良く電流をしゃ断することがで
きる。
ループを構成することにより短絡電流を１／４〜１／５
に低下させることにより短絡時の安全動作時間を伸すこ
とができる。この電流一定制御ループから強制ターンオ
フループへの円滑な切換えを行い、その後もゲート電圧
をゆるやかに低下させることによりＩＧＢＴの電流変化
率を低下させることによりサージ電圧を下げＩＧＢＴの
安全動作領域内で信頼性良く電流をしゃ断することがで
きる。
【００４１】この過電流が流れている期間はゲート駆動
信号を保持し高速に事故電流をしゃ断しないように工夫
してある。このことは特に変換器の容量が大きくなると
浮遊インダクタンスは減少しないで電流値が増加するの
でサージ電圧が大きくなることを防ぐ上で極めて有効で
ある。
信号を保持し高速に事故電流をしゃ断しないように工夫
してある。このことは特に変換器の容量が大きくなると
浮遊インダクタンスは減少しないで電流値が増加するの
でサージ電圧が大きくなることを防ぐ上で極めて有効で
ある。
【００４２】
【００４３】
【００４４】
【００４５】
【発明の効果】以上説明したように本発明によれば、パ
ワートランジスタに流れる電流が所定値以上の場合はゲ
ート電圧を低下させる自動制御ループを設けてパワート
ランジスタ電流を制限し、この制限作用が一定時間以上
続いた時、これを検出保持してゲート電圧を漸減する回
路を設け電流をソフトにしゃ断する。この一連の動作中
はゲート駆動信号を保持させ、トランジスタの短絡耐量
時間を延長すると同時にサージ電圧を下げながら電流を
ソフトにしゃ断する安全動作領域内での信頼性の高い運
転を可能とするパワートランジスタの過電流保護回路を
提供することができる。
ワートランジスタに流れる電流が所定値以上の場合はゲ
ート電圧を低下させる自動制御ループを設けてパワート
ランジスタ電流を制限し、この制限作用が一定時間以上
続いた時、これを検出保持してゲート電圧を漸減する回
路を設け電流をソフトにしゃ断する。この一連の動作中
はゲート駆動信号を保持させ、トランジスタの短絡耐量
時間を延長すると同時にサージ電圧を下げながら電流を
ソフトにしゃ断する安全動作領域内での信頼性の高い運
転を可能とするパワートランジスタの過電流保護回路を
提供することができる。
【図１】本発明の一実施例。
【図２】図１の動作を説明する図。
【図３】本発明の第２実施例を示す。
【図４】インバータの一般的な主回路図。
【図５】パワートランジスタの特性図。
【図６】従来装置の問題点を示す特性図。
【図７】パワートランジスタの過電流耐量を説明するた
めの図。
めの図。
【図８】従来装置の説明図。
【図９】図８の一部の詳細書。
１…直流電源、２…ブリッジ変換器、３…モータ、４…
ＩＧＢＴ、11，13…抵抗、12…トランジスタ、14，15…
直流電源、16…フォトカプラ、17…増幅器、18，21，2
2，24，27…抵抗、19，35…フォトカプラ、20，28，30
…ダイオード、23，26，32，33…トランジスタ、25…コ
ンデンサ、29，31，34，36…抵抗、37…故障検出回路、
38…信号保持回路、39…信号しゃ断回路、40…タイマ回
路、41…増幅器、42…タイムディレイ、43…保持回路、
44…漸増回路、45…リセット回路。
ＩＧＢＴ、11，13…抵抗、12…トランジスタ、14，15…
直流電源、16…フォトカプラ、17…増幅器、18，21，2
2，24，27…抵抗、19，35…フォトカプラ、20，28，30
…ダイオード、23，26，32，33…トランジスタ、25…コ
ンデンサ、29，31，34，36…抵抗、37…故障検出回路、
38…信号保持回路、39…信号しゃ断回路、40…タイマ回
路、41…増幅器、42…タイムディレイ、43…保持回路、
44…漸増回路、45…リセット回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡土 千尋 東京都府中市晴見町２丁目24番地の１ 東芝エフエーシステムエンジニアリング 株式会社内 (56)参考文献 特開 平５−227738（ＪＰ，Ａ) 特開 平６−276073（ＪＰ，Ａ)
Claims (3)
- 【請求項１】 スイッチング動作により負荷へ電流を供
給するパワートランジスタと、このパワートランジスタ
に流れる電流に応じた電圧の電流信号を得、この電流信
号が所定値を超える部分に比例したバイパス電流を前記
パワートランジスタを駆動するゲート回路からバイパス
して前記パワートランジスタの駆動信号レベルを低下さ
せ前記パワートランジスタに流れる電流を抑制する電流
制御ループを備え、前記バイパス電流が所定時間継続し
たとき閉路して自己保持すると共に前記バイパス電流を
徐々に分流する分流回路を設け、前記分流回路に流れる
電流を漸増することにより前記電流制御ループからオー
プンループに切り換えて駆動信号レベルを低下させるこ
とを特徴とするパワートランジスタの過電流保護回路。 - 【請求項２】 請求項１記載のパワートランジスタの過
電流保護回路において、前記バイパス電流が流れたと
き、前記パワートランジスタの駆動信号の状態を保持
し、前記バイパス電流が一定時間継続したとき前記駆動
信号をオフ状態にする回路を設けたことを特徴とするパ
ワートランジスタの過電流保護回路。 - 【請求項３】 請求項２記載のパワートランジスタの過
電流保護回路において、前記バイパス電流が所定時間継
続したとき閉路する自己保持回路を前記駆動信号のオフ
状態によりリセットすることを特徴とするパワートラン
ジスタの過電流保護回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08233293A JP3340786B2 (ja) | 1993-04-09 | 1993-04-09 | パワートランジスタの過電流保護回路 |
| US08/121,641 US5485341A (en) | 1992-09-21 | 1993-09-16 | Power transistor overcurrent protection circuit |
| EP93307423A EP0599455B1 (en) | 1992-09-21 | 1993-09-20 | Power transistor overcurrent protection circuit |
| KR1019930019063A KR970003185B1 (ko) | 1992-09-21 | 1993-09-20 | 파워트랜지스터용 과전류 보호회로 |
| DE69310679T DE69310679T2 (de) | 1992-09-21 | 1993-09-20 | Überstromschutzschaltung für einen Leistungstransistor |
| AU47490/93A AU663972B2 (en) | 1992-09-21 | 1993-09-21 | Power transistor overcurrent protection circuit |
| CN93119033A CN1049770C (zh) | 1992-09-21 | 1993-09-21 | 功率晶体管过电流保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08233293A JP3340786B2 (ja) | 1993-04-09 | 1993-04-09 | パワートランジスタの過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06296363A JPH06296363A (ja) | 1994-10-21 |
| JP3340786B2 true JP3340786B2 (ja) | 2002-11-05 |
Family
ID=13771612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08233293A Expired - Fee Related JP3340786B2 (ja) | 1992-09-21 | 1993-04-09 | パワートランジスタの過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3340786B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518791B2 (en) | 2000-03-21 | 2003-02-11 | Kabushiki Kaisha Toshiba | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip |
| CN105027441B (zh) | 2013-04-08 | 2018-10-23 | 富士电机株式会社 | 功率器件的驱动电路 |
| WO2019146022A1 (ja) * | 2018-01-24 | 2019-08-01 | 三菱電機株式会社 | モータ制御装置 |
-
1993
- 1993-04-09 JP JP08233293A patent/JP3340786B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06296363A (ja) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5485341A (en) | Power transistor overcurrent protection circuit | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| US11070046B2 (en) | Short-circuit protection circuit for self-arc-extinguishing type semiconductor element | |
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JP7356340B2 (ja) | ゲート駆動回路 | |
| EP0810731B1 (en) | Voltage-controlled transistor drive circuit | |
| JP3379562B2 (ja) | インバータ装置 | |
| JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JP3340786B2 (ja) | パワートランジスタの過電流保護回路 | |
| JP3240489B2 (ja) | Ｉｇｂｔの過電流保護装置及びｉｇｂｔの保護装置 | |
| JP2005328668A (ja) | 自己消弧形半導体素子の駆動回路 | |
| WO2023062745A1 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| US5859770A (en) | Output circuit for PWM inverter with no floating state | |
| JP4449190B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP3199610B2 (ja) | スナバ回路及びそれを用いた電力変換装置 | |
| JPH06105448A (ja) | 保護機能を備えたスイッチ装置 | |
| JP2002153043A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP3558324B2 (ja) | 電圧駆動型素子のゲート駆動装置 | |
| JP2000014127A (ja) | 電圧駆動型半導体素子のゲート駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |