JP7288055B2 - 少なくとも２つのビアと接続されたコンデンサを備える多層フィルタ - Google Patents

Description

関連出願の相互参照
本出願は、参照によりその全体が本明細書に援用される、２０１８年１２月２０日の出願日を有する米国仮特許出願第６２／７８２，４８８号の出願日の利益を主張する。

電気フィルタは、多くの機能を実行し、多岐にわたる電気デバイスにおいて用いられる。多層フィルタは、場合によっては、非常に低い容量値を提供するように設計された１つまたは複数のコンデンサを備える。例えば、そのようなコンデンサは、高周波数無線信号通信等の高周波数信号のフィルタリングに有用とすることができる。無線接続性のためのデータ送信速度の増大に対する需要により、５Ｇスペクトル周波数を含む高周波数で動作するように構成されたものを含む高周波数コンポーネントに対する需要が駆り立てられた。

低容量値を得ることは、より小さな容量性エリアを有するコンデンサを必要とする。加えて、コンデンサは、特に、高周波数において、多層フィルタの性能に負の影響を及ぼす可能性がある寄生インダクタンスを呈する場合がある。したがって、小さな容量性エリアおよび／または低インダクタンスを有するコンデンサを備える多層フィルタが当該技術分野において求められている。

本開示の１つの実施形態によれば、多層フィルタが、第１の方向および第２の方向の各々に垂直なＺ方向において積層された複数の誘電体層を含むことができる。第１の方向は第２の方向に垂直である。第１の導電層は、複数の誘電体層のうちの１つの上に重なることができ、第２の導電層は、複数の誘電体層のうちの別のものの上に重なり、Ｚ方向において第１の導電層から離間させることができる。第１のビアは、第１のロケーションにおいて第２の導電層と接続することができる。第２のビアは、第１の方向において第１のロケーションから離間された第２のロケーションにおいて第２の導電層と接続することができる。第１の導電層は、重複エリアにおいて、第１の方向および第２の方向の各々において第２の導電層の上に重なり、コンデンサを形成することができる。重複エリアの少なくとも一部分は、第１の方向において、第１のロケーションと第２のロケーションとの間に位置することができる。第２の導電層には、第１の方向および第２の方向の各々において重複エリアに交差するビア接続部（ｖｉａ ｃｏｎｎｅｃｔｉｏｎ）をなくすことができる。

本開示の別の実施形態によれば、多層フィルタを形成する方法が、複数の誘電体層を設けることと、複数の誘電体層のうちの１つの上に重なる第１の導電層を形成することと、複数の誘電体層のうちの別のものの上に重なり、Ｚ方向において第１の導電層から離間された、第２の導電層を形成することとを含むことができる。方法は、第１のロケーションにおいて第２の導電層と接続された第１のビアと、第１の方向において第１のロケーションから離間された第２のロケーションにおいて第２の導電層と接続された第２のビアとを形成することを含むことができる。方法は、第１の導電層が、重複エリアにおいて、第１の方向および第２の方向の各々において第２の導電層の上に重なり、コンデンサを形成するように、複数の誘電体層を積層することを含むことができる。重複エリアの少なくとも一部分は、第１の方向において、第１のロケーションと第２のロケーションとの間に位置することができる。第２の導電層には、第１の方向および第２の方向の各々において重複エリアに交差するビア接続部をなくすことができる。

当業者に対する、本開示の十分で実施可能な開示は、その最良の実施態様を含めて、添付の図面を参照しながら本明細書の残りの部分において、より詳細に記載される。

本開示の態様によるバンドパスフィルタの簡単な概略図である。 本開示の態様による別のバンドパスフィルタの簡単な概略図である。 本開示の態様による例示的なバンドパスフィルタの斜視図である。 本開示の態様による例示的なバンドパスフィルタの斜視図である。 図３Ａおよび図３Ｂのフィルタの側面図である。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａ～図９Ｄの多層フィルタの第４のコンデンサの平面図である。 図８Ａ～図９Ｄの多層フィルタの第４のコンデンサの平面図である。 図１０Ａ～図１０Ｄの多層フィルタの第４のコンデンサの平面図である。 図１０Ａ～図１０Ｄの多層フィルタの第４のコンデンサの平面図である。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 図６Ａおよび図６Ｂのフィルタの側面図である。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 図８Ａのフィルタの側面図である。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 図１０Ａのフィルタの側面図である。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 本開示の態様による、構築されたフィルタの測定された挿入損失（ｉｎｓｅｒｔｉｏｎ ｌｏｓｓ）およびリターン損失（ｒｅｔｕｒｎ ｌｏｓｓ）の値を含む試験データのプロットである。 本開示の態様による、構築されたフィルタの測定された挿入損失およびリターン損失の値を含む試験データのプロットである。 本開示の態様による、構築されたフィルタの測定された挿入損失およびリターン損失の値を含む試験データのプロットである。 本開示の態様による、フィルタのコンピュータ分析からの挿入損失およびリターン損失の値を含むシミュレーションデータのプロットである。 本開示の態様による、フィルタのコンピュータ分析からの挿入損失およびリターン損失の値を含むシミュレーションデータのプロットである。 本開示の態様による、フィルタのコンピュータ分析からの挿入損失およびリターン損失の値を含むシミュレーションデータのプロットである。 本開示の態様による、フィルタを含む試験アセンブリの斜視図である。

本明細書および図面における参照符号の繰り返しの使用は、本開示の同じまたは類似の特徴または要素を表すことが意図される。
本考察は例示的な実施形態の説明にすぎず、本開示のより広い態様を限定することは意図されていないことが当業者には理解されるべきであり、このより広い態様は例示的な構造において具体化される。

概して言えば、本開示は、コンデンサのインダクタンスを最小限にし、かつ／または、コンデンサが非常に小さな容量性エリアを有することを可能にするように配列されたビアの対と接続されたコンデンサを備える多層フィルタを対象とする。多層フィルタは、Ｚ方向において積層された複数の誘電体層を含むことができる。第１の導電層は、複数の誘電体層のうちの１つの上に重なることができ、第２の導電層は、複数の誘電体層のうちの別のものの上に重なり、Ｚ方向において第１の導電層から離間させることができる。Ｚ方向は、第１の方向（例えば、Ｘ方向）および第２の方向（例えば、Ｙ方向）の各々に垂直である。

第１のビアは、第１のロケーションにおいて第２の導電層と接続することができる。第２ビアは、第１の方向（例えばＸ方向）において第１のロケーションから離間された第２のロケーションにおいて第２の導電層と接続することができる。

第２の導電層は、重複エリアにおいて、第１の方向（例えばＸ方向）および第２の方向（例えばＹ方向）の各々において第１の導電層の上に重なり、コンデンサを形成することができる。重複エリアの少なくとも一部分は、第１の方向（例えば、Ｘ方向）において、第１のロケーションと第２のロケーションとの間に位置することができる。

ビアの対の配置により、第２の導電層にわたる電圧を低減させることができ、この結果、低インダクタンスを呈するコンデンサをもたらすことができる。いくつかの実施形態では、第２の導電層には、容量性エリア内のビアをなくすことができる。これにより、重複エリアの近くでのメタライゼーションを低減し、かつ／または容量性エリアがそうでない場合に可能であるよりも小さくなる（例えば、ビアの幅よりも小さくなる）ことを可能にすることによって、コンデンサの容量を低減することができる。

多層フィルタは１つまたは複数の誘電材料を含むことができる。いくつかの実施形態では、１つまたは複数の誘電材料は低い誘電率を有することができる。誘電率は、約１００未満、いくつかの実施形態では約７５未満、いくつかの実施形態では約５０未満、いくつかの実施形態では約２５未満、いくつかの実施形態では約１５未満、およびいくつかの実施形態では約５未満とすることができる。例えば、いくつかの実施形態では、誘電率は、約１．５～１００、いくつかの実施形態では約１．５～約７５、およびいくつかの実施形態では約２～約８の範囲をとることができる。誘電率は、２５℃の動作温度および１ＭＨｚの周波数においてＩＰＣ ＴＭ－６５０ ２．５．５．３に従って決定することができる。誘電正接は、約０．００１～約０．０４、いくつかの実施形態では約０．００１５～約０．００２５の範囲をとることができる。

いくつかの実施形態では、１つまたは複数の誘電材料は、有機誘電材料を含むことができる。例示的な有機誘電体は、ＰｏｌｙｃｌａｄのＬＤ６２１およびＰａｒｋ／Ｎｅｌｃｏ ＣｏｒｐｏｒａｔｉｏｎのＮ６０００シリーズ等のポリフェニルエーテル（ＰＰＥ）をベースとする材料、Ｒｏｇｅｒｓ ＣｏｒｐｏｒａｔｉｏｎまたはＷ．Ｌ．Ｇｏｒｅ＆Ａｓｓｏｃｉａｔｅｓ，Ｉｎｃ．の液晶ポリマー（ＬＣＰ）等のＬＣＰ、Ｒｏｇｅｒｓ Ｃｏｒｐｏｒａｔｉｏｎの４００シリーズ等の炭化水素複合体、ならびにＰａｒｋ／Ｎｅｌｃｏ Ｃｏｒｐ．のＮ４０００シリーズ等のエポキシ系積層体を含む。例えば、例は、エポキシ系Ｎ４０００－１３、ＬＣＰに積層された臭素を用いない材料、高Ｋ材料を有する有機層、未充填高Ｋ有機層、Ｒｏｇｅｒｓ４３５０、Ｒｏｇｅｒｓ４００３材料、ならびに、ポリフェニレンスルフィド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンスルフィド樹脂、ポリエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、およびグラフト樹脂等の他の熱可塑性材料、または類似の低誘電率で低損失の有機材料を含む。

いくつかの実施形態では、誘電材料は、セラミック充填エポキシとすることができる。例えば、誘電材料は、ポリマー（例えば、エポキシ）等の有機化合物を含むことができ、チタン酸バリウム、チタン酸カルシウム、酸化亜鉛、低火度ガラス付きのアルミナ、または他の適当なセラミックもしくはガラス接着材料等のセラミック誘電材料の粒子を含有することができる。

しかしながら、Ｎ６０００、エポキシ系Ｎ４０００－１３、ＬＣＰに積層された臭素を用いない材料、高Ｋ材料を有する有機層、未充填高Ｋ有機層、（Ｒｏｇｅｒｓ Ｃｏｒｐｏｒａｔｉｏｎの）Ｒｏｇｅｒｓ４３５０、Ｒｏｇｅｒｓ４００３材料、ならびに、炭化水素、テフロン、ＦＲ４、エポキシ、ポリアミド、ポリイミド、およびアクリレート、ポリフェニレンスルフィド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンスルフィド樹脂、ポリエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、ＢＴ樹脂化合物（例えば、Ｓｐｅｅｄｂｏａｒｄ Ｃ）、熱硬化性樹脂（例えば、Ｈｉｔａｃｈｉ ＭＣＬ－ＬＸ－６７Ｆ）、およびグラフト樹脂等の他の熱可撓性材料、または類似の低誘電率で低損失の有機材料を含む他の材料が利用されてもよい。

加えて、いくつかの実施形態では、限定ではないが、チタン酸バリウム、チタン酸カルシウム、酸化亜鉛、低火度ガラス付きのアルミナ等の、セラミック、半導体もしくは絶縁材料、または他の適切なセラミックまたはガラス接着材料を含む非有機誘電材料を用いることができる。代替的に、誘電材料は、回路基板材料して一般的なエポキシ（セラミック混合有りまたはなし、グラスファイバー有りまたはなし）等の有機化合物、または誘電体として普及している他のプラスチック等の有機化合物であってもよい。これらの場合、導体は、通例、パターンを提供するように化学的にエッチングされた銅箔である。また更なる実施形態において、誘電材料は、ＮＰＯ（ＣＯＧ）、Ｘ７Ｒ、Ｘ５Ｒ Ｘ７Ｓ、Ｚ５Ｕ、Ｙ５Ｖおよびチタン酸ストロンチウムのうちの１つ等の比較的高誘電率（Ｋ）を有する材料を含むことができる。そのような例において、誘電材料は、１００を超える、例えば、約１００～約４０００の範囲内の、いくつかの実施形態では、約１０００～約３０００の範囲内の誘電率を有することができる。

いくつかの実施形態では、多層フィルタは、入力および出力を有する信号経路を含むことができる。信号経路は、誘電体層のうちの１つまたは複数の上に重なる１つまたは複数の導電層を含むことができる。導電層は、多岐にわたる導電材料を含むことができる。例えば、導電層は、銅、ニッケル、金、銀、または他の金属もしくは合金を含むことができる。導電層は、それぞれの誘電体層の上に直接形成することができる。代替的に、１つまたは複数の中間層またはコーティングは、導電層とそれぞれの誘電体層との間に配置することができる。本明細書において用いられるとき、「上に形成される」とは、誘電体層上に直接形成された導電層、または間に中間層もしくはコーティングを有して誘電体層の上に重なる導電層を指すことができる。

導電層は、多岐にわたる適切な技法を用いて形成することができる。サブトラクティブ、セミアディティブ、またはフルアディティブプロセスを、導電性材料のパネルまたはパターン電気めっきと共に用い、その後プリントおよびエッチングステップを行って、パターニングされた導電層を定義することができる。フォトリソグラフィ、めっき（例えば、電解めっき）、スパッタリング、真空蒸着、プリント、または他の技法を用いて、導電層を形成することができる。例えば、導電性材料の薄い層（例えば、箔）を、誘電体層の表面に接着（例えば、積層）することができる。導電性材料の薄い層を、マスクおよびフォトリソグラフィを用いて選択的にエッチングして、誘電材料の表面上の導電性材料の所望のパターンを生成することができる。

有限分解または特徴サイズは、用いられる特定のプロセスにかかわらず達成可能である。「最小線幅」は、用いられる１つまたは複数のプロセスの最小の正確に製造可能な特徴サイズとして定義することができる。いくつかの実施形態では、最小線幅は、約１００マイクロメートル（１００ミクロン）以下、いくつかの実施形態では約７５マイクロメートル（７５ミクロン）以下、およびいくつかの実施形態では約５０マイクロメートル（５０ミクロン）以下とすることができる。「最小面積ユニット」は、最小線幅の二乗として定義することができる。最小面積ユニットは、約０．０１ｍｍ^２以下、いくつかの実施形態では約０．００５２ｍｍ^２以下、およびいくつかの実施形態では約０．００２６ｍｍ^２以下とすることができる。

いくつかの実施形態では、多層フィルタは、誘電体層のうちの１つまたは複数に形成される１つまたは複数のビアを含むことができる。例えば、ビアは、１つの誘電体層上の導電層を、別の誘電体層上の導電層に電気的に接続することができる。ビアは、銅、ニッケル、金、銀、または他の金属もしくは合金等の多岐にわたる導電性材料を含むことができる。ビアは、貫通孔をドリル加工（例えば、機械的ドリル加工、レーザードリル加工）し、例えば、無電気めっきまたは銅シードを用いて貫通孔に導電性材料をめっきすることによって形成することができる。ビアを導電性材料で充填し、導電性材料の堅柱（ｓｏｌｉｄ ｃｏｌｕｍｎ）が形成されるようにすることができる。代替的に、貫通孔の内面は、ビアが中空となるようにめっきすることができる。ビアは、Ｚ方向において、約１８０マイクロメートル（１８０ミクロン）未満、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、およびいくつかの実施形態では約８０マイクロメートル（８０ミクロン）未満の長さを有することができる。

いくつかの実施形態では、誘電体層のうちの少なくともいくつかは、約１８０マイクロメートル（１８０ミクロン）未満、いくつかの実施形態では約１２０マイクロメートル（１２０ミクロン）未満、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、いくつかの実施形態では約８０マイクロメートル（８０ミクロン）未満、いくつかの実施形態では６０マイクロメートル（６０ミクロン）未満、いくつかの実施形態では約５０マイクロメートル（５０ミクロン）、いくつかの実施形態では約４０マイクロメートル（４０ミクロン）未満、いくつかの実施形態では約３０マイクロメートル（３０ミクロン）未満、およびいくつかの実施形態では約２０マイクロメートル（２０ミクロン）未満の厚みを有することができる。

いくつかの実施形態では、多層フィルタは、高周波数における動作のために構成することができる。多層フィルタは、６ＧＨｚよりも高い特性周波数（例えば、ローパス周波数、ハイパス周波数、バンドパス周波数の上限、またはバンドパス周波数の下限）を有することができる。いくつかの実施形態では、フィルタは、約６ＧＨｚよりも高い、いくつかの実施形態では約１０ＧＨｚよりも高い、いくつかの実施形態では約１５ＧＨｚよりも高い、いくつかの実施形態では約２０ＧＨｚよりも高い、いくつかの実施形態では約２５ＧＨｚよりも高い、いくつかの実施形態では約３０ＧＨｚよりも高い、いくつかの実施形態では約３５ＧＨｚよりも高い、いくつかの実施形態では約４０ＧＨｚよりも高い、いくつかの実施形態では約４５ＧＨｚよりも高い、いくつかの実施形態では約５０ＧＨｚよりも高い、いくつかの実施形態では約６０ＧＨｚよりも高い、いくつかの実施形態では約７０ＧＨｚよりも高い、およびいくつかの実施形態では約８０ＧＨｚよりも高い特性周波数を有することができる。

多層フィルタは、多層フィルタのパスバンド周波数範囲内の周波数についての低い挿入損失等の優れた性能特性を呈することができる。例えば、パスバンド周波数範囲内の周波数についての平均挿入損失は、－１５ｄＢよりも大きく、いくつかの実施形態では－１０ｄＢよりも大きく、いくつかの実施形態では－５ｄＢよりも大きく、いくつかの実施形態では－２．５ｄＢ以上よりも大きくすることができる。

加えて、多層フィルタは、パスバンド周波数範囲外の優れた周波数拒絶を呈することができる。いくつかの実施形態では、パスバンド周波数範囲外の周波数についての挿入損失は、約－１５ｄＢ未満、いくつかの実施形態では約－２５ｄＢ未満、いくつかの実施形態では約－３５ｄＢ未満、およびいくつかの実施形態では約－４０ｄＢ未満とすることができる。

加えて、多層フィルタは、パスバンド周波数範囲からパスバンド外の周波数への急なロールオフを呈することができる。例えば、パスバンド周波数範囲のすぐ外側の周波数について、挿入損失は、約０．１ｄＢ／ＭＨｚ、いくつかの実施形態では、約０．２ｄＢ／ＭＨｚよりも高い、いくつかの実施形態では約０．３ｄＢ／ＭＨｚも高い、およびいくつかの実施形態では約０．４ｄＢ／ＭＨｚよりも高い比率で減少することができる。

多層フィルタは、広範にわたる温度にわたって一定した性能特性（例えば、挿入損失、リターン損失等）を呈することもできる。いくつかの実施形態では、多層フィルタの挿入損失は、大きな温度範囲にわたって５ｄＢ以下未満で変動することができる。例えば、多層フィルタは、約２５℃で、第１の周波数において第１の挿入損失を呈することができる。多層フィルタは、第２の温度で、概ね第１の周波数において第２の挿入損失を呈することができる。第１の温度と第２の温度との間の温度差は、約７０℃以上、いくつかの実施形態では約６０℃以上、いくつかの実施形態では約５０℃以上、いくつかの実施形態では約３０℃以上、およびいくつかの実施形態では約２０℃以上とすることができる。例として、第１の温度は２５℃とすることができ、第２の温度は８５℃とすることができる。別の例として、第１の温度は２５℃とすることができ、第２の温度は－５５℃とすることができる。第２の挿入損失と第１の挿入損失との差は、約５ｄＢ以下、いくつかの実施形態では約２ｄＢ以下、いくつかの実施形態では約１ｄＢ以下、いくつかの実施形態では、約０．７５ｄＢ以下、いくつかの実施形態では約０．５ｄＢ以下、およびいくつかの実施形態では、約０．２ｄＢ以下とすることができる。

いくつかの実施形態では、多層フィルタは、約０．５ｍｍ～約３０ｍｍ、いくつかの実施形態では約１ｍｍ～約１５ｍｍ、およびいくつかの実施形態では約２ｍｍ～約８ｍｍの範囲をとる全体長さを有することができる。

いくつかの実施形態では、多層フィルタは、約０．２ｍｍ～約２０ｍｍ、いくつかの実施形態では約０．５ｍｍ～約１５ｍｍ、いくつかの実施形態では約１ｍｍ～約１０ｍｍ、およびいくつかの実施形態では約２ｍｍ～約８ｍｍの範囲をとる全体幅を有することができる。

多層フィルタは、全体的に、低プロファイルまたは薄型とすることができる。例えば、いくつかの実施形態では、多層フィルタは、約１００マイクロメートル（１００ミクロン）～約２ｍｍ、いくつかの実施形態では約１５０マイクロメートル（１５０ミクロン）～約１ｍｍ、およびいくつかの実施形態では約２００マイクロメートル（２００ミクロン）～約３００マイクロメートル（３００ミクロン）の範囲をとる全体厚みを有することができる。

用いられる特定の構成にかかわらず、本発明者らは、コンデンサを形成する導電層の形状および構成に対する選択的制御を通じて、低インダクタンスおよび／または低容量コンデンサを達成することができることを発見した。より詳細には、重複エリアまたは容量性エリアは、導電層間に形成することができる。ビアの対を導電層のうちの１つと接続し、重複エリアの各側に配置することができ、これにより、導電層にわたる電圧差を低減または防止することができる。コンデンサと関連付けられた寄生インダクタンスを低減することができる。加えて、いくつかの実施形態では、重複エリアには、ビアとの接続をなくすことができ、これにより、重複エリアを非常に小さくすることを可能にすることができる。例えば、重複エリアは、ビアのうちの１つまたは複数の幅よりも小さい幅を有することができる。結果として、コンデンサは非常に低い容量を呈することができる。

コンデンサは、導電層が形成される誘電体層間の小さな相対的ずれの影響を受けにくくすることができる。したがって、コンデンサは、「自己整合」していると記述することができる。例えば、第１の導電層は、第１の方向に細長くすることができ、第２のコンデンサの縁部が第１の方向において重複エリアの境界をなすように第２の導電層の上に重なることができる。第１の導電層の縁部は、第１の方向に垂直な第２の方向において、重複エリアの境界をなすことができる。

重複エリアの少なくとも一部分は、Ｘ方向において、第１のビアの第１のロケーションと、第２のビアの第２のロケーションとの間に位置することができる。いくつかの実施形態では、重複エリアは、Ｘ方向において、完全に第１のロケーションと第２のロケーションとの間に位置することができる。

第１のロケーションおよび第２のロケーションは、第１の方向（例えば、Ｘ方向）において間隔距離だけ離間させることができる。間隔距離は、約２０マイクロメートル（２０ミクロン）～約２ｍｍ以上、いくつかの実施形態では約５０マイクロメートル（５０ミクロン）～約１ｍｍ、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）～８００マイクロメートル（８００ミクロン）、いくつかの実施形態では約２００マイクロメートル（２００ミクロン）～約６００マイクロメートル（６００ミクロン）の範囲をとることができ、例えば約４００マイクロメートル（４００ミクロン）とすることができる。

第１のロケーションおよび第２のロケーションは、第２の方向（例えばＹ方向）において概ね位置合わせすることができる。例えば、第１のビアの第１のロケーションは、第２の方向（例えばＹ方向）において、約２００マイクロメートル（２００ミクロン）未満、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、いくつかの実施形態では約５０マイクロメートル（５０ミクロン）未満、いくつかの実施形態では約２０マイクロメートル（２０ミクロン）未満、およびいくつかの実施形態では約５マイクロメートル（５ミクロン）で第２のビアの第２のロケーションと位置合わせすることができる。

第１の導電層は、第１の方向（例えばＸ方向）において重複エリアにおける幅を有することができる。いくつかの実施形態では、第１の導電層の幅は間隔距離以下とすることができる。第１の方向（例えばＸ方向）における第１の導電層の幅は、約２５マイクロメートル（２５ミクロン）～約１ｍｍ、いくつかの実施形態では約５０マイクロメートル（５０ミクロン）～約８００マイクロメートル（８００ミクロン）、いくつかの実施形態では約７５マイクロメートル（７５ミクロン）～約６００マイクロメートル（６００ミクロン）、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）～約３００マイクロメートル（３００ミクロン）の範囲をとることができ、例えば約２００マイクロメートル（２００ミクロン）とすることができる。

第２の導電層には、Ｘ－Ｙ平面において重複エリアに交差するビア接続部をなくすことができる。いくつかの実施形態では、第１の導電層および第２の導電層の各々には、Ｘ方向およびＹ方向と平行なＸ－Ｙ平面において重複エリアに交差するビア接続部をなくすことができる。

第２の導電層は、第１の端部と第２の端部との間で第１の方向（例えばＸ方向）に細長くすることができる。第１のロケーションは、第１の端部内に配置することができ、第２のロケーションは、第２の端部内に配置することができる。いくつかの実施形態では、第２の導電層は、第１の端部と第２の端部との間に接続された中央部分を有することができる。中央部分は、第２の方向（例えば、Ｙ方向）に幅を有することができる。中央部分の幅は、約１０マイクロメートル（１０ミクロン）～約１ｍｍ、いくつかの実施形態では約２０マイクロメートル（２０ミクロン）～約８００マイクロメートル（８００ミクロン）、いくつかの実施形態では約３０マイクロメートル（３０ミクロン）～約４００マイクロメートル（４００ミクロン）、いくつかの実施形態では約４０マイクロメートル（４０ミクロン）～約２００マイクロメートル（２００ミクロン）の範囲をとることができ、例えば約５０マイクロメートル（５０ミクロン）とすることができる。いくつかの実施形態では、中央部分は、単一の「最小線幅」に等しい幅を有することができる。上述したように、最小線幅は、導電層を形成するために用いられる１つまたは複数のプロセスの最小の正確に製造可能な特徴サイズとすることができる。

第１の端部または第２の端部のうちの少なくとも一方は、Ｙ方向において、中央部分の幅よりも大きい幅を有することができる。これは、ビアと端部との接続を容易にすることができる。そのような構成は、重複エリアが、Ｙ方向において、一方または双方のビアの幅未満の幅を有することを可能にすることができる。

ビアは、Ｘ－Ｙ平面において、約２０マイクロメートル（２０ミクロン）～約５００マイクロメートル（５００ミクロン）、いくつかの実施形態では約３０マイクロメートル（３０ミクロン）～約３００マイクロメートル（３００ミクロン）、いくつかの実施形態では５０マイクロメートル（５０ミクロン）～約１５０マイクロメートル（１５０ミクロン）の範囲をとる幅を有することができる。ビアは、Ｚ方向において、約１８０マイクロメートル（１８０ミクロン）未満、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、およびいくつかの実施形態では約８０マイクロメートル（８０ミクロン）未満の長さを有することができる。

コンデンサは、コンデンサの電極間の小さな重複エリア（例えば容量性エリア）を有することができる。例えば、いくつかの実施形態では、コンデンサの容量性エリアは、約０．５平方ミリメートル（ｍｍ^２）未満、いくつかの実施形態では約０．３ｍｍ^２未満、いくつかの実施形態では約０．２ｍｍ^２未満、いくつかの実施形態では約０．１ｍｍ^２未満、いくつかの実施形態では約０．０７ｍｍ^２未満、いくつかの実施形態では約０．０５ｍｍ^２未満、いくつかの実施形態では約０．０３ｍｍ^２未満、いくつかの実施形態では約０．０２ｍｍ^２未満、およびいくつかの実施形態では約０．０１５ｍｍ^２未満とすることができる。いくつかの実施形態では、容量性エリアは、約３５最小面積ユニット未満、いくつかの実施形態では約２０最小面積ユニット未満、いくつかの実施形態では約８最小面積ユニット未満、いくつかの実施形態では約５最小面積ユニット未満、いくつかの実施形態では約４最小面積ユニット未満、およびいくつかの実施形態では約２最小面積ユニット以下とすることができる。

重複エリアは、比較的高いアスペクト比を有することができる。例えば、いくつかの実施形態では、（例えばＸ方向における）重複エリアの長さと、（例えばＹ方向における）重複エリアの幅の比は、約１．５よりも大きく、いくつかの実施形態では約２よりも大きく、いくつかの実施形態では約３よりも大きく、例えば約４とすることができる。

重複エリアは、第１の方向（例えばＸ方向）において、第１のビアの第１のロケーションおよび／または第２のビアの第２のロケーションから離間させることができる。例えば、重複エリアは、第１の方向（例えばＸ方向）において第１の距離だけ第１のロケーションから離間させ、第１の方向（例えばＸ方向）において第２の距離だけ第２のロケーションから離間させることができる。第１の距離および第２の距離のうちの一方または双方は、約１０マイクロメートル（１０ミクロン）よりも大きく、いくつかの実施形態では約２０マイクロメートル（２０ミクロン）よりも大きく、いくつかの実施形態では約３０マイクロメートル（３０ミクロン）よりも大きく、いくつかの実施形態では約４０マイクロメートル（４０ミクロン）よりも大きく、いくつかの実施形態では約５０マイクロメートル（５０ミクロン）よりも大きく、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）よりも大きく、いくつかの実施形態では約２００マイクロメートル（２００ミクロン）よりも大きく、いくつかの実施形態では約４００マイクロメートル（４００ミクロン）よりも大きくすることができる。

第１の導電層および第２の導電層は、Ｚ方向において、約５００マイクロメートル（５００ミクロン）未満、いくつかの実施形態では約４００マイクロメートル（４００ミクロン）未満、いくつかの実施形態では約３００マイクロメートル（３００ミクロン）未満、いくつかの実施形態では約２００マイクロメートル（２００ミクロン）未満、およびいくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、いくつかの実施形態では約５０マイクロメートル（５０ミクロン）未満、いくつかの実施形態では約４０マイクロメートル（４０ミクロン）未満（例えば約２０マイクロメートル（２０ミクロン））だけ離間させることができる。

フィルタは、コンデンサの電極間で第１の誘電材料の第１の層を含むことができる。第１の誘電材料は、フィルタの別の層の第２の誘電材料と別個にすることができる。例えば、電極間の第１の誘電材料は、セラミック充填エポキシを含むことができる。第１の誘電材料は、約５～約９、いくつかの実施形態では約６～約８の範囲をとる誘電率を有することができる。第２の誘電材料は、例えば、上記で説明したように有機誘電材料を含むことができる。第２の誘電材料は、約１～約５、いくつかの実施形態では約２～約４の範囲をとる誘電率を有することができる。
Ｉ．多層フィルタ
図１は、本開示の態様による高周波数多層フィルタ１００の簡略化された概略図である。フィルタ１００は、１つまたは複数のインダクタ１０２、１０４、１０６と、１つまたは複数のコンデンサ１０８、１１０、１１２とを備えることができる。入力電圧（図１においてＶ_ｉによって表される）を、フィルタ１００に入力することができ、出力電圧（図１においてＶ_ｏによって表される）をフィルタ１００によって出力することができる。バンドパスフィルタ１００は、パスバンド周波数範囲内の周波数が実質的に影響を受けずにフィルタ１００を透過することを可能にしながら、低周波数および高周波数を大幅に低減することができる。上記で説明した簡単なフィルタ１００は、バンドパスフィルタの簡単な例にすぎず、本開示の態様を、より複雑なバンドパスフィルタに適用することができることを理解されたい。加えて、本開示の態様は、例えば、ローパスフィルタまたはハイパスフィルタを含む他のタイプのフィルタに適用されてもよい。

図２は、本開示の態様によるバンドパスフィルタ２００の例示的な実施形態の概略図である。フィルタ２００の入力２０２と出力２０４との間に信号経路２０１を定義することができる。フィルタ２００の入力２０２とグラウンド２０６との間で入力電圧（図１においてＶ_ｉによって表される）をフィルタ２００に入力することができる。出力２０４とグラウンド２０６との間で出力電圧（図１においてＶ_ｏによって表される）をフィルタ２００によって出力することができる。

フィルタ２００は、互いに並列に電気的に接続された第１のインダクタ２０８および第１のコンデンサ２１０を備えることができる。第１のインダクタ２０８および第１のコンデンサ２１０は、信号経路２０１とグラウンド２０６との間に電気的に接続することができる。フィルタ２００は、互いに並列に電気的に接続された第２のインダクタ２１２および第２のコンデンサ２１４を備えることができる。第２のインダクタ２１２および第２のコンデンサ２１４は、信号経路２０１と直列に接続することができる（例えば、信号経路２０１の一部分を形成することができる）。フィルタ２００は、互いに並列に電気的に接続された第３のインダクタ２１０および第３のコンデンサ２１４を備えることができる。第３のインダクタ２１０および第３のコンデンサ２１４は、信号経路２０１とグラウンド２０６との間に電気的に接続することができる。第３のインダクタ２１０および第３のコンデンサ２１４は、信号経路２０１と直列に接続することができる（例えば、信号経路２０１の一部分を形成することができる）。フィルタ２００は、互いに並列に電気的に接続された第４のインダクタ２２０および第４のコンデンサ２２２を備えることができる。第４のインダクタ２２０および第４のコンデンサ２２２は、信号経路２０１とグラウンド２０６との間に電気的に接続することができる。

インダクタ２０８、２１２、２１６、２２０のインダクタンス値、およびコンデンサ２１０、２１４、２１８、２２２の容量値を選択して、バンドパスフィルタ２００の所望のバンドパス周波数範囲を生成することができる。バンドパスフィルタ２００は、パスバンド周波数範囲内の周波数が実質的に影響を受けずにフィルタ２００を透過することを可能にしながら、パスバンド周波数範囲外の周波数を大幅に低減することができる。

図３Ａおよび図３Ｂは、本開示の態様による例示的なバンドパスフィルタ３００の斜視図である。図３Ｃは、図３Ａおよび図３Ｂのフィルタ３００の側面図である。図３Ａ～図３Ｃを参照すると、バンドパスフィルタ３００は、複数の誘電体層（明確にするために透明）を備えることができる。図３Ｃを参照すると、第１の誘電体層３０４、第２の誘電体層３０６、および第３の誘電体層３０８を積層して、一体構造を形成することができる。フィルタ３００は、プリント回路基板等の実装表面（ｍｏｕｔｉｎｇ ｓｕｒｆａｃｅ）３０２に実装することができる。導電層３０３、３０５、３０７、３０９は、誘電体層３０４、３０６、３０８上に形成することができる。導電層３０３は、第１の誘電体層３０４の底面に形成することができる。導電層３０５、３０７は、第２の誘電体層３０６のそれぞれ上面および底面に形成することができる。グラウンドは、フィルタ３００の底面（導電層３０３の底面）に沿って露出および／または終端するグラウンドプレーン３１２を含むことができる。実装表面は、グラウンドプレーン３１２と接続するための１つまたは複数の端子３１０を含むことができる。

図４Ａ～図４Ｅは、フィルタ３００の一連の連続平面図であり、各連続図において更なる層が示される。より詳細には、図４Ａは、実装表面３０２および第１の導電層３０３を示す。図４Ｂは、第１の誘電体層３０４の底面に形成されたグラウンドプレーン３１２を示す。図４Ｃは、第１の誘電体層３０４の上面に形成された導電層３０５を更に示す。図４Ｄは、第２の誘電体層３０６上に形成された導電層３０７を更に示す。図４Ｅは、第３の層３０８上に形成された導電層３０９を示す。誘電体層３０４、３０６、３０８は、様々なパターニングされた導電層３０３、３０５、３０７、３０９の相対的再配置を示すために透明である。

バンドパスフィルタ３００は、入力３１８および出力３２０を有する信号経路３１６を備えることができる。信号経路３１６は、入力３１８および出力３２０を電気的に接続することができる。より詳細には、信号経路３１６は、複数の誘電体層、ならびに／または複数の誘電体層３０４、３０６、３０８内およびこれらの誘電体層上に形成され、入力３１８と出力３２０との間に電気的に接続されたビアを備えることができる。信号経路３１６は、入力３１８を、第１の層３０４と第２の層３０６との間に配設された中間導電層３２４と電気的に接続する１つまたは複数のビア３２２を備えることができる。信号経路３１６は、中間層３２４を第２の誘電体層３０６上に形成された導電層３２８と電気的に接続する１つまたは複数のビア３２６を備えることができる。

第２の層３６０の上面に形成された信号経路３１６の一部分３３６と、誘電材料の第２の層３０６の下面に形成された導電層３３０との間に第１のコンデンサを形成することができる。第２の層３０６は、他の層３０４、３０８のうちの１つまたは複数と異なる誘電率を有することができる。例えば、第２の層３０６の誘電材料は、２５℃の動作温度および１ＭＨｚの周波数において、ＩＰＣ ＴＭ－６５０ ２．５．５．３に従って約５～約８の範囲をとる誘電率を有することができる。他の層３０４、４０８のうちの１つまたは複数は、２５℃の動作温度および１ＭＨｚの周波数において、ＩＰＣ ＴＭ－６５０ ２．５．５．３に従って約１～約４の範囲をとる誘電率を有することができる。

導電層３３０は、グラウンドプレーン３１２と電気的に接続することができる。フィルタ３００の第１のコンデンサは、図２の回路図２００の第１のコンデンサ２１０と対応することができる。導電層３３０は、信号経路３１６の一部分３３６と容量結合することができる。導電層３３０は、Ｚ方向における信号経路３１６の一部分３３６から離間させることができる。導電層３３０は、１つまたは複数のビア３３４によってグラウンドプレーン３１２と電気的に接続することができる。

第１のコンデンサは、第１のコンデンサの電極の相対的ずれに対し影響を受けにくくすることができる。これは「自己整合」として説明することができる。図４Ｄに最も良好に見られるように、信号経路３１６の一部分３３６は、通常、第１のコンデンサの導電層３３０よりも（例えば、Ｘ方向およびＹ方向において）寸法を小さくすることができる。加えて、信号経路３１６の一部分３３６は、Ｘ－Ｙ平面において、信号経路３１６の他の要素および他の部分との接続を定義することができる。そのような接続は、Ｘ方向またはＹ方向における僅かなずれにより、第１のコンデンサの容量性エリアが変化しないようにサイズ設定することができる。より詳細には、導電層３３０と信号経路３１６の一部分３３６との間の（例えば、Ｘ－Ｙ平面における）有効重複エリアのサイズは、第２および第３の層３０４、３０６のＸ方向またはＹ方向における僅かなずれの影響を受けにくくすることができる。

例えば、信号経路３１６の一部分３３６は、一部分３３６の反対側のコネクタ部分３３８の（例えばＹ方向における）幅と等しい（例えばＹ方向における）幅を有する（例えばＸ方向に延びる）タブ３３７を含むことができる。同様に、等しい幅を有することができる接続部３４０が、（例えばＹ方向における）一部分３３６の反対側から延びることができる。結果として、Ｙ方向における相対的ずれにより、導電層３３０と信号経路３１６の一部分３３６との間の重複エリアを変化させないことができる。

フィルタ３００は、信号経路３１６およびグラウンドプレーン３１２と電気的に接続された第１のインダクタ３４２を含むことができる。フィルタ３００の第１のインダクタ３４２は、図２の回路図２００の第１のインダクタ２０８と対応することができる。第１のインダクタ３４２は、コネクタ部分３３８によって、第１のコンデンサを形成する信号経路３１６の一部分３３６と接続することができる。第１のインダクタ３４２は、１つまたは複数のビア３４４（図３Ｂに最も良好に見られる）によってグラウンドプレーン３１２と電気的に接続することができる。

フィルタ３００の信号経路３１６は第２のインダクタ３４６を含むことができ、第２のインダクタ３４６は、図２の回路図２００の第２のインダクタ２１２と対応することができる。第２のインダクタ３４６は、第３の層３０８（図３Ｃに最も良好に見られる）上に形成することができる。第２のインダクタ３４６は、第１のロケーション３４９および第２のロケーション３５１の各々において、信号経路３１６と電気的に接続することができる。換言すれば、第２のインダクタ３４６は、入力３１８と出力３２０との間で信号経路３１６の一部分を形成することができる。

１つまたは複数のビア３４８は、第１のロケーション３４９において第２のインダクタ３４６を第２の層３０６（図３Ｂ、図４Ｄおよび図４Ｅに最も良好に見られる）の信号経路３１６の一部分３５４と接続することができる。１つまたは複数のビア３４８が、第２のロケーション３５１において第１の誘導性素子３４６を第２の層３０６の上面の信号経路３１６の一部分３６９の各々、および第２の層３０６の底面の導電層３５２（以下で説明する、信号経路３１６の一部分３５４と共に第２のコンデンサを形成する）と接続することができる。図３Ａおよび図４Ｅにおいて最も良好に見られるように、インダクタ３４６は４つの角部を有することができる。したがって、第１のインダクタ３４６は、半円を超える「ループ」を形成することができる。

第２のコンデンサは、導電層３５２と、信号経路３１６の一部分３５４との間に形成することができる。第２のコンデンサは、図２の回路図２００の第２のコンデンサ２１４と対応することができる。第２のコンデンサは自己整合コンデンサとすることができる。

フィルタ３００の第３のインダクタ３５６は、図２の回路図２００の第３のインダクタ２１６と対応することができる。第３のインダクタ３５６は、第１のロケーション３５７における１つまたは複数のビア３６０によって、第２のインダクタ３４６と接続された信号経路３１６の一部分３６９と接続することができる。第３のインダクタ３５６は、第２のロケーション３５９における１つまたは複数のビア３６０によって、出力３２０と接続された信号経路３１６の一部分３６１と接続することができる。信号経路３１６の一部分３６１は、１つまたは複数のビア３６６および／または中間層３６８によって、出力３２０と電気的に接続することができる。換言すれば、第３のインダクタ３５６は、第２のインダクタ３４６と出力３２０との間で信号経路３１６の一部分を形成することができる。

第３のコンデンサは、第３のインダクタ３５６と並列に形成することができる。第３のコンデンサは、図２の回路図２００の第３のコンデンサ２１４と対応することができる。フィルタ３００の第３のコンデンサは、信号経路３１６の一部分３６９と容量性結合された導電層３６７を含むことができる。

第４のインダクタ３７０は、ビア３７４によって、第１のロケーション３７１において信号経路３１６と、第２のロケーション３７３においてグラウンドプレーン３１２と電気的に接続することができる。ビア３７４は、中間層３７６によって接続することができる。フィルタ３００の第４のインダクタ３７０は、図２の回路図２００の第４のインダクタ２２０と対応することができる。フィルタ３００の第４のインダクタ３７０は、出力３２０と電気的に接続された信号経路３１６の一部分３６１において、信号経路３１６と接続することができる。第４のインダクタ３７０は、３つの角部３７２を有することができ、概ね四分円のループを形成することができる。

第４のコンデンサは、出力３２０と接続された信号経路３１６の一部分３６１と容量性結合された導電層３８０を含むことができる。第４のコンデンサの導電層３８０は、ビア３８２によって、グラウンドプレーン３１２と電気的に接続することができる。第４のコンデンサは、図２の回路図２００の第４のコンデンサ２２２と対応することができる。
ＩＩ．コンデンサ
図５Ａは、図８Ａ～図９Ｄを参照して以下で説明するフィルタ８００の第４のコンデンサ８２６の平面図である。フィルタ８００は、通常、図６Ａ～図７Ｄを参照して上記で説明したフィルタ６００と類似した形で構成することができる。第４のコンデンサ８２６は、Ｚ方向において第２の導電層５４２と離間した第１の導電層５４０を含むことができる。第１の導電層５４０は、図８Ａ～図９Ｄを参照して以下で説明するフィルタ８００の信号経路８０６の一部を形成することができる。第１の導電層５４０は、重複エリア５４３において、Ｘ－Ｙ平面において第２の導電層５４２の上に重なり、第４のコンデンサ８２６を形成することができる。第１の導電層５４０は、重複エリア５４３において第２の導電層５４２と容量結合することができる。第１の導電層５４０には、通常、第２の導電層５４２との直接的な電気接続がない。

第１のビア５４４は、第１のロケーションにおいて第２の導電層５４２と接続することができる。第２のビア５４６は、第２のロケーションにおいて第２の導電層５２２と接続することができる。第１のビア５４４の第１のロケーションは、第１の方向（例えばＸ方向）において第２のビア５４６の第２のロケーションから離間させることができる。第１のビア５４４の第１のロケーションは、第２の方向（例えばＹ方向）において第２のビア５４６の第２のロケーションと概ね位置合わせすることができる。例えば、第１のビア５４４の第１のロケーションは、第２の方向（例えばＹ方向）において約２００マイクロメートル（２００ミクロン）未満で第２のビア５４６の第２のロケーションと位置合わせすることができる。

図５Ｂは、第４のコンデンサ８２６の平面図であり、明確にするために第１の導電層５４０が省かれる。第２の導電層５４２の中間領域５４８（図５Ｂにおいてジグザグパターンを有するハッチングによって表される）を、Ｘ方向において第１のビア５４４と第２のビア５４６との間に定義することができる。図５Ａおよび図５Ｂを参照すると、重複エリア５４３の少なくとも一部分を、Ｘ方向において、第１のビア５４４の第１のロケーションと、第２のビア５４６の第２のロケーションとの間に配置することができる。換言すれば、重複エリア５４３は、中間領域５４８に交差することができる。この例において、重複エリア５４３は、完全に中間領域５４８内に位置する。

更に、重複エリア５４３は、Ｘ方向において第１の距離５４７だけ第１のロケーション５４４から離間させることができる。重複エリア５４３は、Ｘ方向において、第２の距離５４９だけ第２のロケーション５４６から離間させることができる。第１の距離５４７および第２の距離５４９のうちの一方または双方は、約１０マイクロメートル（１０ミクロン）を超えることができる。この例において、第１の距離５４７および第２の距離５４９は各々、約１００マイクロメートル（１００ミクロン）とすることができる。

第１の導電層５４０は、Ｘ方向において、完全に第１のビア５４４の第１のロケーションと第２のビア５４６の第２のロケーションとの間に配置することができる。第１の導電層５４０は、Ｘ方向において、第１のビア５４４の第１のロケーションと第２のビア５４６の第２のロケーションとの間のＸ方向における間隔距離５５２以下の幅５５０を有することができる。この実施形態において、第１の導電層５４０の幅５５０は、間隔距離５５２未満である。

第１の導電層５４０および第２の導電層５４２は、重複エリア５４３において容量結合することができ、これは非常に低い容量を達成するために非常に小さくすることができる。しかしながら、重複エリア５４３内のビアの存在により、第４のコンデンサ８２６の容量を僅かに増大させることができる。このため、いくつかの実施形態では、重複エリア５４３にはビアをなくすことができる。

より詳細には、いくつかの実施形態では、第２の導電層５４２には、Ｘ－Ｙ平面における重複エリア５４３内のビア接続部をなくすことができる。換言すれば、第２の導電層５４２は、Ｘ－Ｙ平面における重複エリア５４３に交差するロケーションにおいてビアと接続しないことが可能である。更に、いくつかの実施形態では、第１の導電層５４０および第２の導電層５４２の各々には、Ｘ－Ｙ平面において重複エリア５４３に交差するビア接続部をなくすことができる。

重複エリア５４３の片側にビア５４４、５４６を配置することにより、第１のビア５４４の第１のロケーション、および第２のビア５４６の第２のロケーションのロケーション間に発生する電圧差を防ぐことができる。例えば図８Ａ～図９Ｄを参照して説明したように、第１のビア５４４および第２のビア５５６は、共にグラウンドプレーン８０８と接続することができる。この配置により、第２の導電層５４２と関連付けられた寄生インダクタンスを低減することもできる。

第２の導電層５４２は、第１の端部５５４と第２の端部５５６との間でＸ方向に細長くすることができる。第１のビア５４４は、第１の端部５５４内とすることができる第１のロケーションにおいて第２の導電層５４２と接続することができる。第２のビア５４６は、第２の端部５５６内で第２の導電層５４２と接続することができる。例えば、第１の端部５５４は、Ｘ方向における長さ５５８、およびＹ方向における幅５６０を有することができる。第２の端部５５６は、Ｘ方向における長さ５６２、およびＹ方向における幅５６４を有することができる。端部５５４、５５６の長さ５５８、５６２は概ね等しくすることができる。

中央部分５６６は、第１の端部５５４と第２の端部５５６との間に接続することができる。中央部分５６６は、端部５５４、５５６間でＸ方向における長さ５６８を有することができる。中央部分５６６は、重複エリア５４３の境界において画定される幅５６９を有することができる。端部５５４、５５６の一方または双方の幅５６０、５６４は、中央部分５６６の幅５６９よりも大きくすることができる。例えば、端部５５４、５５６は、通常、ビア５４４、５４６と第２の導電層５４２との間の電気接続の品質を確保するために、ビア５４４、５４６よりも寸法を大きくすることができる。この構成により、中央部分５６６の幅５６９を、端部５５４、５５６の一方または双方の幅５６０、５６４よりも小さくすることを可能にすることができる。結果として、重複エリア５４３は、ビアが重複エリア５４３内の第２の導電層５４２と接続された場合に可能であるよりも小さくすることができる。

コンデンサ８２９は自己整合することができる。例えば、重複エリア５４３のサイズは、第１の導電層５４０と第２の導電層５４２との間の相対的ずれの影響を受けにくくすることができる。図５Ｂに示すように、重複エリア５４３は、中央部分５６６の幅５６９に等しいＹ方向における幅、および第１の導電層５４０の幅５５０に等しいＸ方向における長さを有することができる。

図５Ｃは、図１０Ａ～図１１Ｄを参照して下記で説明したフィルタ１０００の第４のコンデンサ１０２６の平面図である。フィルタ１０００は、通常、図６Ａ～図７Ｄを参照して上記で説明したフィルタ６００に類似した形で構成することができる。第４のコンデンサ１０２６は、第２の導電層５７２からＺ方向において離間された第１の導電層５７０を含むことができる。第１の導電層５７０は、図１０Ａ～図１１Ｄを参照して以下で説明するように、フィルタ１０００の信号経路１００６の一部を形成することができる。第１の導電層５７０は、重複エリア５７３において、Ｘ－Ｙ平面において第２の導電層５７２の上に重なり、第４のコンデンサ１０２６を形成することができる。第１の導電層５７０は、重複エリア５７３において第２の導電層５７２と容量結合することができる。第１の導電層５７０には、通常、第２の導電層５７２との直接的な電気接続がない。

第１のビア５７４は、第１のロケーションにおいて第２の導電層５７２と接続することができる。第２のビア５７６は、第２のロケーションにおいて第２の導電層５７２と接続することができる。第１のビア５７４の第１のロケーションは、第１の方向（例えばＸ方向）において第２のビア５７６の第２のロケーションから離間させることができる。第１のビア５７４の第１のロケーションは、第２の方向（例えばＹ方向）において第２のビア５７６の第２のロケーションと概ね位置合わせすることができる。例えば、第１のビア５７４の第１のロケーションは、第２の方向（例えばＹ方向）において約２００マイクロメートル（２００ミクロン）未満で第２のビア５７６の第２のロケーションと位置合わせすることができる。

図５Ｄは、第４のコンデンサ１０２６の上面図であり、明確にするために第１の導電層５７０が省かれる。Ｘ方向において第１のビア５７４と第２のビア５７６との間に第２の導電層５７２の中間領域５７８（図５Ｄにおいてジグザグパターンを有するハッチングによって表される）を定義することができる。図５Ｃおよび図５Ｄを参照すると、Ｘ方向において、第１のビア５７４の第１のロケーションと第２のビア５７６の第２のロケーションとの間に重複エリア５７３の少なくとも一部分が位置することができる。換言すれば、重複エリア５７３は、中間領域５７８に交差することができる。この例において、重複５７３は、完全に中間領域５７８内に位置する。

重複エリア５７３は、Ｘ方向において第１の距離５７５だけ第１のロケーション５７４から離間させることができる。重複エリア５７３は、Ｘ方向において第２の距離５７７だけ第２のロケーション５７６から離間させることができる。第１の距離５７５および第２の距離５７７の一方または双方は、約１０マイクロメートル（１０ミクロン）よりも大きくすることができる。この例において、第１の距離５７５および第２の距離５７７は各々、約１００マイクロメートル（１００ミクロン）とすることができる。

第１の導電層５７０は、Ｘ方向において、完全に第１のビア５７４の第１のロケーションと第２のビア５７６の第２のロケーションとの間に位置することができる。第１の導電層５７０は、Ｘ方向において、第１のビア５７４の第１のロケーションと第２のビア５７６の第２のロケーションとの間のＸ方向における間隔距離５８２未満の幅５８０を有することができる。

第１のおよび第２の導電層５７０、５７２は、重複エリア５７３において容量結合することができる。重複エリア５７３は、低容量を達成するために小さくすることができる。しかしながら、重複エリア５７３内のビアの存在により、第４のコンデンサ１０２６の容量が僅かに増大する場合がある。このため、いくつかの実施形態では、重複エリア５７３にはビアをなくすことができる。

より詳細には、いくつかの実施形態では、第２の導電層５７２には、Ｘ－Ｙ平面における重複エリア５７３内のビア接続部をなくすことができる。換言すれば、第２の導電層５７２は、Ｘ－Ｙ平面において重複エリア５７３に交差するロケーションにおいてビアと接続しないことが可能である。更に、いくつかの実施形態では、第１の導電層５７０および第２の導電層５７２の各々には、Ｘ－Ｙ平面において重複エリア５７３に交差するビア接続部をなくすことができる。

重複エリア５７３の片側にビア５７４、５７６を配置することにより、第１のビア５７４の第１のロケーション、および第２のビア５７６の第２のロケーションのロケーション間に発生する電圧差を防ぐことができる。例えば、図１０Ａ～図１１Ｄを参照して説明したように、第１のビア５７４および第２のビア５７６は、共にグラウンドプレーン１００８と接続することができる。この配置により、第２の導電層５７２と関連付けられた寄生インダクタンスを低減することもできる。

第２の導電層５７２は、第１の端部５８４と第２の端部５８６との間でＸ方向に細長くすることができる。第１のビア５７４は、第１の端部５８４内とすることができる第１のロケーションにおいて第２の導電層５７２と接続することができる。第２のビア５７６は、第２の端部５８６内で第２の導電層５７２と接続することができる。例えば、第１の端部５８４は、Ｘ方向における長さ５８８、およびＹ方向における幅５９０を有することができる。第２の端部５８６は、Ｘ方向における長さ５９２、およびＹ方向における幅５９４を有することができる。端部５８４、５８６の長さ５８８、５９２は、概ね等しくすることができる。

中央部分５９６は、第１の端部５８４と第２の端部５８６との間に接続することができる。中央部分５９６は、端部５８４、５８６間でＸ方向における長さ５９８を有することができる。中央部分５９６は、重複エリア５７３の境界において画定される幅５９９を有することができる。端部５８４、５８６の一方または双方の幅５９０、５９４は、中央部分５９６の幅５９９よりも大きくすることができる。例えば、端部５８４、５８６は、通常、ビア５７４、５７６と第２の導電層５７２との間の電気接続の品質を確保するために、ビア５７４、５７６よりも寸法を大きくすることができる。この構成により、中央部分５９６の幅５９９を、端部５５４、５５６の一方または双方の幅５６０、５６４よりも小さくすることを可能にすることができる。結果として、重複エリア５７３は、ビアが重複エリア５７３内の第２の導電層５７２と接続された場合に可能であるよりも小さくすることができる。より詳細には、ビア５７４、５７６は、Ｙ方向にそれぞれの幅５９５、５９７を有することができる。ビア５７４、５７６の幅５９５、５９７は、中央部分５９６の幅５９９よりも大きくすることができる。

コンデンサ１０２６は自己整合することができる。例えば、重複エリア５７３のサイズは、第１の導電層５７０と第２の導電層５７２との間の相対的ずれの影響を受けにくくすることができる。図５Ｇに示すように、重複エリア５７３は、Ｙ方向において、中央部分５９６の幅５９９に等しい幅、およびＸ方向において第１の導電層５７０の幅５８０に等しい長さを有することができる。
ＩＩＩ．更なる例示的な実施形態
図６Ａは、本開示の態様による多層フィルタ６００の別の実施形態の斜視図を示す。図６Ｂは、図６Ａの多層フィルタ６００の別の斜視図を示す。フィルタ６００は、通常、図３～図５Ｄを参照して上記で説明したフィルタ３００と類似した方式で構成することができる。フィルタ６００は、入力６０２と、出力６０４と、入力６０２および出力６０４を接続する信号経路６０６とを備えることができる。フィルタ６００は、１つまたは複数のグラウンド電極６１０と電気的に接続されたグラウンドプレーン６０８も備えることができる。

フィルタ６００は、グラウンドプレーン６０８と電気的に接続された第１のインダクタ６１２を備えることができる。第１のインダクタ６１２は、図２を参照して上記で説明した回路図２００の第１のインダクタ２０８と対応することができる。フィルタ６００は、グラウンドプレーン６０８と電気的に結合された第１のコンデンサ６１４を備えることができる。第１のコンデンサ６１４は、図２を参照して上記で説明した回路図２００の第１のコンデンサ２１０と対応することができる。

フィルタ６００は、互いに並列に接続された第２のインダクタ６１６および第２のコンデンサ６１８を備えることができる。第２のインダクタ６１６および第２のコンデンサ６１８は、それぞれ、図２を参照して上記で説明した回路図２００の第２のインダクタ２１２および第２のコンデンサ２１４と対応することができる。第２のインダクタ６１６および第２のコンデンサ６１８は、入力６０２と出力６０４との間で信号経路６０６の一部分を形成することができる。フィルタ６００は、互いに並列に接続され、入力６０２と出力６０４との間で信号経路６０６の一部分を形成することができる第３のインダクタ６２０および第３のコンデンサ６２２を備えることができる。第３のインダクタ６２０および第３のコンデンサ６２２は、それぞれ、図２を参照して上記で説明した回路図２００の第３のインダクタ２１６および第３のコンデンサ２１８と対応することができる。最後に、フィルタ６００は、互いに並列に接続され、信号経路６０６とグラウンドプレーン６０８との間で接続された第４のインダクタ６２４および第４のコンデンサ６２６を備えることができる。第４のインダクタ６２４および第４のコンデンサ６２６は、それぞれ、図２を参照して上記で説明した回路図２００の第４のインダクタ２２０および第４のコンデンサ２２２と対応することができる。

インダクタ６１２、６１６、６２０、６２４およびコンデンサ６１４、６１８、６２２、６２６は、図３～図５Ｄを参照して上記で説明したのと類似した方式でビア６２７によって接続することができる。インダクタ６１２、６１６、６２０、６２４の各々は、それぞれの第１のロケーションにおいて信号経路６０６と接続し、それぞれの第２のロケーションにおいて信号経路６０６またはグラウンドプレーン６０８と接続することができる。インダクタ６１２、６１６、６２０、６２４の各々は、第１のロケーションと第２のロケーションとの間で（例えばＸ－Ｙ平面における）それぞれの有効長を有することができる。加えて、インダクタ６１２、６１６、６２０、６２４の各々が、それぞれの有効長に沿ったそれぞれの幅を有することができる。

図６Ｃは、図６Ａおよび図６Ｂのフィルタ６００の側面図である。バンドパスフィルタ６００は、複数の誘電体層（明確にするために図６Ａおよび図６Ｂにおいて透明である）を備えることができる。図６Ｃを参照すると、第１の層６３２、第２の層６３６、および第３の層６４０を積層して、一体構造を形成することができる。誘電体層６３２、６３６、６４０の上に導電層６３０、６３４、６３８、６４２を形成することができる。第１の誘電体層６３２の底面に導電層６３０を形成することができる。第２の誘電体層６３６のそれぞれ上面および底面に導電層６３４、６３８を形成することができる。第３の誘電体層６４０の上面に導電層６４２を形成することができる。

図７Ａ～図７Ｄは、図６Ａ～図６Ｃのフィルタ６００の一連の連続平面図であり、各連続図において更なる層が示される。より詳細には、図７Ａは、プリント回路基板等の実装表面６２８を示す。第１の導電層６３０は、第１の層６３２の底面および上面に形成することができるグラウンドプレーン６０８を含むことができる。図７Ｂは、第１の誘電体層６３２上に形成された第２の導電層６３４を更に示す。第２の導電層６３４は、第１のコンデンサ６１４、第２のコンデンサ６１８、第３のコンデンサ６２２および第４のコンデンサ６２６を備えることができる。図７Ｃは、第２の誘電体層６３６上に形成された第３の導電層６３８を更に示す。第３の導電層６３８は、信号経路６０６の一部分および第１のインダクタ６１２を備えることができる。図７Ｄは、第４の誘電体層６４０上に形成された第４の導電層６４２を示す。第４の導電層６４２は、第２のインダクタ６１６、第３のインダクタ６２２、および第４のインダクタ６２４を備えることができる。誘電体層６３２、６３６、６４０は、様々なパターニングされた導電層６３０、６３４、６３８、６４２の相対的再配置を示すために透明である。

図８Ａは、本開示の態様による多層フィルタ８００の別の実施形態の斜視図を示す。フィルタ８００は、通常、図３～図５Ｄを参照して上記で説明したフィルタ３００と類似した方式で構成することができる。フィルタ８００は、入力８０２と、出力８０４と、入力８０２および出力８０４を接続する信号経路８０６とを備えることができる。フィルタ８００は、１つまたは複数のグラウンド電極８１０と電気的に接続されたグラウンドプレーン８０８も含むことができる。

フィルタ８００は、グラウンドプレーン８０８と電気的に接続された第１のインダクタ８１２を備えることができる。第１のインダクタ８１２は、図２を参照して上記で説明した回路図２００の第１のインダクタ２０８と対応することができる。フィルタ８００は、グラウンドプレーン８０８と電気的に接続された第１のコンデンサ８１４を備えることができる。第１のコンデンサ８１４は、図２を参照して上記で説明した回路図２００の第１のインダクタコンデンサ２１０と対応することができる。フィルタ８００は、互いに並列に接続された第２のインダクタ８１６および第２のコンデンサ８１８を備えることができる。第２のインダクタ８１６および第２のコンデンサ８１８は、それぞれ、図２を参照して上記で説明した回路図２００の第２のインダクタ２１２および第２のコンデンサ２１４と対応することができる。第２のインダクタ８１６および第２のコンデンサ８１８は、入力８０２と出力８０４との間で信号経路８０６の一部分を形成することができる。フィルタ８００は、互いに並列に接続され、入力８０２と出力８０４との間で信号経路８０６の一部分を形成することができる、第３のインダクタ８２０および第３のコンデンサ８２２を備えることができる。第３のインダクタ８２０および第３のコンデンサ８２２は、それぞれ、図２を参照して上記で説明した回路図２００の第３のインダクタ２１６および第３のコンデンサ２１８と対応することができる。最後に、フィルタ８００は、互いに並列に接続され、信号経路８０６とグラウンドプレーン８０８との間で接続された第４のインダクタ８２４および第４のコンデンサ８２６を備えることができる。第４のインダクタ８２４および第４のコンデンサ８２６は、それぞれ、図２を参照して上記で説明した回路図２００の第４のインダクタ２２０および第４のコンデンサ２２２と対応することができる。

インダクタ８１２、８１６、８２０、８２４およびコンデンサ８１４、８１８、８２２、８２６は、図３～図５Ｄを参照して上記で説明したのと同様の方式でビア８２７によって接続することができる。インダクタ８１２、８１８、８２０、８２４の各々は、それぞれの第１のロケーションにおいて信号経路８０６と接続し、それぞれの第２のロケーションにおいて信号経路８０６またはグラウンドプレーン８０８と接続することができる。インダクタ８１２、８１８、８２０、８２４の各々は、第１のロケーションと第２のロケーションとの間で（例えばＸ－Ｙ平面における）それぞれの有効長を有することができる。加えて、インダクタ８１２、８１８、８２０、８２４の各々は、そのそれぞれの有効長に沿ってそれぞれの幅を有することができる。

図８Ｂは、図８Ａのフィルタ８００の側面図である。バンドパスフィルタ８００は、複数の誘電体層（明確にするために図８Ａにおいて透明である）を備えることができる。図８Ｂを参照すると、第１の層８３２、第２の層８３６および第３の層８４０を積層して、一体構造を形成することができる。誘電体層８３２、８３６、８４０上に導電層８３０、８３４、８３８、８４２を形成することができる。第１の誘電体層８３２の底面に導電層８３０を形成することができる。それぞれ、第２の誘電体層８３６の上面および底面に導電層８３４、８３８を形成することができる。第３の誘電体層８４０の上面に導電層８４２を形成することができる。

図９Ａ～図９Ｄは、図８Ａおよび図８Ｂのフィルタ６００の一連の連続平面図であり、各連続図において更なる誘電体層が示される。より詳細には、図９Ａは、プリント回路基板等の実装表面８２８を示す。第１の導電層８３０は、第１の層８３２の底面および上面に形成することができるグラウンドプレーン８０８を含むことができる。図９Ｂは、第１の誘電体層８３２上に形成された第２の導電層８３４を更に示す。第２の導電層８３４は、第１のコンデンサ８１４、第２のコンデンサ８１８、第３のコンデンサ８２２および第４のコンデンサ８２６を含むことができる。図９Ｃは、第２の誘電体層８３６上に形成された第３の導電層８３８を更に示す。第３の導電層８３８は、信号経路８０６の一部分と、第１のインダクタ８１２とを含むことができる。図９Ｄは、第４の誘電体層８４０上に形成された第４の導電層８４２を示す。第４の導電層８４２は、第２のインダクタ８１６、第３のインダクタ８２２および第４のインダクタ８２４を含むことができる。誘電体層８３２、８３６、８４０は、様々なパターニングされた導電層８３０、８３４、８３８、８４２の相対的再配置を示すために透明である。

図１０Ａは、本開示の態様による多層フィルタ１０００の別の実施形態の斜視図を示す。図１０Ｂは、図１０Ａの多層フィルタ１０００の別の斜視図を示す。フィルタ１０００は、通常、図３～図５Ｄを参照して上記で説明したフィルタ３００と類似の方式で構成することができる。フィルタ１０００は、入力１００２と、出力１００４と、入力１００２および出力１００４を接続する信号経路１００６とを含むことができる。フィルタ１０００は、１つまたは複数のグラウンド電極１０１０と電気的に接続されたグラウンドプレーン１００８も含むことができる。

フィルタ１０００は、グラウンドプレーン１００８と電気的に接続された第１のインダクタ１０１２を備えることができる。第１のインダクタ１０１２は、図２を参照して上記で説明した回路図２００の第１のインダクタ２０８と対応することができる。フィルタ１０００は、グラウンドプレーン１００８と電気的に結合された第１のコンデンサ１０１４を含むことができる。第１のコンデンサ１０１４は、図２を参照して上記で説明した回路図２００の第１のインダクタコンデンサ２１０と対応することができる。フィルタ１０００は、互いに並列に接続された第２のインダクタ１０１６および第２のコンデンサ１０１８を含むことができる。第２のインダクタ１０１６および第２のコンデンサ１０１８は、それぞれ、図２を参照して上記で説明した回路図２００の第２のインダクタ２１２および第２のコンデンサ２１４と対応することができる。第２のインダクタ１０１６および第２のコンデンサ１０１８は、入力１００２と出力１００４との間で信号経路１００６の一部分を形成することができる。フィルタ１０００は、互いに並列に接続され、入力１００２と出力１００４との間で信号経路１００６の一部分を形成することができる第３のインダクタ１０２０および第３のコンデンサ１０２２を備えることができる。第３のインダクタ１０２０および第３のコンデンサ１０２２は、それぞれ、図２を参照して上記で説明した回路図２００の第３のインダクタ２１６および第３のコンデンサ２１８と対応することができる。最後に、フィルタ１０００は、互いに並列に接続され、信号経路１００６とグラウンドプレーン１００８との間で接続された第４のインダクタ１０２４および第４のコンデンサ１０２６を備えることができる。第４のインダクタ１０２４および第４のコンデンサ１０２６は、それぞれ、図２を参照して上記で説明した回路図２００の第４のインダクタ２２０および第４のコンデンサ２２２と対応することができる。

インダクタ１０１２、１０１６、１０２０、１０２４およびコンデンサ１０１４、１０１８、１０２２、１０２６は、図３～図５Ｄを参照して上記で説明したのと類似した方式でビア１０２７によって接続することができる。インダクタ１０１２、１０１１０、１０２０、１０２４の各々は、それぞれの第１のロケーションにおいて信号経路１００６と接続し、それぞれの第２のロケーションにおいて信号経路１００６またはグラウンドプレーン１００８と接続することができる。インダクタ１０１２、１０１１０、１０２０、１０２４の各々は、第１のロケーションと第２のロケーションとの間で（例えばＸ－Ｙ平面における）それぞれの有効長を有することができる。加えて、インダクタ１０１２、１０１１０、１０２０、１０２４の各々が、それぞれの有効長に沿ったそれぞれの幅を有することができる。

図１０Ｂは、図１０Ａおよび図１０Ｂのフィルタ１０００の側面図である。バンドパスフィルタ１０００は、複数の誘電体層（明確にするために図１０Ａにおいて透明である）を備えることができる。図１０Ｂを参照すると、第１の層１０３２、第２の層１０３６、第３の層１０４０を積層して、一体構造を形成することができる。誘電体層１０３２、１０３６、１０４０の上に導電層１０３０、１０３４、１０３８、１０４２を形成することができる。第１の誘電体層１０３２の底面に導電層１０３０を形成することができる。第２の誘電体層１０３６のそれぞれ上面および底面に導電層１０３４、１０３８を形成することができる。第３の誘電体層１０４０の上面に導電層１０４２を形成することができる。

図１１Ａ～図１１Ｄは、図１０Ａおよび図１０Ｂのフィルタ６００の一連の連続平面図であり、各連続図において更なる誘電体層が示される。より詳細には、図１１Ａは、プリント回路基板等の実装表面１０２８を示す。第１の導電層１０３０は、第１の層１０３０の底面および上面に形成することができるグラウンドプレーン１００８を含むことができる。図１１Ｂは、第１の誘電体層１０３２上に形成された第２の導電層１０３４を更に示す。第２の導電層１０３４は、第１のコンデンサ１０１４、第２のコンデンサ１０１８、第３のコンデンサ１０２２および第４のコンデンサ１０２６を備えることができる。図１１Ｃは、第２の誘電体層１０３６上に形成された第３の導電層１０３８を更に示す。第３の導電層１０３８は、信号経路１００６の一部分および第１のインダクタ１０１２を備えることができる。図１１Ｄは、第４の誘電体層１０４０上に形成された第４の導電層１０４２を示す。第４の導電層１０４２は、第２のインダクタ１０１６、第３のインダクタ１０２２、および第４のインダクタ１０２４を備えることができる。誘電体層１０３２、１０３６、１０４０は、様々なパターニングされた導電層１０３０、１０３４、１０３８、１０４２の相対的再配置を示すために透明である。
ＩＶ．用途
本明細書において説明したフィルタの様々な実施形態は、任意の適切なタイプの電気コンポーネントにおいて用途を見出すことができる。フィルタは、高周波数無線信号を受信、送信、または他の形で用いるデバイスにおいて特定の用途を見出すことができる。例示的な用途は、スマートフォン、信号中継器（例えば、スモールセル）、中継局およびレーダを含む。
実施例
本開示の態様に従って、コンピュータモデリングを用いて、多層高周波数フィルタをシミュレートした。加えて、フィルタが構築され、試験された。以下の寸法は単なる例として与えられ、本開示の範囲を制限するものではないことを理解されたい。

様々な多層フィルタ（上記で説明した多層フィルタ３００、６００、８００、１０００を含む）は、以下の周波数パスバンド周波数範囲および以下のそれぞれの容量性エリアを平方ミリメートル（ｍｍ^２）単位で有するように構成することができる。

上記の表に示すように、上記で図５Ａ～図５Ｈを参照して詳述したフィルタ３００、６００、８００、１０００の第４のコンデンサは、非常に小さな容量性エリア（例えば約０．０８ｍｍ^２未満）を有することができる。

誘電体層の厚みは、通常、約１８０マイクロメートル（「ミクロン」）未満とすることができる。例えば、いくつかの実施形態では、第１の層３０４、６３２、８３２、１０３２は、約６０マイクロメートル（６０ミクロン）の厚みとすることができる。第２の層３０６、６３６、８３６、１０３６は、約２０マイクロメートル（２０ミクロン）の厚みとすることができる。第３の層３０８、６４０、８４０、１０４０は、約６０マイクロメートル（６０ミクロン）の厚みとすることができる。

いくつかの実施形態では、フィルタの全体長さは、４．３ｍｍとすることができる。全体幅は約４ｍｍとすることができる。全体厚は約２３０マイクロメートル（２３０ミクロン）とすることができる。

図１２～図１７は、様々なフィルタのための試験結果およびシミュレーションデータを表す。図１２を参照すると、本開示の態様による多層フィルタが構築され試験された。測定された挿入損失（Ｓ_２１）値および測定されたリターン損失（Ｓ_１１）値が０ＧＨｚ～４５ＧＨｚでプロットされている。シミュレートされた挿入損失（Ｓ_２１）値およびシミュレートされたリターン損失（Ｓ_１１）値が０ＧＨｚ～３５ＧＨｚでプロットされている。測定パスバンドは、約１３．２ＧＨｚ～約１５．８ＧＨｚである。

図１３を参照すると、本開示の態様による多層フィルタが構築され、試験された。測定された挿入損失（Ｓ_２１）値および測定されたリターン損失（Ｓ_１１）値が０ＧＨｚ～４５ＧＨｚでプロットされている。シミュレートされた挿入損失（Ｓ_２１）値およびシミュレートされたリターン損失（Ｓ_１１）値が０ＧＨｚ～３５ＧＨｚでプロットされている。パスバンドは約１６．１ＧＨｚ～約１８．２ＧＨｚである。

図１４を参照すると、図３Ａ～図４Ｅを参照して上記で説明した多層フィルタ３００のシミュレートおよび構築の双方が行われ、物理的に試験された。測定された挿入損失（Ｓ_２１）値および測定されたリターン損失（Ｓ_１１）値が０ＧＨｚ～４５ＧＨｚでプロットされている。シミュレートされた挿入損失（Ｓ_２１）値およびシミュレートされたリターン損失（Ｓ_１１）値が０ＧＨｚ～３５ＧＨｚでプロットされている。パスバンドは約１７．０ＧＨｚ～約２１．２ＧＨｚである。

図１５を参照すると、図６Ａ～図７Ｄを参照して上記で説明した多層フィルタ６００がシミュレートされた。シミュレートされた挿入損失（Ｓ_２１）値およびシミュレートされたリターン損失（Ｓ_１１）値が０ＧＨｚ～５０ＧＨｚでプロットされている。パスバンドは約２４．６ＧＨｚ～約２７．８ＧＨｚである。

図１６を参照すると、図８Ａ～図９Ｄを参照して上記で説明した多層フィルタ８００がシミュレートされた。シミュレートされた挿入損失（Ｓ_２１）値およびシミュレートされたリターン損失（Ｓ_１１）値が０ＧＨｚ～５５ＧＨｚでプロットされている。パスバンドは約３４．６ＧＨｚ～約３７．４ＧＨｚである。

図１７を参照すると、図１０Ａ～図１１Ｄを参照して上記で説明した多層フィルタ１０００がシミュレートされた。シミュレートされた挿入損失（Ｓ_２１）値およびシミュレートされたリターン損失（Ｓ_１１）値が０ＧＨｚ～７０ＧＨｚでプロットされている。パスバンドは約４２．９ＧＨｚ～約４６．６ＧＨｚである。
試験方法
図１８を参照すると、本開示の態様に従って、試験アセンブリ１８００を用いて、多層フィルタ１８０２の挿入損失およびリターン損失等の性能特性を試験することができる。フィルタ１８０２は、試験基板１８０４に実装することができる。入力線１８０６および出力線１８０８は、各々試験基板１８０４に接続された。試験基板１８０４は、入力線１８０６をフィルタ１８０２の入力と電気的に接続し、出力線１８０８をフィルタ１８０２の出力と電気的に接続するマイクロストリップ線１８１０を含むことができる。入力信号が、ソース信号発生器（例えば、１８０６ Ｋｅｉｔｈｌｅｙ ２４００シリーズのソース測定ユニット（ＳＭＵ）、例えば、Ｋｅｉｔｈｌｅｙ ２４１０－Ｃ ＳＭＵ）を用いて入力線に適用され、フィルタ１８０２の結果としての出力が、（例えば、ソース信号発生器を用いて）出力線１８１０８において測定された。これは、フィルタの様々な構成について繰り返された。

当業者であれば、本開示の趣旨および範囲から逸脱することなく、本開示のこれらのおよび他の変更および変形を行うことができる。加えて、様々な実施形態の態様は、全体的および部分的の双方で入れ替えることができることを理解されたい。更に、当業者であれば、上記の説明が例示の目的にすぎず、添付の特許請求の範囲において更に記載される本開示を限定することを意図しないことを理解するであろう。

Claims (22)

1. 多層フィルタであって、
   第１の方向および第２の方向の各々に垂直なＺ方向において積層された複数の誘電体層であって、前記第１の方向は前記第２の方向に垂直である、複数の誘電体層と、
   前記複数の誘電体層のうちの１つの上に重なる第１の導電層と、
   前記複数の誘電体層のうちの別のものの上に重なり、前記Ｚ方向において前記第１の導電層から離間された、第２の導電層と、
   第１のロケーションにおいて前記第２の導電層と接続された第１のビアと、
   前記第１の方向において前記第１のロケーションから離間された第２のロケーションにおいて前記第２の導電層と接続された第２のビアと、
   を備え、
   前記第１の導電層は、重複エリアにおいて、前記第１の方向および前記第２の方向の各々において前記第２の導電層の上に重なり、コンデンサを形成し、前記第２の導電層には、前記第１の方向および前記第２の方向の各々において前記重複エリアに交差するビア接続部がなく、
   前記第１のビアおよび前記第２のビアは、前記第２の方向においてそれぞれの幅を有し、前記第２の導電層は、前記第２の方向において、前記重複エリアの縁部の幅は、前記第１のビアまたは前記第２のビアのうちの少なくとも一方の幅未満の幅を有する、多層フィルタ。
2. 前記第１の導電層には、前記第１の方向および前記第２の方向の各々において前記重複エリアに交差するビア接続部がない、請求項１に記載の多層フィルタ。
3. 前記重複エリアの全体は、前記第１の方向において、前記第１のロケーションと前記第２のロケーションとの間に位置する、請求項１に記載の多層フィルタ。
4. 前記重複エリアは、前記第１の方向において、前記第１のロケーションおよび前記第２のロケーションの各々から少なくとも１０マイクロメートル（１０ミクロン）離間される、請求項１に記載の多層フィルタ。
5. 前記第１のロケーションおよび前記第２のロケーションは、前記第１の方向において間隔距離だけ離間され、前記第１の導電層は、前記重複エリアにおいて、前記第１の方向において、前記間隔距離以下の幅を有する、請求項４に記載の多層フィルタ。
6. 前記第２の導電層は、第１の端部と第２の端部との間で前記第１の方向に細長く、前記第１のロケーションは前記第１の端部内に位置し、前記第２のロケーションは前記第２の端部内に位置する、請求項１に記載の多層フィルタ。
7. 前記第２の導電層は、前記第１の端部と前記第２の端部との間に接続された中央部分を有し、前記中央部分の少なくとも一部分が前記重複エリア内に位置する、請求項６に記載の多層フィルタ。
8. 前記第１の端部または前記第２の端部のうちの少なくとも一方は、前記第２の方向において、前記重複エリアにおける前記第２の方向における前記中央部分の幅よりも大きい幅を有する、請求項７に記載の多層フィルタ。
9. 前記第２の方向において、前記第１のロケーションは、前記第２のロケーションと位置合わせされる、請求項１に記載の多層フィルタ。
10. 前記重複エリアは０．５ｍｍ^２未満である、請求項１に記載の多層フィルタ。
11. 前記多層フィルタは、６ＧＨｚよりも大きい特性周波数を有する、請求項１に記載の多層フィルタ。
12. 前記特性周波数は、ローパス周波数、ハイパス周波数、またはバンドパス周波数の上限のうちの少なくとも１つを含む、請求項１１に記載の多層フィルタ。
13. 前記第２の導電層および前記第１の導電層は、前記Ｚ方向において、５００マイクロメートル（５００ミクロン）未満だけ離間される、請求項１に記載の多層フィルタ。
14. グラウンドプレーンと、前記第１の導電層または前記第２の導電層のうちの少なくとも一方を前記グラウンドプレーンに電気的に接続するビアとを更に備える、請求項１に記載の多層フィルタ。
15. 前記第１の導電層と前記第２の導電層との間に配設された誘電材料を備え、前記誘電材料は、２５℃の動作温度および１ＭＨｚの周波数において、ＩＰＣ ＴＭ－６５０ ２．５．５．３に従って５～８の範囲をとる誘電率を有する、請求項１に記載の多層フィルタ。
16. ２５℃の動作温度および１ＭＨｚの周波数において、ＩＰＣ ＴＭ－６５０ ２．５．５．３に従って１～４の範囲をとる誘電率を有する更なる誘電材料を更に備える、請求項１５に記載の多層フィルタ。
17. ２５℃の動作温度および１ＭＨｚの周波数において、ＩＰＣ ＴＭ－６５０ ２．５．５．３に従って決定された１００未満の誘電率を有する誘電材料を更に備える、請求項１に記載の多層フィルタ。
18. ２５℃の動作温度および１ＭＨｚの周波数において、ＩＰＣ ＴＭ－６５０ ２．５．５．３に従って決定された１００よりも大きい誘電率を有する誘電材料を更に備える、請求項１に記載の多層フィルタ。
19. エポキシを備える誘電材料を更に備える、請求項１に記載の多層フィルタ。
20. 有機誘電材料を更に備える、請求項１に記載の多層フィルタ。
21. 前記有機誘電材料は、液晶ポリマーまたはポリフェニルエーテルのうちの少なくとも一方を含む、請求項２０に記載の多層フィルタ。
22. 周波数多層フィルタを形成する方法であって、
    複数の誘電体層を設けるステップと、
    前記複数の誘電体層のうちの１つの上に重なる第１の導電層を形成するステップと、
    前記複数の誘電体層のうちの別のものの上に重なり、Ｚ方向において前記第１の導電層から離間された、第２の導電層を形成するステップと、
    第１のロケーションにおいて前記第２の導電層と接続された第１のビアと、第１の方向において前記第１のロケーションから離間された第２のロケーションにおいて前記第２の導電層と接続された第２のビアとを形成するステップと、
    前記第１の導電層が、重複エリアにおいて、前記第１の方向および第２の方向の各々において前記第２の導電層の上に重なり、コンデンサを形成するように、前記複数の誘電体層を積層するステップであって、前記重複エリアの少なくとも一部分は、前記第１の方向において、前記第１のロケーションと前記第２のロケーションとの間に位置し、前記第２の導電層には、前記第１の方向および前記第２の方向の各々において前記重複エリアに交差するビア接続部がない、ステップと、
    を含み、
    前記第１のビアおよび前記第２のビアは、前記第２の方向においてそれぞれの幅を有し、前記第２の導電層は、前記第２の方向において、前記重複エリアの縁部の幅は、前記第１のビアまたは前記第２のビアのうちの少なくとも一方の幅未満の幅を有する、方法。

Images