JP7214758B2 - ストレージデバイスおよびストレージシステム - Google Patents

ストレージデバイスおよびストレージシステム Download PDF

Info

Publication number
JP7214758B2
JP7214758B2 JP2020567999A JP2020567999A JP7214758B2 JP 7214758 B2 JP7214758 B2 JP 7214758B2 JP 2020567999 A JP2020567999 A JP 2020567999A JP 2020567999 A JP2020567999 A JP 2020567999A JP 7214758 B2 JP7214758 B2 JP 7214758B2
Authority
JP
Japan
Prior art keywords
storage
identification information
memory area
storage medium
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020567999A
Other languages
English (en)
Other versions
JPWO2021095252A5 (ja
JPWO2021095252A1 (ja
Inventor
康人 吉水
崇 福島
達郎 人見
新 井上
正幸 三浦
伸一 菅野
俊雄 藤澤
圭祐 中塚
朋也 佐貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of JPWO2021095252A1 publication Critical patent/JPWO2021095252A1/ja
Publication of JPWO2021095252A5 publication Critical patent/JPWO2021095252A5/ja
Application granted granted Critical
Publication of JP7214758B2 publication Critical patent/JP7214758B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

本発明の実施形態は、不揮発性メモリを制御するストレージデバイスおよびストレージシステムに関する。
近年、不揮発性メモリを制御するストレージデバイスが広く普及している。
このようなストレージデバイスとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。ＳＳＤは、様々なコンピュータにおいて使用されている。
最近では、より記憶容量の大きいストレージデバイスの実現が要求されている。したがって、ストレージデバイスの記憶容量を増やすことを可能にするための新たな技術の実現が必要である。
特開平０１－０２８８６３号公報 米国特許第６，２２８，６８４号明細書 特許第３９８０８０７号公報
本発明が解決しようとする課題は、記憶容量を増やすことが可能なストレージデバイスおよびストレージシステムを提供することである。
実施形態によれば、ストレージデバイスは、データの書き込みまたは読み出しが可能な複数のメモリダイを含むストレージ媒体と、データの書き込みまたは読み出しを行うための複数の端子と、前記端子と接続されたコントローラとを含む。前記ストレージ媒体は、前記端子と接続可能な電極と、ユーザーデータを記憶可能な第１のメモリ領域と、前記ストレージ媒体の識別のための識別情報と前記識別情報の整合性をチェックするための検査符号とを記憶可能な第２のメモリ領域とを含む。前記コントローラは、前記第２のメモリ領域から前記識別情報および前記検査符号を読み出し可能である。前記コントローラは、前記第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されていない場合、前記ストレージ媒体を識別する第１の識別情報及び前記第１の識別情報の整合性をチェックする第１の検査符号を、前記第２のメモリ領域に書き込む。
本発明の実施形態に係るストレージデバイスを含むストレージシステムの構成例を示すブロック図。 ストレージデバイスにおいてストレージとして使用される半導体ウェハの構成例を示す図。 半導体ウェハに含まれる複数の不揮発性メモリダイの各々の構成例を示す図。 プローブカードの第１の面に配置される複数のプローブを示す図。 プローブカードの第２の面に配置されるコントローラを構成する複数のメモリコントローラを示す図。 ストレージデバイスに含まれる、リーダ＆ライタ（プローバ）とストレージストッカーとの関係を示す図。 プローバに含まれるコントローラの構成例を示すブロック図。 コントローラにおいて実行される識別情報書き込み処理の手順を示すフローチャート。 コントローラにおいて実行されるデータ書き込／読み出し処理の手順を示すフローチャート。 コントローラにおいて実行される、半導体ウェハ内の全データを消去する処理の手順を示すフローチャート。 ホストコンピュータの構成例を示すブロック図。 ホストコンピュータによって制御される新規書き込み処理、追加書き込み処理、読み出し処理、ウェハ追加処理、およびウェハ取り除き処理それぞれが実行されるべき条件を示すフローチャート。 識別情報ありの半導体ウェハが存在しない初期状態のストレージシステムを示すブロック図。 ストレージシステムにおいて実行される新規書き込み処理を説明するための図。 ホストコンピュータによって制御される新規書き込み処理の手順を示すフローチャート。 ストレージシステムにおいて実行される追加書き込み処理を説明するための図。 ホストコンピュータによって制御される追加書き込み処理の一部分の手順を示すフローチャート。 追加書き込み処理の続き部分の手順を示すフローチャート。 ストレージシステムにおいて実行される読み出し処理を説明するための図。 読み出し処理の一部分の手順を示すフローチャート。 読み出し処理の続き部分の手順を示すフローチャート。 ストレージシステムにおいて実行されるウェハ追加処理を説明するための図。 ウェハ追加処理の手順を示すフローチャート。 ストレージシステムにおいて実行されるウェハ取り除き処理を説明するための図。 ウェハ取り除き処理の手順を示すフローチャート。
以下、図面を参照して、本発明の実施形態を説明する。
まず、本発明の実施形態に係るストレージシステムの構成について説明する。図１は、本発明の実施形態に係るストレージデバイスを含むストレージシステムの構成例を示すブロック図である。
ストレージシステム１は、ホストコンピュータ２とストレージデバイス３とを含む。
ホストコンピュータ２は、ストレージデバイス３の動作を制御する情報処理装置である。ホストコンピュータ２は、半導体ウェハ４０が保管されているウェハ保管位置を管理する。
ストレージデバイス３は、複数の不揮発性メモリダイを含む半導体ウェハ４０をストレージとして利用する。ストレージデバイス３は、半導体ウェハ４０内の不揮発性メモリダイにデータを書き込み、半導体ウェハ４０内の不揮発性メモリダイからデータを読み出すように構成されている。
通常、半導体ウェハに形成された不揮発性メモリダイはダイシングによってチップとして切り出されて、ストレージとして利用される（ストレージ媒体とも云う）。これに対し、半導体ウェハ４０は、複数の不揮発性メモリダイを含む半導体ウェハ４０そのものがストレージとして利用される。半導体ウェハ４０は、形成された不揮発性メモリダイが切り出されない形態であっても良い。また、半導体ウェハ４０は、切り出された不揮発性メモリダイを寄せ集めて形成されるリマウント形態であっても良い。
半導体ウェハ４０は外部と接続可能な複数の電極（以下、パッドと称する）４１を含む。より詳しくは、複数のパッド４１は、半導体ウェハ４０内の複数の不揮発性メモリダイそれぞれに含まれるパッド群である。複数のパッド４１それぞれは、電源電圧の供給や信号の入出力に使用される。信号とは例えば、チップイネーブル信号、ライトイネーブル信号、リードイネーブル信号、コマンドラッチイネーブル信号、アドレスラッチイネーブル信号、ライトプロテクト信号、複数ビット幅のＩ／Ｏ信号、レディー／ビジー信号ＲＢｎ等である。
複数の半導体ウェハ４０の各々は、ユーザデータを記憶するためのメモリ（第１のメモリ領域）と、半導体ウェハ４０を識別する識別情報を記憶するためのメモリ（第２のメモリ領域）とを含む。第２のメモリ領域には、半導体ウェハ４０を識別する識別情報とこの識別情報の整合性（ｉｎｔｅｇｒｉｔｙ）をチェックするための検査符号とが記憶される。
識別情報は、個々の半導体ウェハを一意に識別可能な任意の識別子（ウェハＩＤとも云う）を使用し得る。識別情報は、ホストコンピュータ２によって発行される。
検査符号は、例えば、巡回冗長符号（ＣＲＣ）、ＣＲＣとは異なる別の種類のパリティ、識別情報から算出されるハッシュ値等である。検査符号により、第２のメモリ領域から識別情報として読み出される値の整合性をチェックすることができる。よって、工場出荷直後の新しい半導体ウェハ４０の第２のメモリ領域内に記憶されているランダムな値が誤って別の半導体ウェハ４０の識別情報として扱われてしまうことを防止することが可能となる。
各半導体ウェハ４０においては、複数の不揮発性メモリダイのうちのいくつかの不揮発性メモリダイの記憶領域の一部が第２のメモリ領域として使用されてもよい。この場合、第２のメモリ領域として使用される一部の記憶領域を除く他の記憶領域の集合が第１のメモリ領域として使用されてもよい。
ストレージデバイス３は、リーダ＆ライタ（プローバとも称する）１０、ストレージ搬送機構２０、およびストレージストッカー３０を含む。
リーダ＆ライタ（プローバとも称する）１０は、ストレージ搬送機構２０によってストレージストッカー３０からリーダ＆ライタ（プローバとも称する）１０に搬送される半導体ウェハ４０に対するデータの書き込み及び読み出しを実行する。
リーダ＆ライタ（プローバ）１０は、プローブカード１１、ステージ１２、駆動部１３を含む。
プローブカード１１は、面１１Ａ（ここでは下面）と、面１１Ａと反対側の面１１Ｂ（ここでは上面）とを有する。面１１Ａは、ステージ１２に載置された半導体ウェハ４０と対向する。
面１１Ａにおいては、複数のプローブピン５１が配置されている。各プローブピン５１は、ステージ１２に載置された半導体ウェハ４０のパッド４１に電気信号を供給する、またはパッド４１から電気信号を受け取るために使用される。プローブピン５１は、プローブまたはプローブニードルとも称される。面１１Ａに配置されるプローブピン５１の総数は、半導体ウェハ４０内のパッド４１の総数と同じあってもよい。この場合、リーダ＆ライタ（プローバ）１０は、プローブカード１１を介して半導体ウェハ４０内のパッド４１に一括して接続することができる。これにより、並列アクセス可能な不揮発性メモリダイの数を増やすことができる。
面１１Ｂにおいては、コントローラ６１が配置されている。コントローラ６１は、ステージ１２に載置された半導体ウェハ４０内の複数の不揮発性メモリダイを制御するように構成されたメモリコントローラである。コントローラ６１は、Ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ（ＳｏＣ）のようなＬＳＩによって実現されてもよい。図１においては、複数のコントローラ６１がプローブカード１１の面１１Ｂに配置される構成例が例示されているが、面１１Ｂに配置されるコントローラ６１の数は一つであってもよいし、複数であってもよい。
コントローラ６１は、半導体ウェハ４０内の各不揮発性メモリダイのデータ管理およびロック管理を実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能し得る。ＦＴＬによって実行されるデータ管理には、論理アドレスそれぞれと物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理等が含まれる。論理アドレスは、アクセス対象の半導体ウェハ４０の論理アドレス空間内の位置をアドレス指定するためにホストコンピュータ２によって使用されるアドレスである。ある論理アドレスに対応する物理アドレスは、この論理アドレスに対応するデータが書き込まれた不揮発性メモリダイ内の物理的な記憶位置を指し示す。論理アドレスとしては、一般に、ＬＢＡ（ｌｏｇｉｃａｌ ｂｌｏｃｋ ａｄｄｒｅｓｓ（ａｄｄｒｅｓｓｉｎｇ））が使用され得る。アクセス対象の半導体ウェハ４０の論理アドレスは、例えば、ＬＢＡとアクセス対象の半導体ウェハ４０の識別情報との組み合わせによって表現される。
ステージ１２は半導体ウェハ４０を保持する機構を有している。ストレージ搬送機構２０によってストレージストッカー３０からリーダ＆ライタ（プローバ）１０に搬送される半導体ウェハ４０は、ステージ１２に載置される。ステージ１２に載置される半導体ウェハ４０は、ストレージ搬送機構２０によって、ストレージストッカー３０に保管されている複数の半導体ウェハ４０のうちのいずれか一つと入れ替え可能である。
駆動部１３は、プローブカード１１またはステージ１２を移動させて、ステージ１２に載置された半導体ウェハ４０のパッド４１とプローブカード１１のプローブピン５１とを接触させる。半導体ウェハ４０のパッド４１とプローブピン５１とが接触されることにより、コントローラ６１と半導体ウェハ４０（複数の不揮発性メモリダイ）とが電気的に接続される。例えば、駆動部１３は、ステージ１２を互いに直交する３つの方向（Ｘ方向、Ｙ方向、Ｚ方向）に移動させることが可能なアクチュエータとして実現されていてもよい。
ストレージ搬送機構２０は、ホストコンピュータ２の制御の下、半導体ウェハ４０をストレージストッカー３０とステージ１２との間で搬送する動作を行う。
ストレージ搬送機構２０は、支持体２１とトレー２２とを含む。
支持体２１は水平方向および垂直方向にそれぞれ移動可能である。さらに、支持体２１は、支持体２１の長手方向に沿った中心軸の回りで回動可能である。
トレー２２は支持体２１の上端部に取り付けられており、搬送対象半導体ウェハ４０を運ぶために使用される。
ストレージストッカー３０は、複数の半導体ウェハ４０をそれぞれ保管する。ストレージストッカー３０は、複数のウェハ保管位置を含んでいる。ユーザは、ストレージストッカー３０の空いているウェハ保管位置に、新たな半導体ウェハ４０を必要に応じて追加することができる。このため、ストレージシステム１が扱う記憶容量を半導体ウェハの単位で容易に増やすことができる。
ストレージストッカー３０内に保管されている半導体ウェハ４０は、コントローラ６１から電気的に分離されたオフラインストレージとして機能する。ストレージ搬送機構２０によってストレージストッカー３０からステージ１２に搬送された半導体ウェハ４０は、プローブ５１を介してコントローラ６１に電気的に接続されるオンラインストレージとして機能する。
次に、本発明の実施形態に係るストレージシステム１の動作について説明する。
ストレージデバイス３は、ホストコンピュータ２の制御の下、アクセス対象の半導体ウェハ４０（オンラインストレージ）に対するデータの書き込みまたは読み出しを実行する。
ホストコンピュータ２は、アクセス対象の半導体ウェハ４０が保管されているウェハ保管位置を指定する搬送要求をストレージデバイス３に送信する。搬送要求を受信すると、ストレージデバイス３のストレージ搬送機構２０は、ストレージストッカー３０内の指定されたウェハ保管位置の半導体ウェハ４０を、リーダ＆ライタ（プローバ）１０に搬送し、ステージ１２に載置する。リーダ＆ライタ（プローバ）１０は、ステージ１２に載置されているアクセス対象の半導体ウェハ４０に対するデータの書き込みまたは読み出しを実行する。
アクセス対象の半導体ウェハ４０に対するデータの書き込みまたは読み出しが完了すると、ストレージデバイス３は、ステージ１２上の半導体ウェハ４０をストレージストッカー３０内のウェハ保管位置に保管することができる。あるいは、ストレージデバイス３は、他の半導体ウェハ４０の搬送要求を受信するまではステージ１２上の半導体ウェハ４０を載置し続けても良い。
ステージ１２上の半導体ウェハ４０をストレージストッカー３０内のウェハ保管位置に保管する場合、ホストコンピュータ２は、ステージ１２上の半導体ウェハ４０を保管するストレージストッカー３０内のウェハ保管位置を指定する返却要求をストレージデバイス３に送信する。ホストコンピュータ２は、アクセス対象の半導体ウェハ４０に対するデータの書き込みまたは読み出しが完了したり、または、例えば、第１のメモリ領域にユーザデータをさらに書込むことができなくなったりした場合に、返却要求をストレージデバイス３に送信する。返却要求を受信すると、ストレージデバイス３のストレージ搬送機構２０は、リーダ＆ライタ（プローバ）１０のステージ１２上の半導体ウェハ４０を、ストレージストッカー３０に搬送し、指定されたウェハ保管位置に保管する。
次に、アクセス対象の半導体ウェハ４０に対するデータの書き込みまたは読み出しについて、より詳細な動作を説明する。
ストレージストッカー３０においては、既にデータが書き込まれた半導体ウェハ４０と、まだデータが書き込まれていない半導体ウェハ４０とが混在しうる。ストレージデバイス３は、ホストコンピュータ２の制御の下、半導体ウェハ４０に記憶される識別情報を用いて、既にデータが書き込まれている半導体ウェハ４０とまだデータが書き込まれていない半導体ウェハ４０とを区別して取り扱う。
ステージ１２に戴置された半導体ウェハ４０の第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されていない場合には、半導体ウェハ４０は、まだデータが書き込まれていない半導体ウェハである。ステージ１２に戴置された半導体ウェハ４０の第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合には、半導体ウェハ４０は、既にデータが書き込まれている半導体ウェハである。
ステージ１２に戴置された半導体ウェハ４０の第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されていない場合には、コントローラ６１は、ホストコンピュータ２からの要求に基づいて、この半導体ウェハ４０の第２のメモリ領域にこの半導体ウェハ４０を識別するための識別情報とこの識別情報の整合性をチェックするための検査符号とを書き込む。そして、コントローラ６１は、コントローラ６１は、この識別情報に関連付けられている論理物理アドレス変換テーブル（ｌｏｇｉｃａｌ－ｔｏ－ｐｈｙｓｉｃａｌ ａｄｄｒｅｓｓ ｔｒａｎｓｌａｔｉｏｎ ｔａｂｌｅ）を作成する。論理物理アドレス変換テーブルは、論理アドレスと物理アドレスとの対応関係を管理するために使用される。以下では、論理物理アドレス変換テーブルはＬ２Ｐテーブルとしても参照される。
ステージ１２に戴置された半導体ウェハ４０の第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合には、コントローラ６１は、この識別情報に関連付けられている論理物理アドレス変換テーブルをホストコンピュータ２から取得する。あるいは、論理物理アドレス変換テーブルは、上位テーブルと下位テーブルとの２階層に別れていても良い。さらに、コントローラ６１は、論理物理アドレス変換テーブルのうち上位テーブルをホストコンピュータ２から取得し、下位テーブルを半導体ウェハ４０から取得することとしても良い。
コントローラ６１は、ステージ１２に載置された半導体ウェハ４０内の不揮発性メモリダイを制御して、ホストコンピュータ２からのライト要求（ライトコマンド）またはリード要求（リードコマンド）の受信に応じて、半導体ウェハ４０に対するデータの書き込みまたは読み出しを実行する。
ホストコンピュータ２からライト要求を受信した場合、コントローラ６１は、半導体ウェハ４０の第１のメモリ領域内の物理記憶位置に、ライト要求に含まれているユーザデータを書き込む。そして、コントローラ６１は、この物理記憶位置を示す物理アドレスがライト要求によって指定された論理アドレスに関連付けられるように、取得したＬ２Ｐテーブルを更新する。
ホストコンピュータ２からリード要求を受信した場合、コントローラ６１は、取得したＬ２Ｐテーブルを参照することによって、リード要求によって指定された論理アドレスに対応する物理アドレスを特定する。そして、コントローラ６１は、特定した物理アドレスが示す半導体ウェハ４０の第１のメモリ領域からユーザデータを読み出す。
次に、本発明の実施形態に係る半導体ウェハ４０の詳細な構成について説明する。図２は、ストレージデバイス３においてストレージとして使用される半導体ウェハ４０の構成例を示す図である。
半導体ウェハ４０は複数の不揮発性メモリダイ７０を含む。半導体ウェハ４０のサイズは限定されないが、３００ｍｍウェハであってもよい。一つの半導体ウェハに含まれる不揮発性メモリダイ７０の数が１０２４個で、一つの不揮発性メモリダイ７０当たりの記憶容量が３２Ｇバイトであるケースにおいては、一つの半導体ウェハ当たりの記憶容量は３２Ｔバイトである。不揮発性メモリダイ７０は例えば矩形形状であり、その１辺には外部と接続可能な複数のパッド４１が配置されている。
半導体ウェハ４０に含まれる複数の不揮発性メモリダイ７０のうちの一つのまたはいくつかの不揮発性メモリダイ７０の記憶領域の一部は、第２のメモリ領域１０２として使用される。第２のメモリ領域１０２は、この半導体ウェハ４０を識別するためにホストコンピュータ２によって発行される識別情報とこの識別情報の整合性をチェックするための検査符号とを記憶するための記憶領域として使用される。ある識別情報の整合性をチェックするための検査符号は、この識別情報から数学的計算によって算出することができる。
例えば、識別情報のサイズおよびこの識別情報に対応する検査符号のサイズは予め規定されている。正しい対応関係を有する識別情報と検査符号の組が第２のメモリ領域１０２に記憶されているか否かを判定するための検証処理においては、例えば、第２のメモリ領域１０２から読み出されるビット列の一部が識別情報として扱われ、残りの部分が検査符号として扱われる。なお、第２のメモリ領域１０２に識別情報と検査符号とを記憶するためのデータ構造の例はこの例に限定されず、他の様々なデータ構造を利用することができる。
半導体ウェハ４０においては、第２のメモリ領域１０２以外の他の記憶領域は、ユーザデータまたは管理データを記憶するための第１のメモリ領域１０１として機能する。管理データは、例えば、半導体ウェハ４０に対するデータの書き込みおよび読み出しを行うために必要なウェハ制御情報を含む。ウェハ制御情報の例には、例えば、半導体ウェハ４０に対応する論理物理アドレス変換テーブル、半導体ウェハ４０に対応するディフェクト情報、等が含まれる。
第１のメモリ領域１０１は、ユーザデータを記憶するために使用される。さらに、第１のメモリ領域１０１は、ユーザデータと半導体ウェハ４０用の管理データの双方を記憶するために使用されてもよい。なお、半導体ウェハ４０は、識別情報と検査符号との組を記憶するための専用のメモリを第２のメモリ領域１０２として含んでいてもよい。
次に、本発明の実施形態に係る不揮発性メモリダイ７０の詳細な構成について説明する。図３は、半導体ウェハ４０に含まれる複数の不揮発性メモリダイ７０の構成例を示す図である。
半導体ウェハ４０が含む複数の不揮発性メモリダイ７０の各々は、例えば、ＮＡＮＤ型フラッシュメモリダイである。不揮発性メモリダイ７０は二次元構造のＮＡＮＤ型フラッシュメモリとして実現されていてもよいし、三次元構造のＮＡＮＤ型フラッシュメモリとして実現されていてもよい。
ＮＡＮＤ型フラッシュメモリにおいては、ページへのデータ書き込みは１消去サイクル当たり１回のみ可能である。つまり、データが既に書き込まれているブロック内の領域に新たなデータを直接上書きすることができない。このため、既に書き込まれているデータを更新（変更）する場合には、コントローラ６１は、そのブロック（または別のブロック）内の未使用領域（未書き込み領域）に新たなデータ（更新データ）を書き込み、そして以前のデータを無効データとして扱う。換言すれば、コントローラ６１は、ある論理アドレスに対応する更新データを、この論理アドレスに対応する以前のデータが記憶されている物理記憶位置ではなく、別の物理記憶位置に書き込む。そして、コントローラ６１は、Ｌ２Ｐテーブルを更新して、この論理アドレスをこの別の物理記憶位置に関連付けると共に、以前のデータを無効化する。
不揮発性メモリダイ７０のメモリセルアレイは、複数のブロック（物理ブロック）Ｂ０～Ｂｊ－１を含む。ブロックＢ０～Ｂｊ－１は、消去動作の単位として機能する。
ブロックＢ０～Ｂｊ－１は複数のページ（物理ページ）を含む。つまり、ブロックＢ０～Ｂｊ－１の各々は、ページＰ０、Ｐ１、…Ｐｋ－１を含む。各ページは、同一ワード線に接続された複数のメモリセルを含む。各不揮発性メモリダイにおいては、データのリードおよびデータのライトはページ単位で実行される。
次に、本発明の実施形態に係るプローブカード１１の詳細な構成について、図４および図５を用いて説明する。図４は、プローブカード１１の第１の面１１Ａに配置される複数のプローブ５１を示す図である。
図４においては、半導体ウェハ４０の全ての不揮発性メモリダイ７０のパッド４１の数と同数のプローブ５１がプローブカード１１の第１の面１１Ａに配置されている場合が例示されている。
この場合、半導体ウェハ４０内の全ての不揮発性メモリダイ７０の全てのパッド４１にプローブカード１１のプローブ５１が一括して接触され、全ての不揮発性メモリダイ７０をコントローラ６１によって制御することが可能となる。
図５は、プローブカード１１の第２の面１１Ｂに配置されるコントローラ６１を構成する複数のメモリコントローラを示す図である。
図５においては、コントローラ６１が１６個のメモリコントローラ６１－１、６１－２、…、６１－１６によって実現されている場合が例示されている。一つの半導体ウェハ４０に１０２４個の不揮発性メモリダイ７０が含まれ、且つプローブカード１１の第２の面１１Ｂに１６個のメモリコントローラ６１－１、６１－２、…、６１－１６が配置されているケースにおいては、各メモリコントローラは、プローブ５１を介して６４個の不揮発性メモリダイを制御すればよい。
メモリコントローラ６１－１、６１－２、…、６１－１６は、メモリコントローラ６１－１、６１－２、…、６１－１６によって共有されるスイッチ回路を介してホストコンピュータ２に接続されてもよい。
ここで、本発明の実施形態に係るストレージシステム１の動作の具体例について説明する。図６はストレージデバイス３に含まれる、リーダ＆ライタ（プローバ）１０とストレージストッカー３０との関係を示す図である。
図６においては、ストレージ＃１がリーダ＆ライタ（プローバ）１０のステージ１２にオンラインストレージとして載置されており、ストレージ＃２、ストレージ＃３がストレージストッカー３０内にオフラインストレージとして保管されている場合が例示されている。ストレージ＃２は識別情報ありの半導体ウェハの一つであり、ストレージ＃３は識別情報なしの半導体ウェハの一つである。
コントローラ６１は、リーダ＆ライタ（プローバ）１０に搬送された半導体ウェハの第２のメモリ領域から、識別情報と検査符号とを読み出す。そして、読み出された識別情報と検査符号との間の対応関係が正しいか否かを判定する検証処理がホストコンピュータ２またはコントローラ６１によって実行される。
識別情報ありの半導体ウェハ（ここでは、ストレージ＃２）がリーダ＆ライタ（プローバ）１０に搬送された場合、読み出された識別情報と検査符号との間の対応関係が正しいと判定される。この場合、コントローラ６１は、識別情報ありの半導体ウェハ（ストレージ＃２）の第２のメモリ領域に記憶されている識別情報に関連付けられているＬ２Ｐテーブルをホストコンピュータ２から取得する。または、コントローラ６１は、ストレージ＃２の第２のメモリ領域に記憶されている識別情報に関連付けられているＬ２Ｐテーブルをストレージ＃２から取得する。または、ストレージ＃２の第２のメモリ領域に記憶されている識別情報に関連付けられているＬ２Ｐテーブルが上位テーブルと下位テーブルとに分かれている場合には、コントローラ６１は、上位テーブルをホストコンピュータ２から取得し、下位テーブルをストレージ＃２から取得してもよい。そして、コントローラ６１は、取得したＬ２Ｐテーブルを使用して、論理アドレスそれぞれと物理アドレスそれぞれとの間のマッピングを所定の管理サイズ単位で管理する。
識別情報なしの半導体ウェハ（ここでは、ストレージ＃３）がリーダ＆ライタ（プローバ）１０のステージ１２に搬送された場合、読み出された識別情報と検査符号との対応関係が正しくないと判定される。この場合、コントローラ６１は、ホストコンピュータ２からの要求に基づいて、ストレージ＃３の第２のメモリ領域に、ホストコンピュータ２から発行される識別情報とこの識別情報の整合性をチェックするための検査符号とを書き込む。以下では、識別情報の整合性をチェックするための検査符号を、識別情報に対応する検査符号とも称する。
ホストコンピュータ２は、識別情報ありの複数の半導体ウェハ４０にそれぞれに対応する複数のディフェクト情報を管理する。ある半導体ウェハ４０に関連付けられているディフェクト情報は、この半導体ウェハ４０内の複数の不揮発性メモリダイに含まれる不良ブロックを示す。コントローラ６１は、ステージ１２に搬送された半導体ウェハの識別情報に関連付けられているＬ２Ｐテーブルのみならず、この半導体ウェハの識別情報に関連付けられているディフェクト情報もホストコンピュータ２または半導体ウェハ４０内の不良ブロックを含まない第１の記憶領域から取得してもよい。そして、コントローラ６１は、不良ブロックが書き込み先ブロックとして選択されないように、この取得したディフェクト情報に基づいて、ホストコンピュータ２からのデータが書き込まれるべき書き込み先ブロックを決定する。
次に、本発明の実施形態に係るコントローラ６１の詳細な構成について説明する。図７は、リーダ＆ライタ（プローバ）１０に含まれるコントローラ６１の構成例を示すブロック図である。
コントローラ６１は、ホストインタフェース回路（ホストＩ／Ｆ）１１１、ＣＰＵ１１２、ＮＡＮＤインタフェース回路（ＮＡＮＤ Ｉ／Ｆ）１１３、ダイナミックＲＡＭインタフェース回路（ＤＲＡＭ Ｉ／Ｆ）１１４、直接メモリアクセスコントローラ（ＤＭＡＣ）１１５、スタティックＲＡＭ（ＳＲＡＭ）１１６、ＥＣＣエンコード／デコード部１１７を含む。ホストインタフェース回路１１１、ＣＰＵ１１２、ＮＡＮＤインタフェース回路１１３、ダイナミックＲＡＭインタフェース回路１１４、直接メモリアクセスコントローラ１１５、スタティックＲＡＭ１１６、ＥＣＣエンコード／デコード部１１７は、バス１１０を介して接続される。
ホストインタフェース回路１１１は、ホストコンピュータ２との通信を実行するように構成されている。ホストインタフェース回路１１１は、ホストコンピュータ２から様々なコマンドを受信する。これらコマンドには、ライトコマンド（ライト要求）、リードコマンド（リード要求）、消去コマンド（消去）、他の様々なコマンドが含まれる。
ライトコマンドは書き込むべきデータ（ライトデータ）を半導体ウェハ内の不揮発性メモリダイに書き込むコマンド（ライト要求）であり、ライトデータが書き込まれるべき論理アドレス（開始ＬＢＡ）、このライトデータのサイズ（データ長）、このライトデータが記憶されているホストコンピュータ２のメモリ内の位置を示すデータポインタ（バッファアドレス）、等を含む。
リードコマンドはデータを半導体ウェハ内の不揮発性メモリダイからデータを読み出すコマンド（リード要求）であり、読み出すべきデータに対応する論理アドレス（開始ＬＢＡ）、このデータのサイズ（データ長）、このデータが転送されるべきホストコンピュータ２のメモリ内のリードバッファ内の位置を示すデータポインタ（バッファアドレス）、等を含む。
消去コマンドは半導体ウェハ内の各不揮発性メモリダイに書き込まれたデータを消去するためのコマンド（消去要求）であり、不揮発性メモリダイ内の各消去対象のブロック内のメモリセル群を消去状態にするために使用される。
ＣＰＵ１１２は、ホストインタフェース回路１１１、ＮＡＮＤインタフェース回路１１３、ダイナミックＲＡＭインタフェース回路１１４、直接メモリアクセスコントローラ１１５、スタティックＲＡＭ１１６、ＥＣＣエンコード／デコード部１１７を制御するように構成されたプロセッサである。ＣＰＵ１１２は、ストレージデバイス３の電源オンに応答して図示しないＲＯＭから制御プログラム（ファームウェア）をスタティックＲＡＭ１１６にロードし、そしてこのファームウェアを実行することによって様々な処理を行う。ＣＰＵ１１２は、ホストコンピュータ２からの様々なコマンドを処理するためのコマンド処理、上述のＦＴＬに対応する処理等を実行することができる。
ＮＡＮＤインタフェース回路１１３は、ＣＰＵ１１２の制御の下、各不揮発性メモリダイを制御するように構成されたメモリ制御回路である。
ＤＲＡＭインタフェース回路１１４は、ＣＰＵ１１２の制御の下、ＤＲＡＭを制御するように構成されたＤＲＡＭ制御回路である。なお、コントローラ６１にＤＲＡＭが接続されている場合には、ファームウェアはＤＲＡＭにロードされてもよい。また、ＤＲＡＭの記憶領域の一部がライトバッファとして使用されてもよいし、ＤＲＡＭの記憶領域の別の一部が、半導体ウェハ４０の識別情報に関連付けられたＬ２Ｐテーブルを記憶するために使用されてもよい。
ＤＭＡＣ１１５は、ＣＰＵ１１２の制御の下、ホストコンピュータ２のメモリとスタティックＲＡＭ１１６（またはＤＲＡＭ）との間のデータ転送を実行する。
スタティックＲＡＭ１１６の記憶領域の一部は、半導体ウェハ４０に書き込むべきデータを一時的に記憶するためのライトバッファとして使用されてもよい。また、スタティックＲＡＭ１１６の記憶領域の別の一部は、半導体ウェハ４０の識別情報に関連付けられたＬ２Ｐテーブルを記憶するために使用されてもよい。半導体ウェハ４０の識別情報に関連付けられたＬ２Ｐテーブルの一部分がスタティックＲＡＭ１１６にＬ２Ｐテーブルキャッシュとして記憶されてもよい。
ＥＣＣエンコード／デコード部１１７は、半導体ウェハ４０内のある不揮発性メモリダイにデータを書き込むべき時、データ（書き込むべきデータ）をエンコード（ＥＣＣエンコード）することによってこのデータにエラー訂正コード（ＥＣＣ）を冗長コードとして付加する。半導体ウェハ４０内のある不揮発性メモリダイからデータが読み出された時、ＥＣＣエンコード／デコード部１１７は、読み出されたデータに付加されたＥＣＣを使用して、このデータのエラー訂正を行う（ＥＣＣデコード）。
図８は、コントローラ６１において実行される識別情報書き込み処理の手順を示すフローチャートである。
アクセス対象の半導体ウェハ４０がリーダ＆ライタ（プローバ）１０内のステージ１２に戴置されると（開始）、コントローラ６１は、アクセス対象の半導体ウェハ４０の第２のメモリ領域の識別情報と検査符号とを読み出す。そして、読み出された識別情報と検査符号とが正しい対応関係か否かを判定する検証処理が実行される（ステップＳ１１）。検証処理はコントローラ６１によって実行されてもよいし、ホストコンピュータ２によって実行されてもよい。
読み出された識別情報と検査符号とが正しい対応関係でない場合（つまり対象ウェハが識別済みのウェハでない場合）（ステップＳ１１におけるＮＯ）、コントローラ６１は、ホストコンピュータ２からの要求に基づいて、アクセス対象の半導体ウェハ４０を識別するための識別情報と識別情報に対応する検査符号とをアクセス対象の半導体ウェハ４０の第２のメモリ領域に書き込む（ステップＳ１２）。識別情報はホストコンピュータ２によって発行される。識別情報に対応する検査符号は、ホストコンピュータ２によって発行されてもよいし、コントローラ６１によって識別情報から算出されてもよい。
そして、コントローラ６１は、アクセス対象の半導体ウェハ４０の識別情報に関連付けられているＬ２Ｐテーブルを作成し（ステップＳ１３）、処理を終了する（終了）。
読み出された識別情報と検査符号とが正しい対応関係である場合（つまり対象ウェハが識別済みのウェハである場合）（ステップＳ１１におけるＹＥＳ）、コントローラ６１は、読み出された識別情報に関連付けられているＬ２Ｐテーブルをホストコンピュータ２またはアクセス対象の半導体ウェハ４０の第１のメモリ領域から取得し（ステップＳ１４）、処理を終了する（終了）。ステップＳ１４では、コントローラ６１は、読み出された識別情報に関連付けられているＬ２Ｐテーブルの上位テーブルをホストコンピュータ２から取得し、下位テーブルをアクセス対象の半導体ウェハ４０の第１のメモリ領域から取得してもよい。または、ステップＳ１４では、コントローラ６１は、読み出された識別情報に関連付けられているＬ２Ｐテーブルと、読み出された識別情報に関連付けられているディフェクト情報の双方をホストコンピュータ２から取得してもよい。または、ステップＳ１４では、コントローラ６１は、読み出された識別情報に関連付けられているＬ２Ｐテーブルと、読み出された識別情報に関連付けられているディフェクト情報の双方をアクセス対象の半導体ウェハ４０の第１のメモリ領域から取得してもよい。または、ステップＳ１４では、読み出された識別情報に関連付けられているＬ２Ｐテーブルが上位テーブルと下位テーブルとを含む場合、コントローラ６１は、上位テーブルをホストコンピュータ２から取得し、下位テーブルと読み出された識別情報に関連付けられているディフェクト情報の双方をアクセス対象の半導体ウェハ４０の第１のメモリ領域から取得してもよい。
図９は、コントローラ６１において実行されるデータ書き込み処理およびデータ読み出し処理の手順を示すフローチャートである。
ホストコンピュータ２から要求を受信すると（開始）、コントローラ６１は、受信した要求がライト要求またはリード要求のいずれであるかを判定する（ステップＳ１５）。
受信した要求がライト要求である場合（ステップＳ１５における「ライト要求」）、コントローラ６１は、ライトデータ（ホストコンピュータ２からのデータ）をアクセス対象の半導体ウェハ４０の第１のメモリ領域の物理記憶位置に書き込む（ステップＳ１６）。ステップＳ１６では、コントローラ６１は、取得したディフェクト情報によって示される不良ブロックが書き込み先ブロックとして選択されないように、データが書き込まれるべき物理記憶位置を決定する。
そして、コントローラ６１は、ライトデータが書き込まれた物理記憶位置を示す物理アドレスがライト要求によって指定された論理アドレスに関連付けられるように、アクセス対象の半導体ウェハ４０の識別情報に関連付けられているＬ２Ｐテーブルを更新し（ステップＳ１７）、処理を終了する（終了）。
受信した要求がリード要求である場合（ステップＳ１５における「リード要求」）、コントローラ６１は、アクセス対象の半導体ウェハ４０の識別情報に関連付けられているＬ２Ｐテーブルを参照することによって、リード要求によって指定された論理アドレスに対応する物理アドレスを特定する（ステップＳ１８）。この物理アドレスは、リード対象データが記憶されている、第１のメモリ領域内の物理記憶位置を示す。
コントローラ６１は、特定した物理アドレスに基づいて、リード対象データを第１のメモリ領域内の物理記憶位置から読み出し（ステップＳ１９）、ホストコンピュータ２へ送信し、処理を終了する（終了）。
本実施形態では、第２のメモリ領域に記憶されている識別情報と検査符号とが正しい対応関係でない半導体ウェハは識別情報なしのウェハとして認識される。このため、工場出荷直後の新しい半導体ウェハが誤って識別情報あり半導体ウェハとして扱われることを防止することができる。
このように、半導体ウェハの第２のメモリ領域に識別情報とこの識別情報に対応する検査符号とを書き込むことにより、既にデータが書き込まれている半導体ウェハと、工場出荷直後の新しい半導体ウェハとを正しく区別することが可能となる。工場出荷直後の新しい半導体ウェハの第２のメモリ領域に識別情報とこの識別情報に対応する検査符号とが書き込まれると、この半導体ウェハに対するデータの書き込み及び読み出しが可能となる。
よって、ユーザは工場出荷直後の新しい半導体ウェハをストレージストッカー３０に追加するだけで、ストレージシステム１が扱うことが可能な記憶容量を容易に増やすことが可能となる。
また、ステージ１２に搬送されたアクセス対象の半導体ウェハの第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が既に記憶されている場合には、アクセス対象の半導体ウェハは既にデータが書き込まれているウェハ（識別情報ありの半導体ウェハ）であると判定され、そして、アクセス対象の半導体ウェハの識別情報に関連付けられているＬ２Ｐテーブルがホストコンピュータ２またはアクセス対象の半導体ウェハから取得される。よって、コントローラ６１はアクセス対象の半導体ウェハの識別情報に対応する正しいＬ２Ｐテーブルを参照又は更新することができるので、アクセス対象の半導体ウェハをアクセスするために使用される論理アドレスそれぞれと対象ウェハの物理アドレスそれぞれとの間の対応関係を正しく管理でき、またホストコンピュータ２が指定したリード対象データをアクセス対象の半導体ウェハから正しく読み出すことが可能となる。
また、アクセス対象の半導体ウェハの識別情報に関連付けられているＬ２Ｐテーブルをホストコンピュータ２から取得する場合は、このＬ２Ｐテーブルをアクセス対象の半導体ウェハから読み出す場合に比べ、このＬ２Ｐテーブルをコントローラ６１のＳＲＡＭ１１６（またはＤＲＡＭ）上に迅速に準備することが可能となり、データのリード／ライト性能を高めることができる。
またさらに、ホストコンピュータ２は、識別情報と検査符号とが書き込まれている複数の半導体ウェハにそれぞれに対応する複数の識別情報を管理し、ストレージ搬送機構２０によってストレージストッカー３０からステージ１２に搬送された半導体ウェハの第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されており、且つステージ１２に搬送された半導体ウェハの第２のメモリ領域に記憶されている識別情報がホストコンピュータ２によって指定されたアクセス対象の半導体ウェハの識別情報に一致する、という条件が満たされた場合に、ステージ１２に搬送された半導体ウェハの第１のメモリ領域へのデータの書き込みおよびステージ１２に搬送された半導体ウェハの第１のメモリ領域からのデータの読み出しが許可される。
これにより、たとえホストコンピュータ２によって指定されたアクセス対象の半導体ウェハとは異なる意図しない半導体ウェハがストレージストッカー３０からステージ１２に搬送された場合でも、意図しない半導体ウェハに対するデータの書き込みまたは読み出しが行われてしまうことを防ぐことができる。
図１０は、コントローラ６１において実行される、半導体ウェハ内の全データを消去する処理の手順を示すフローチャートである。
ステージ１２に搬送された半導体ウェハ（対象ウェハ）の第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が既に記憶されている場合には、コントローラ６１は、ホストコンピュータ２からの要求（消去要求）に基づいて対象ウェハ内のデータ全体を消去する際、対象ウェハの第１のメモリ領域の内容と対象ウェハの第２のメモリ領域の内容の双方を消去する。これにより、識別情報ありの半導体ウェハを識別情報なしの半導体ウェハとして再利用することが可能となる。
例えば、ホストコンピュータ２は、対象ウェハの全データを消去するための消去要求をコントローラ６１に送出してもよい。
コントローラ６１が対象ウェハの全データを消去するための消去要求をホストコンピュータ２から受信した場合（ステップＳ２１におけるＹＥＳ）、コントローラ６１は、対象ウェハの第１のメモリ領域の内容と対象ウェハの第２のメモリ領域の内容の双方を消去する（ステップＳ２２）。
このように、ホストコンピュータ２は、対象ウェハの全データを消去するための消去要求をコントローラ６１に送出することによって、コントローラ６１に、対象ウェハの第１のメモリ領域の内容と対象ウェハの第２のメモリ領域の内容の双方を消去させることができる。
図１１は、ホストコンピュータ２の構成例を示すブロック図である。
ホストコンピュータ２は、プロセッサ２０１、メインメモリ２０２、システムコントローラ２０３、等を含む。
プロセッサ２０１はメインメモリ２０２（例えばＤＲＡＭ）にロードされた様々なソフトウェアを実行する。これらソフトウェアには、例えば、アプリケーションプログラム２１１、オペレーティングシステム（ＯＳ）２１２、ファイルシステム２１３、ストレージデバイス３を制御するためのデバイスドライバ２１４、ストレージデバイス３のセッティング等をユーザが管理することを可能にするためのストレージ管理ツール２１６、等が含まれていてもよい。
また、ホストコンピュータ２は、ウェハ識別情報管理テーブル３０１、ウェハ位置情報３０２、識別情報ありの各半導体ウェハに対応するウェハ制御情報４００を、ストレージストッカー３０内の複数の半導体ウェハ４０のための管理データとして管理することができる。図１１に示されているように、ウェハ識別情報管理テーブル３０１、ウェハ位置情報３０２、ウェハ制御情報４００はメインメモリ２０２に記憶されてもよい。ある半導体ウェハ４０に対応するウェハ制御情報４００の少なくとも一部は、この半導体ウェハ４０の第１の記憶領域に記憶されてもよい。
ホストコンピュータ２は、個々の半導体ウェハ４０に固有の識別情報を発行するように構成されている。ホストコンピュータ２は、ウェハ識別情報管理テーブル３０１を用いて、各ストレージの識別情報を管理する。図１１では、ストレージ＃１、ストレージ＃２、ストレージ＃３が識別情報ありの半導体ウェハであり、ストレージ＃４が識別情報なしの半導体ウェハであ場合が例示されている。この場合、ウェハ識別情報管理テーブル３０１においては、ストレージ＃１の第２のメモリ領域に書き込まれている識別情報（ウェハＩＤ＃１１）と、ストレージ＃２の第２のメモリ領域に書き込まれている識別情報（ウェハＩＤ＃１２）と、ストレージ＃３の第２のメモリ領域に書き込まれている識別情報（ウェハＩＤ＃１３）とが管理される。
また、ホストコンピュータ２は、ウェハ位置情報３０２を用いて、ストレージストッカー３０内に保管されている半導体ウェハそれぞれが存在する物理位置（現在の物理位置）を示す位置情報を管理するように構成されている。各半導体ウェハの物理位置は、ストレージストッカー３０内の複数のウェハ保管位置のいずれか、またはステージ１２上の位置を示す。
例えば、ストレージ＃１がストレージストッカー３０内の第１のウェハ保管位置に存在しており、ストレージ＃２がストレージストッカー３０内の第２のウェハ保管位置に存在ており、ストレージ＃３がストレージストッカー３０内の第３のウェハ保管位置からステージ１２に搬送されることによってステージ１２に存在しており、ストレージ＃４がストレージストッカー３０内の第４のウェハ保管位置に存在しているケースにおいては、ウェハ位置情報３０２においては、ストレージ＃１の物理位置としてストレージストッカー３０内の第１のウェハ保管位置を示す物理位置Ｌ１が記憶され、ストレージ＃２の物理位置としてストレージストッカー３０内の第２のウェハ保管位置を示す物理位置Ｌ２が記憶され、ストレージ＃３の物理位置としてステージ１２上の位置を示す物理位置Ｓが記憶され、ストレージ＃４の物理位置としてストレージストッカー３０内の第４のウェハ保管位置を示す物理位置Ｌ４が記憶される。
ストレージ＃１、ストレージ＃２、ストレージ＃３が識別情報ありの半導体ウェハである場合、ホストコンピュータ２においては、ストレージ＃１に対するデータの書き込みおよび読み出しを行うために必要なウェハ制御情報＃１と、ストレージ＃２に対するデータの書き込みおよび読み出しを行うために必要なウェハ制御情報＃２と、ストレージ＃３に対するデータの書き込みおよび読み出しを行うために必要なウェハ制御情報＃３とが管理される。
ウェハ制御情報＃１は、ストレージ＃１として使用される半導体ウェハの識別情報（ウェハＩＤ＃１１）に関連付けられている。ウェハ制御情報＃２は、ストレージ＃２として使用される半導体ウェハの識別情報（ウェハＩＤ＃１２）に関連付けられている。ウェハ制御情報＃３は、ストレージ＃３として使用される半導体ウェハの識別情報（ウェハＩＤ＃１３）に関連付けられている。
ウェハ制御情報＃１は、ウェハＩＤ＃１１に関連付けられたＬ２Ｐテーブル＃１と、ウェハＩＤ＃１１に関連付けられたディフェクト情報＃１とを含んでいてもよい。Ｌ２Ｐテーブル＃１は、ストレージ＃１をアクセスするためにホストコンピュータ２によって使用される論理アドレスそれぞれとストレージ＃１の物理アドレスそれぞれとの間のマッピングを管理するための論理物理アドレス変換テーブルである。ディフェクト情報＃１は、ストレージ＃１内の複数の不揮発性メモリダイに含まれる不良ブロックそれぞれを示す。
ウェハ制御情報＃２は、ウェハＩＤ＃１２に関連付けられたＬ２Ｐテーブル＃２と、ウェハＩＤ＃１２に関連付けられたディフェクト情報＃２とを含んでいてもよい。Ｌ２Ｐテーブル＃２は、ストレージ＃２をアクセスするためにホストコンピュータ２によって使用される論理アドレスそれぞれとストレージ＃２の物理アドレスそれぞれとの間のマッピングを管理するための論理物理アドレス変換テーブルである。ディフェクト情報＃２は、ストレージ＃２内の複数の不揮発性メモリダイに含まれる不良ブロックそれぞれを示す。
ウェハ制御情報＃３は、ウェハＩＤ＃１３に関連付けられたＬ２Ｐテーブル＃３と、ウェハＩＤ＃１３に関連付けられたディフェクト情報＃３とを含んでいてもよい。Ｌ２Ｐテーブル＃３は、ストレージ＃３をアクセスするためにホストコンピュータ２によって使用される論理アドレスそれぞれとストレージ＃３の物理アドレスそれぞれとの間のマッピングを管理するための論理物理アドレス変換テーブルである。ディフェクト情報＃３は、ストレージ＃３内の複数の不揮発性メモリダイに含まれる不良ブロックそれぞれを示す。
なお、各ストレージ（半導体ウェハ）に対応するウェハ制御情報は、さらに、対応する半導体ウェハの各不揮発性メモリダイに対する書き込み動作において使用すべき書き込み電圧、対応する半導体ウェハの各不揮発性メモリダイに対する読み出し動作において使用すべき読み出し電圧を示す情報を含んでいてもよい。
図１２は、ホストコンピュータ２によって制御される「新規書き込み処理」、「追加書き込み処理」、「読み出し処理」、「ウェハ追加処理」、および「ウェハ取り除き処理」それぞれが実行されるべき条件を示すフローチャートである。
「新規書き込み処理」とは、識別情報なしの半導体ウェハに対して初めてデータを書き込むための初回書き込み処理を意味する。識別情報なしの半導体ウェハは、例えば、工場出荷直後の新しい半導体ウェハである。工場出荷直後の新しい半導体ウェハの第１のメモリ領域には意味のあるデータが書き込まれておらず、また第２のメモリ領域にも意味のあるデータ（識別情報等）が書き込まれていない。
「追加書き込み処理」とは、識別情報あり半導体ウェハをストレージストッカー３０からステージ１２に再び搬送して、識別情報あり半導体ウェハに再びデータを書き込むための２回目以降の書き込み処理を意味する。
「読み出し処理」とは、識別情報ありの半導体ウェハからデータを読み出す処理を意味する。
「ウェハ追加処理」は、ストレージストッカー３０にユーザによって追加された工場出荷直後の新しい半導体ウェハを管理するために必要な管理情報を追加するため処理を意味する。
「ウェハ取り除き処理」は、ストレージストッカー３０からユーザによって取り除かれた半導体ウェハに対応する管理情報を削除するための処理を意味する。
以下、「新規書き込み処理」、「追加書き込み処理」、「読み出し処理」、「ウェハ追加処理」、および「ウェハ取り除き処理」の各々が実行されるべき条件を図１２のフローチャートを参照して説明する。
例えば、ユーザ（またはアプリケーションプログラム）からの要求がストレージデバイス３に対するリード／ライト要求である場合（ステップＳ３１における「Ｒｅａｄ／Ｗｒｉｔｅ」）、リード／ライト要求が、ライト要求またはリード要求のいずれであるかがホストコンピュータ２によって判定される（ステップＳ３２）。
リード／ライト要求がライト要求である場合（ステップＳ３２における「Ｗｒｉｔｅ」）、ライト要求が識別情報なしの半導体ウェハに対する書き込み（新規書き込み）または識別情報ありの半導体ウェハに対する書き込み（追加書き込み）のいずれであるかがホストコンピュータ２によって判定される（ステップＳ３３）。
ライト要求が新規書き込みである場合（ステップＳ３３における「新規書き込み」）、「新規書き込み処理」のための手順がホストコンピュータ２によって実行される（ステップＳ３４）。
ライト要求が追加書き込みである場合（ステップＳ３３における「追加書き込み」）、「追加書き込み処理」のための手順がホストコンピュータ２によって実行される（ステップＳ３５）。
リード／ライト要求がリード要求である場合（ステップＳ３２における「Ｒｅａｄ」）、「読み出し処理」のための手順がホストコンピュータ２によって実行される（ステップＳ３６）。
ユーザ（またはアプリケーションプログラム）からの要求がウェハ追加／取り除き要求である場合（ステップＳ３１における「ウェハ追加／取り除き」）、ウェハ追加／取り除き要求が、ウェハ追加要求またはウェハ取り除き要求のいずれであるかがホストコンピュータ２によって判定される（ステップＳ３７）。
ウェハ追加／取り除き要求がウェハ追加要求である場合（ステップＳ３７における「追加」）、「ウェハ追加処理」のための手順がホストコンピュータ２によって実行される（ステップＳ３８）。
ウェハ追加／取り除き要求がウェハ取り除き要求である場合（ステップＳ３７における「取り除き」）、「ウェハ取り除き処理」のための手順がホストコンピュータ２によって実行される（ステップＳ３９）。
図１３は、識別情報ありの半導体ウェハが存在しない初期状態のストレージシステム１を示すブロック図である。
図１３において、ストレージ＃１、ストレージ＃２、ストレージ＃３、ストレージ＃４の各々は、識別情報なしの半導体ウェハ（工場出荷直後の新しい半導体ウェハ）である。ストレージ＃１、ストレージ＃２、ストレージ＃３、ストレージ＃４の各々の第２のメモリ領域には識別情報が記憶されておらず、また検査符号も記憶されていない。ストレージ＃１、ストレージ＃２、ストレージ＃３、ストレージ＃４の各々の第１のメモリ領域にはユーザデータが書き込まれていない。
ストレージ＃１、ストレージ＃２、ストレージ＃４はストレージストッカー３０内の第１のウェハ保管位置、第２のウェハ保管位置、第４のウェハ保管位置にそれぞれ存在しており、ストレージ＃３はステージ１２上に存在している。
ホストコンピュータ２によって管理されているウェハ位置情報３０２においては、ストレージ＃１、ストレージ＃２、ストレージ＃３、ストレージ＃４がそれぞれ存在している物理位置が管理されている。
ストレージ＃１、ストレージ＃２、ストレージ＃３、ストレージ＃４にそれぞれ対応するウェハ制御情報（Ｌ２Ｐテーブルなど）は存在しない。
図１４は、ストレージシステム１において実行される「新規書き込み処理」を説明するための図である。
図１４では、ストレージ＃２に対する「新規書き込み処理」およびストレージ＃１に対する「新規書き込み処理」が実行された後にストレージ＃３に対する「新規書き込み処理」が開始される場合が例示されている。
「新規書き込み処理」が実行されたストレージ＃１、ストレージ＃２の各々は、識別情報ありの半導体ウェハとなる。ストレージ＃１、ストレージ＃２の各々の第２のメモリ領域には、識別情報とこの識別情報に対応する検査符号が記憶されている。またストレージ＃１、ストレージ＃２の各々の第１のメモリ領域には「新規書き込み処理」によってユーザデータが書き込まれている。
ストレージ＃３、ストレージ＃４の各々は、識別情報なしの半導体ウェハである。ストレージ＃３、ストレージ＃４の各々の第２のメモリ領域には識別情報が記憶されておらず、また検査符号も記憶されていない。ストレージ＃３、ストレージ＃４の各々の第１のメモリ領域にはユーザデータが書き込まれていない。
「新規書き込み処理」の実行が完了したストレージ＃１はリーダ＆ライタ（プローバ）１０内のステージ１２から、ストレージ＃１がもともと存在していたストレージストッカー３０内の第１のウェハ保管位置に戻され、代わりにストレージ＃３が「新規書き込み処理」が実行されるべき半導体ウェハとしてストレージストッカー３０からステージ１２に搬送される。
この場合、ウェハ位置情報３０２においては、ストレージ＃１の物理位置とストレージ＃３の物理位置が更新される。ウェハ位置情報３０２によって示されるストレージ＃１の物理位置は、ステージ１２上の位置からストレージストッカー３０内の第１のウェハ保管位置に更新される。
ウェハ位置情報３０２によって示されるストレージ＃３の物理位置は、ストレージストッカー３０内の第３のウェハ保管位置からステージ１２上の位置に更新される。
ホストコンピュータ２の制御の下、コントローラ６１は、ストレージ＃３の第２のメモリ領域から識別情報と検査符号とを読み出す。そして、読み出した識別情報と読み出した検査符号との間の対応関係が正しいか否かを判定する検証処理が実行される。この検証処理はホストコンピュータ２またはコントローラ６１のいずれによって実行されてもよいが、以下では、ホストコンピュータ２が検証処理を実行する場合について例示する。
ホストコンピュータ２は、検証処理を実行して、読み出した識別情報と読み出した検査符号との間の対応関係が正しいか否かを判定する。
読み出した識別情報と読み出した検査符号との間の対応関係が正しい場合には、読み出した識別情報が正しいと判定される。
読み出した識別情報と読み出した検査符号との間の対応関係が正しくない場合には、読み出した識別情報が正しくないと判定される。
読み出した識別情報が正しくない場合、つまりストレージ＃３の第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されていないことが確認された場合、ホストコンピュータ２は、ストレージ＃３を識別するための識別情報を発行する。
そして、ホストコンピュータ２は、コントローラ６１を用いて、発行した識別情報と、発行した識別情報に対応する検査符号とをストレージ＃３の第２のメモリ領域に書き込む。この結果。ホストコンピュータ２はストレージ＃３の第１のメモリ領域にデータ（ユーザデータ）を書き込むことが許可されるので、ストレージ＃３の識別情報に関連付けられたウェハ制御情報を作成する。
作成したウェハ制御情報は、ストレージ＃３に対応するＬ２Ｐテーブル等を含む。ホストコンピュータ２がストレージ＃３に対応するウェハ制御情報（ストレージ＃３に対応するＬ２Ｐテーブル等）をコントローラ６１にロードすることにより、またはコントローラ６１がストレージ＃３に対応するウェハ制御情報（ストレージ＃３に対応するＬ２Ｐテーブル等）をホストコンピュータ２またはストレージ＃３の第１のメモリ領域から取得することにより、ストレージ＃３に対応するウェハ制御情報（ストレージ＃３に対応するＬ２Ｐテーブル等）がコントローラ６１のＳＲＡＭ１１６（またはＤＲＡＭ）に記憶される。
次いで、ホストコンピュータ２からのライト要求の受信に応じて、コントローラ６１は、ホストコンピュータ２からのデータをストレージ＃３の第１のメモリ領域に書き込む。そして、コントローラ６１は、ストレージ＃３に対応するＬ２Ｐテーブルを更新する。
図１５は、ホストコンピュータによって制御される新規書き込み処理の手順を示すフローチャートである。
ホストコンピュータ２は、ウェハ制御情報なし＆ウェハ位置情報ありの対象ウェハが存在するか否かを判定する（ステップＳ４１）。ここで、ウェハ制御情報なし＆ウェハ位置情報ありの対象ウェハとは、対応するウェハ制御情報４００が存在せず且つ物理位置がウェハ位置情報３０２によって管理されている半導体ウェハを意味する。
ウェハ制御情報なし＆ウェハ位置情報ありの対象ウェハが存在しない場合には（ステップＳ４１における「存在しない」）、ホストコンピュータ２は、新規書き込み処理可能な対象ウェハが存在しないので処理不可として決定し（ステップＳ４２）、処理を終了する（終了）。
ウェハ制御情報なし＆ウェハ位置情報ありの対象ウェハが存在する場合には（ステップＳ４１における「存在する」）、ホストコンピュータ２は、ウェハ位置情報３０２によって示される対象ウェハの物理位置に基づいて、対象ウェハがプローブ５１に接続されているか否かを判定する（ステップＳ４３）。
対象ウェハの物理位置がステージ１２上の位置を示す場合には、対象ウェハがプローブ５１に接続されていると判定される。一方、対象ウェハの物理位置がストレージストッカー３０内のあるウェハ保管位置を示す場合には、対象ウェハがプローブ５１に接続されていないと判定される。
対象ウェハがプローブ５１に接続されていない場合（ステップＳ４３における「接続されていない」）、ホストコンピュータ２は、ストレージデバイス３（ストレージ搬送機構２０）を制御することによって、ステージ１２上に存在するストレージをストレージストッカー３０内の対象ウェハと入れ替え、これによって対象ウェハをプローブ５１に接続する（ステップＳ４４）。ステップＳ４４では、ホストコンピュータ２は、対象ウェハが保管されているストレージストッカー３０内のウェハ保管位置を指定する搬送要求をストレージデバイス３に送信してもよい。ステップＳ４４では、さらに、ホストコンピュータ２は、入れ替えられた各ウェハの位置情報を更新する。対象ウェハがプローブ５１に接続されている場合（ステップＳ４３における「接続されている」）には、ホストコンピュータ２は、ステップＳ４４の処理の実行をスキップする。
次いで、ホストコンピュータ２は、コントローラ６１を用いて対象ウェハの第２のメモリ領域から識別情報と検査符号を読み出し、読み出した識別情報が正しいか否かを確認する（ステップＳ４５）。ステップＳ４５では、ホストコンピュータ２は、第２のメモリ領域から読み出した識別情報と検査符号との間の対応関係が正しいか否かを判定する検証処理を実行する。識別情報と検査符号との間の対応関係が正しいことが確認されたならば、読み出した識別情報が正しいこと、つまり対象ウェハが識別情報ありのウェハであると判定される。一方、識別情報と検査符号との間の対応関係が正しくないことが確認されたならば、読み出した識別情報が正しくない、つまり対象ウェハが識別情報なしのウェハであると判定される。一般に、対象ウェハが製造直後の新しい半導体ウェハである場合には、第２のメモリ領域から識別情報および検査符号としてそれぞれ読み出した値のいずれもランダムな値である。この場合、読み出した識別情報と読み出した検査符号は互いに無関係であるので、読み出した識別情報が正しくないこと、つまり対象ウェハが識別情報なしのウェハであると判定することができる。
識別情報が正しいと判定された場合には（ステップＳ４５における「正しい＝識別情報あり」）、ホストコンピュータ２は、ウェハ制御情報なしのウェハが識別情報を記憶している、というイレギュラーな状態が生じているので、エラーと判定し（ステップＳ４６）、処理を終了する（終了）。
一方、識別情報が正しくないと判定された場合には（ステップＳ４５における「正しくない＝識別情報なし」）、ホストコンピュータ２は、対象ウェハを識別するための識別情報を発行し、そして、識別情報の書き込みを要求する所定の要求をコントローラ６１に送信することによって、発行した識別情報と発行した識別情報に対応する検査符号とを対象ウェハの第２のメモリ領域に書き込む（ステップＳ４７）。ステップＳ４７では、コントローラ６１は、ホストコンピュータ２からの所定の要求の受信に応じて、識別情報とこの識別情報に対応する検査符号とを対象ウェハの第２のメモリ領域に書き込む。
ホストコンピュータ２は、コントローラ６１にライト要求を送信することによって、対象ウェハの第１のメモリ領域にデータ（ユーザデータ）を書き込む（ステップＳ４８）。ステップＳ４８では、コントローラ６１は、ホストコンピュータ２からのライト要求の受信に応じて、ホストコンピュータ２からのデータ（ユーザデータ）を対象ウェハの第１のメモリ領域内の物理記憶位置に書き込む。
ホストコンピュータ２は、作成した制御情報が対象ウェハの識別情報に関連付けられるように、作成した制御情報をウェハ制御情報４００に追加し（ステップＳ４９）、処理を終了する（終了）。ステップＳ４９では、コントローラ６１は、対象ウェハに対応するウェハ制御情報（Ｌ２Ｐテーブル等）をホストコンピュータ２または対象ウェハの第１のメモリ領域から取得し、ユーザデータが書き込まれた第１のメモリ領域内の物理記憶位置を示す物理アドレスがライト要求によって指定された論理アドレスに関連付けられるように、対象ウェハに対応するＬ２Ｐテーブルを更新する。さらに、所定のタイミングで、コントローラ６１は、更新されたＬ２Ｐテーブルの内容をホストコンピュータ２のメインメモリに、または対象ウェハの第１のメモリ領域に書き戻す処理も行う。
図１６は、ストレージシステム１において実行される追加書き込み処理を説明するための図である。
図１６では、ストレージストッカー３０に保管されている識別情報ありのストレージ＃３に対する追加書き込み処理を行う場合が例示されている。
ステージ１２上にストレージ＃１（識別情報ありのストレージ）が存在している場合、ストレージ＃１はリーダ＆ライタ（プローバ）１０内のステージ１２から、ストレージ＃１がもともと存在していたストレージストッカー３０内の第１のウェハ保管位置またはストレージストッカー３０内の空いている他のウェハ保管位置に戻され、代わりにストレージ＃３が「追加書き込み処理」が実行されるべきアクセス対象の半導体ウェハとしてストレージストッカー３０からステージ１２に搬送される。
ウェハ位置情報３０２においては、ストレージ＃１の物理位置とストレージ＃３の物理位置が更新される。ウェハ位置情報３０２によって示されるストレージ＃１の物理位置は、ステージ１２上の位置からストレージストッカー３０内の第１のウェハ保管位置に更新される。ウェハ位置情報３０２によって示されるストレージ＃３の物理位置は、ストレージストッカー３０内の第３のウェハ保管位置からステージ１２上の位置に更新される。
ホストコンピュータ２の制御の下、コントローラ６１は、ストレージ＃３の第２のメモリ領域から識別情報と検査符号とを読み出す。そして、読み出した識別情報と読み出した検査符号との間の対応関係が正しいか否かを判定する検証処理が実行される。この検証処理はホストコンピュータ２またはコントローラ６１のいずれによって実行されてもよいが、以下では、ホストコンピュータ２が検証処理を実行する場合について例示する。
ホストコンピュータ２は、検証処理を実行して、読み出した識別情報と読み出した検査符号との間の対応関係が正しいか否かを判定する。
読み出した識別情報と読み出した検査符号との対応関係が正しい場合には、読み出した識別情報が正しいと判定される。
読み出した識別情報と読み出した検査符号との対応関係が正しくない場合には、読み出した識別情報が正しくないと判定される。
読み出した識別情報と読み出した検査符号との間の対応関係が正しい場合には、ホストコンピュータ２は、ステージ１２に搬送された半導体ウェハが書き込み対象の半導体ウェハ（ここではストレージ＃３）であることを確認するために、読み出した識別情報がホストコンピュータ２によって管理されているストレージ＃３の識別情報（ウェハＩＤ＃１３）に一致するか否かを判定する。読み出した識別情報がホストコンピュータ２によって管理されているストレージ＃３の識別情報（ウェハＩＤ＃１３）に一致する場合、ステージ１２に搬送された半導体ウェハがストレージ＃３であることが確認される。この場合、ホストコンピュータ２は、ストレージ＃３に対して「追加書き込み処理」を実行すること、つまり識別情報ありのストレージ＃３の第１のメモリ領域にデータを書き込むことが許可される。
ホストコンピュータ２がストレージ＃３に対応するウェハ制御情報（ストレージ＃３に対応するＬ２Ｐテーブル等）をコントローラ６１にロードすることにより、またはコントローラ６１がストレージ＃３に対応するウェハ制御情報（ストレージ＃３に対応するＬ２Ｐテーブル等）をホストコンピュータ２またはストレージ＃３の第１のメモリ領域から取得することにより、ストレージ＃３に対応するウェハ制御情報（ストレージ＃３に対応するＬ２Ｐテーブル等）がコントローラ６１のＳＲＡＭ１１６（またはＤＲＡＭ）に記憶される。
次いで、ホストコンピュータ２からのライト要求の受信に応じて、コントローラ６１は、ホストコンピュータ２からのデータをストレージ＃３の第１のメモリ領域に書き込む。そして、コントローラ６１は、ストレージ＃３に対応するＬ２Ｐテーブルを更新する。
図１７は、ホストコンピュータ２によって制御される追加書き込み処理の一部分の手順を示すフローチャートである。
ホストコンピュータ２は、ウェハ制御情報あり＆ウェハ位置情報ありの対象ウェハが存在するか否かを判定する（ステップＳ５１）。ここで、ウェハ制御情報あり＆ウェハ位置情報ありの対象ウェハとは、対応するウェハ制御情報４００が存在しており且つ物理位置が管理されている半導体ウェハを意味する。
ウェハ制御情報あり＆ウェハ位置情報ありの対象ウェハが存在しない場合には（ステップＳ５１における「存在しない」）、ホストコンピュータ２は、追加書き込み処理可能な対象ウェハが存在しないので処理不可として決定し（ステップＳ５２）、処理を終了する（終了）。
ウェハ制御情報あり＆ウェハ位置情報ありの対象ウェハが存在する場合には（ステップＳ５１における「存在する」）、ホストコンピュータ２は、ウェハ制御情報４００とウェハ位置情報３０２とから対象ウェハの識別情報を特定する（ステップＳ５３）。ステップＳ５３では、ウェハ制御情報４００とウェハ位置情報３０２とに基づいて、対応するウェハ制御情報４００が存在しており且つ物理位置が管理されている、という条件を満たすウェハを対象ウェハとして探索し、そして探索したウェハに対応する識別情報をウェハ識別情報管理テーブル３０１から取得してもよい。
次いで、ホストコンピュータ２は、ウェハ位置情報３０２によって示される対象ウェハの物理位置に基づいて、対象ウェハがプローブ５１に接続されているか否かを判定する（ステップＳ５４）。
対象ウェハの物理位置がステージ１２上の位置を示す場合には、対象ウェハがプローブ５１に接続されていると判定される。一方、対象ウェハの物理位置がストレージストッカー３０内のあるウェハ保管位置を示す場合には、対象ウェハがプローブ５１に接続されていないと判定される。
対象ウェハがプローブ５１に接続されていない場合（ステップＳ５４における「接続されていない」）、ホストコンピュータ２は、ストレージデバイス３のストレージ搬送機構２０を制御することによって、ステージ１２上に存在するストレージをストレージストッカー３０内の対象ウェハと入れ替え、これによって対象ウェハをプローブ５１に接続する（ステップＳ５５）。ステップＳ５５では、ホストコンピュータ２は、対象ウェハが保管されているストレージストッカー３０内のウェハ保管位置を指定する搬送要求をストレージデバイス３に送信してもよい。ステップＳ５５では、さらに、ホストコンピュータ２は、入れ替えられた各ウェハの位置情報を更新する。対象ウェハがプローブ５１に接続されている場合（ステップＳ５４における「接続されている」）には、ホストコンピュータ２は、ステップＳ５５の処理の実行をスキップする。
次いで、ホストコンピュータ２は、コントローラ６１を用いて対象ウェハの第２のメモリ領域から識別情報と検査符号を読み出し、読み出した識別情報が正しいか否かを確認する（ステップＳ５６）。ステップＳ５６では、ホストコンピュータ２は、第２のメモリ領域から読み出した識別情報と検査符号との間の対応関係が正しいか否かを判定する検証処理を実行する。識別情報と検査符号との間の対応関係が正しいことが確認されたならば、読み出した識別情報が正しいこと、つまり対象ウェハが識別情報ありのウェハであると判定される。一方、識別情報と検査符号との間の対応関係が正しくないことが確認されたならば、読み出した識別情報が正しくない、つまり対象ウェハが識別情報なしのウェハであると判定される。
識別情報が正しくないと判定された場合には（ステップＳ５６における「正しくない＝識別情報なし」）、ホストコンピュータ２は、ウェハ制御情報ありのウェハが識別情報を記憶していない、というイレギュラーな状態が生じているので、エラーと判定し（ステップＳ５７）、処理を終了する（終了）。例えば、製造直後の新しい半導体ウェハが誤ってステージ１２に搬送された場合には、この半導体ウェハの第２のメモリ領域から識別情報および検査符号としてそれぞれ読み出した値のいずれもランダムな値である。この場合、読み出した識別情報と読み出した検査符号は互いに無関係であるので、読み出した識別情報が正しくないこと、つまり対象ウェハが識別情報なしのウェハであると判定することができる。したがって、識別情報と検査符号との間の対応関係が正しいか否かを判定することにより、工場出荷直後の新しい半導体ウェハの第２のメモリ領域内に記憶されているランダムな値が誤って識別情報として扱われてしまい、これによって工場出荷直後の新しい半導体ウェハ（識別情報なしのウェハ）が誤ってアクセスされてしまうことを防止することが可能となる。
一方、識別情報が正しいと判定された場合には（ステップＳ５６における「正しい＝識別情報あり」）、ホストコンピュータ２は、読み出した識別情報が、ステップＳ５３で事前に特定した識別情報に一致するか否かを判定する（ステップＳ５８）。
読み出した識別情報がステップＳ５３で事前に特定した識別情報に一致しない場合（ステップＳ５８における「一致しない」）、ホストコンピュータ２は、意図したウェハとは異なるウェハ（識別情報ありの別のウェハ）がステージ１２に搬送されているので、エラーと判定し（ステップＳ５９）、処理を終了する（終了）。この場合、ウェハ位置情報が壊れている可能性も考えられる。
読み出した識別情報がステップＳ５３で事前に特定した識別情報に一致する場合（ステップＳ５８における「一致する」）、処理は、図１８のステップＳ６０に進む。
ステップＳ６０において、ホストコンピュータ２は、対象ウェハの識別情報に関連付けられたウェハ制御情報（対象ウェハの識別情報に関連付けられたＬ２Ｐテーブル等）をコントローラ６１にロードする。ステップＳ６０では、コントローラ６１が、対象ウェハの識別情報に関連付けられたウェハ制御情報（対象ウェハの識別情報に関連付けられたＬ２Ｐテーブル等）をホストコンピュータ２または対象ウェハの第１のメモリ領域から取得してもよい。
そして、ホストコンピュータ２は、コントローラ６１にライト要求を送信することによって、対象ウェハの第１のメモリ領域にデータ（ユーザデータ）を書き込む（ステップＳ６１）。ステップＳ６１では、コントローラ６１は、ホストコンピュータ２からのライト要求の受信に応じて、ホストコンピュータ２からのデータ（ユーザデータ）を対象ウェハの第１のメモリ領域内の物理記憶位置に書き込む。
そして、コントローラ６１は、ユーザデータが書き込まれた第１のメモリ領域内の物理記憶位置を示す物理アドレスがライト要求によって指定された論理アドレスに関連付けられるように、対象ウェハに対応するＬ２Ｐテーブルを更新し（ステップＳ６２）、処理を終了する（終了）。さらに、所定のタイミングで、コントローラ６１は、更新されたＬ２Ｐテーブルの内容をホストコンピュータ２のメインメモリに、または対象ウェハの第１のメモリ領域に書き戻す処理も行う。
図１９は、ストレージシステム１において実行される読み出し処理を説明するための図である。
図１９では、ストレージストッカー３０に保管されている識別情報ありのストレージ＃３に対する読み出し処理を行う場合が例示されている。
ステージ１２上にストレージ＃１（識別情報ありのストレージ）が存在している場合、ストレージ＃１はリーダ＆ライタ（プローバ）１０内のステージ１２から、ストレージ＃１がもともと存在していたストレージストッカー３０内の第１のウェハ保管位置に戻され、代わりにストレージ＃３が「読み出し処理」が実行されるべきアクセス対象の半導体ウェハとしてストレージストッカー３０からステージ１２に搬送される。
ウェハ位置情報３０２においては、ストレージ＃１の物理位置とストレージ＃３の物理位置が更新される。ウェハ位置情報３０２によって示されるストレージ＃１の物理位置は、ステージ１２上の位置からストレージストッカー３０内の第１のウェハ保管位置に更新される。ウェハ位置情報３０２によって示されるストレージ＃３の物理位置は、ストレージストッカー３０内の第３のウェハ保管位置からステージ１２上の位置に更新される。
ホストコンピュータ２の制御の下、コントローラ６１は、ストレージ＃３の第２のメモリ領域から識別情報と検査符号とを読み出す。そして、読み出した識別情報と読み出した検査符号との間の対応関係が正しいか否かを判定する検証処理が実行される。この検証処理はホストコンピュータ２またはコントローラ６１のいずれによって実行されてもよいが、以下では、ホストコンピュータ２が検証処理を実行する場合について例示する。
ホストコンピュータ２は、検証処理を実行して、読み出した識別情報と読み出した検査符号との間の対応関係が正しいか否かを判定する。
読み出した識別情報と読み出した検査符号との間の対応関係が正しい場合には、読み出した識別情報が正しいと判定される。
読み出した識別情報と読み出した検査符号との間の対応関係が正しくない場合には、読み出した識別情報が正しくないと判定される。
読み出した識別情報と読み出した検査符号との間の対応関係が正しい場合には、ホストコンピュータ２は、ステージ１２に搬送された半導体ウェハが読み出し対象の半導体ウェハ（ここではストレージ＃３）であることを確認するために、読み出した識別情報がホストコンピュータ２によって管理されているストレージ＃３の識別情報（ウェハＩＤ＃１３）に一致するか否かを判定する。読み出した識別情報がホストコンピュータ２によって管理されているストレージ＃３の識別情報（ウェハＩＤ＃１３）に一致する場合、ステージ１２に搬送された半導体ウェハがストレージ＃３であることが確認される。この場合、ホストコンピュータ２は、ストレージ＃３に対して「読み出し処理」を実行すること、つまり識別情報ありのストレージ＃３の第１のメモリ領域からデータを読み出すことが許可される。
ホストコンピュータ２がストレージ＃３に対応するウェハ制御情報（ストレージ＃３に対応するＬ２Ｐテーブル等）をコントローラ６１にロードすることにより、またはコントローラ６１がストレージ＃３に対応するウェハ制御情報（ストレージ＃３に対応するＬ２Ｐテーブル等）をホストコンピュータ２またはストレージ＃３の第１のメモリ領域から取得することにより、ストレージ＃３に対応するウェハ制御情報（ストレージ＃３に対応するＬ２Ｐテーブル等）がコントローラ６１のＳＲＡＭ１１６（またはＤＲＡＭ）に記憶される。
次いで、ホストコンピュータ２からのリード要求の受信に応じて、コントローラ６１は、ストレージ＃３に対応するＬ２Ｐテーブルを参照することによって、リード要求によって指定された論理アドレスに対応する物理アドレスを取得する。コントローラ６１は、取得した物理アドレスに基づいて、ストレージ＃３の第１のメモリ領域からデータを読み出す。そして、コントローラ６１は、読み出したデータをホストコンピュータ２に送信する。
図２０は、読み出し処理の一部分の手順を示すフローチャートである。
ホストコンピュータ２は、ウェハ制御情報あり＆ウェハ位置情報ありの対象ウェハが存在するか否かを判定する（ステップＳ７１）。ここで、ウェハ制御情報あり＆ウェハ位置情報ありの対象ウェハとは、対応するウェハ制御情報４００が存在しており且つ物理位置が管理されている半導体ウェハを意味する。
ウェハ制御情報あり＆ウェハ位置情報ありの対象ウェハが存在しない場合には（ステップＳ７１における「存在しない」）、ホストコンピュータ２は、読み出したいデータを記憶している対象ウェハが存在しないので処理不可として決定し（ステップＳ７２）、処理を終了する（終了）。
ウェハ制御情報あり＆ウェハ位置情報ありの対象ウェハが存在する場合には（ステップＳ７１における「存在する」）、ホストコンピュータ２は、ウェハ制御情報４００とウェハ位置情報３０２とから対象ウェハの識別情報を特定する（ステップＳ７３）。ステップＳ７３では、ホストコンピュータ２は、ウェハ制御情報４００とウェハ位置情報３０２とに基づいて、対応するウェハ制御情報４００が存在しており且つ物理位置が管理されている、という条件を満たすウェハを対象ウェハとして探索し、そして探索したウェハに対応する識別情報をウェハ識別情報管理テーブル３０１から取得してもよい。
次いで、ホストコンピュータ２は、ウェハ位置情報３０２によって示される対象ウェハの物理位置に基づいて、対象ウェハがプローブ５１に接続されているか否かを判定する（ステップＳ７４）。
対象ウェハの物理位置がステージ１２上の位置を示す場合には、対象ウェハがプローブ５１に接続されていると判定される。一方、対象ウェハの物理位置がストレージストッカー３０内のあるウェハ保管位置を示す場合には、対象ウェハがプローブ５１に接続されていないと判定される。
対象ウェハがプローブ５１に接続されていない場合（ステップＳ７４における「接続されていない」）、ホストコンピュータ２は、ストレージデバイス３のストレージ搬送機構２０を制御することによって、ステージ１２上に存在するストレージをストレージストッカー３０内の対象ウェハと入れ替え、これによって対象ウェハをプローブ５１に接続する（ステップＳ７５）。ステップＳ７５では、ホストコンピュータ２は、対象ウェハが保管されているストレージストッカー３０内のウェハ保管位置を指定する搬送要求をストレージデバイス３に送信してもよい。ステップＳ７５では、さらに、ホストコンピュータ２は、入れ替えられた各ウェハの位置情報を更新する。対象ウェハがプローブ５１に接続されている場合（ステップＳ７４における「接続されている」）には、ホストコンピュータ２は、ステップＳ７５の処理の実行をスキップする。
次いで、ホストコンピュータ２は、コントローラ６１を用いて対象ウェハの第２のメモリ領域から識別情報と検査符号を読み出し、読み出した識別情報が正しいか否かを確認する（ステップＳ７６）。ステップＳ７６では、ホストコンピュータ２は、第２のメモリ領域から読み出した識別情報と検査符号との間の対応関係が正しいか否かを判定する検証処理を実行する。識別情報と検査符号との間の対応関係が正しいことが確認されたならば、読み出した識別情報が正しいこと、つまり対象ウェハが識別情報ありのウェハであると判定される。一方、識別情報と検査符号との間の対応関係が正しくないことが確認されたならば、読み出した識別情報が正しくない、つまり対象ウェハが識別情報なしのウェハであると判定される。
識別情報が正しくないと判定された場合には（ステップＳ７６における「正しくない＝識別情報なし」）、ホストコンピュータ２は、ウェハ制御情報ありのウェハが識別情報を記憶していない、というイレギュラーな状態が生じているので、エラーと判定し（ステップＳ７７）、処理を終了する（終了）。例えば、製造直後の新しい半導体ウェハが誤ってステージ１２に搬送された場合には、この半導体ウェハの第２のメモリ領域から識別情報および検査符号としてそれぞれ読み出した値のいずれもランダムな値である。この場合、読み出した識別情報と読み出した検査符号は互いに無関係であるので、読み出した識別情報が正しくない、つまり対象ウェハが識別情報なしのウェハであると判定することができる。したがって、識別情報と検査符号との間の対応関係が正しいか否かを判定することにより、工場出荷直後の新しい半導体ウェハ（識別情報なしのウェハ）が、既にデータの書き込みに使用されている識別情報ありの半導体ウェハとして誤ってアクセスされてしまうことを防止することが可能となる。
一方、識別情報が正しいと判定された場合には（ステップＳ７６における「正しい＝識別情報あり」）、ホストコンピュータ２は、読み出した識別情報が、ステップＳ７３で事前に特定した識別情報に一致するか否かを判定する（ステップＳ７８）。
読み出した識別情報がステップＳ７３で事前に特定した識別情報に一致しない場合（ステップＳ７８における「一致しない」）、ホストコンピュータ２は、意図したウェハとは異なるウェハ（識別情報ありの別のウェハ）がステージ１２に搬送されているので、エラーと判定し（ステップＳ７９）、処理を終了する（終了）。この場合、ウェハ位置情報が壊れている可能性も考えられる。
読み出した識別情報がステップＳ７３で事前に特定した識別情報に一致する場合（ステップＳ７８における「一致する」）、処理は、図２１のステップＳ８０に進む。
ステップＳ８０において、ホストコンピュータ２は、対象ウェハの識別情報に関連付けられたウェハ制御情報（対象ウェハの識別情報に関連付けられたＬ２Ｐテーブル等）をコントローラ６１にロードする。ステップＳ８０では、コントローラ６１が、対象ウェハの識別情報に関連付けられたウェハ制御情報（対象ウェハの識別情報に関連付けられたＬ２Ｐテーブル等）をホストコンピュータ２または対象ウェハの第１のメモリ領域から取得してもよい。
そして、ホストコンピュータ２は、コントローラ６１にリード要求を送信することによって、対象ウェハの第１のメモリ領域からデータ（ユーザデータ）を読み出し（ステップＳ８１）、処理を終了する（終了）。
ステップＳ８１では、コントローラ６１は、対象ウェハの識別情報に関連付けられたＬ２Ｐテーブルを参照することによって、ホストコンピュータ２から受信したリード要求によって指定された論理アドレスに対応する物理アドレスをＬ２Ｐテーブルから取得する。コントローラ６１は、取得した物理アドレスに基づいて、対象ウェハの第１のメモリ領域からデータを読み出す。そして、コントローラ６１は、読み出したデータをホストコンピュータ２に送信する。
図２２は、ストレージシステム１において実行されるウェハ追加処理を説明するための図である。
図２２では、ストレージ＃１～ストレージ＃４の物理位置がウェハ位置情報３０２によって管理されている状態で、ストレージ＃５がユーザによってストレージストッカー３０内の例えば第５のウェハ保管位置に物理的に追加された場合が例示されている。ストレージ＃５は、例えば、工場出荷直後の新しい半導体ウェハである（識別情報なしのウェハ）。
この場合、ホストコンピュータ２は、ストレージ＃５の物理位置を示す位置情報をウェハ位置情報３０２に追加する。新しいストレージ（半導体ウェハ）がストレージストッカー３０に物理的に追加されたことおよび新しいストレージ（半導体ウェハ）が物理的に追加されたストレージストッカー３０内のウェハ保管位置は、ストレージストッカー３０内の各保管位置に設けられたセンサによって自動的に検出するようにしてもよい。あるいは、ユーザがストレージ管理ツール２１６を操作することによって新しいストレージがストレージストッカー３０に物理的に追加されたことを示す情報および新しいストレージが物理的に追加された保管位置を示す情報をホストコンピュータ２に入力したことをトリガーとして、ホストコンピュータ２が新しいストレージがストレージストッカー３０に物理的に追加されたことを検出してもよい。
図２３は、ウェハ追加処理の手順を示すフローチャートである。
ホストコンピュータ２が、ストレージストッカー３０内のウェハ保管位置に新しいストレージ（半導体ウェハ）が物理的に追加されたことを検出した場合（ステップＳ９１におけるＹＥＳ）、ホストコンピュータ２は、この新しいストレージの物理位置を示す位置情報をウェハ位置情報３０２に追加し（ステップＳ９２）、処理を終了する（終了）。
追加された新しいストレージに対応するウェハ制御情報は、追加された新しいストレージに対する新規書き込み処理を実行する際に作成してもよい。また、追加された新しいストレージに対応する識別情報も追加された新しいストレージに対する新規書き込み処理を実行する際に発行してもよい。
図２４は、ストレージシステム１において実行されるウェハ取り除き処理を説明するための図である。
図２４では、ストレージ＃１～ストレージ＃４の物理位置がウェハ位置情報３０２によって管理されている状態で、ストレージ＃４がユーザによってストレージストッカー３０から取り除かれた場合が例示されている。ストレージ＃４は、識別情報ありの半導体ウェハである。
この場合、ホストコンピュータ２は、ストレージ＃４の物理位置を示す位置情報をウェハ位置情報３０２から削除する。また、ホストコンピュータ２は、ストレージ＃４の識別情報に関連付けられているウェハ制御情報も削除してもよい。
ストレージがストレージストッカー３０から取り除かれたことおよびストレージが取り除かれたストレージストッカー３０内のウェハ保管位置は、ストレージストッカー３０内の各保管位置に設けられたセンサによって自動的に検出するようにしてもよい。あるいは、ユーザがストレージ管理ツール２１６を操作することによってストレージが取り除かれたことを示す情報およびストレージが取り除かれた保管位置を示す情報をホストコンピュータ２に入力したことをトリガーとして、ホストコンピュータ２が、ストレージがストレージストッカー３０から取り除かれたことを検出してもよい。
図２５は、ウェハ取り除き処理の手順を示すフローチャートである。
ホストコンピュータ２が、ストレージストッカー３０からストレージ（半導体ウェハ）が物理的に取り除かれたことを検出した場合（ステップＳ１０１におけるＹＥＳ）、ホストコンピュータ２は、物理的に取り除かれたストレージの物理位置を示す位置情報をウェハ位置情報３０２から削除し（ステップＳ１０２）、処理を終了する（終了）。
物理的に取り除かれたストレージに対応するウェハ制御情報が存在する場合には、ホストコンピュータ２は、物理的に取り除かれたストレージに対応するウェハ制御情報も削除してもよい。
以上説明したように、本実施形態によれば、コントローラ６１は、半導体ウェハ４０の第２のメモリ領域に識別情報とこの識別情報の整合性をチェックするための検査符号とを書き込む。これにより、既にデータが書き込まれている半導体ウェハと、工場出荷直後の新しい半導体ウェハとを正しく区別することが可能となる。
ステージ１２に搬送された対象ウェハの第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合には、コントローラ６１は、この対象ウェハの識別情報に関連付けられているＬ２Ｐテーブルをホストコンピュータ２または対象ウェハの第１のメモリ領域から取得する。よって、コントローラ６１は対象ウェハの識別情報に対応する正しいＬ２Ｐテーブルを参照又は更新することができるので、対象ウェハをアクセスするために使用される論理アドレスそれぞれと対象ウェハの物理アドレスそれぞれとの間の対応関係を正しく管理でき、またホストコンピュータ２が指定したリード対象データを対象ウェハから正しく読み出すことが可能となる。
一方、ステージ１２に搬送された対象ウェハの第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が既に記憶されていない場合には、コントローラ６１は、ホストコンピュータ２からの要求に基づいて、対象ウェハを識別する識別情報とこの識別情報の整合性をチェックする検査符号とを対象ウェハの第２のメモリ領域に書き込む。これにより、対象ウェハに対するデータの書き込み及び読み出しが可能となる。よって、例えば、ユーザが工場出荷直後の新しい半導体ウェハをストレージストッカー３０に追加するだけで、ストレージシステム１が扱うことが可能な記憶容量を容易に増やすことが可能となる。
またホストコンピュータ２は、識別情報と検査符号とが書き込まれている複数の半導体ウェハにそれぞれに対応する複数の識別情報を管理する。さらに、ホストコンピュータ２は、ストレージ搬送機構２０によってストレージストッカー３０からステージ１２に搬送された半導体ウェハの第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されており、且つステージ１２に搬送された半導体ウェハの第２のメモリ領域に記憶されている識別情報がホストコンピュータ２によって指定されたアクセス対象の半導体ウェハの識別情報に一致する場合、ステージ１２に搬送された半導体ウェハの第１のメモリ領域へのデータの書き込みおよびステージ１２に搬送された半導体ウェハの第１のメモリ領域からのデータの読み出しが許可される。よって、ホストコンピュータ２によって指定されたアクセス対象の半導体ウェハとは異なる意図しない半導体ウェハがストレージストッカー３０からステージ１２に搬送された場合でも、意図しない半導体ウェハに対するデータの書き込みまたは読み出しが行われてしまうことを防ぐことができ、半導体ウェハをストレージとして使用するストレージシステム１の信頼性を向上させることができる。
また、ホストコンピュータ２は、半導体ウェハ４０がそれぞれ保管されているウェハ保管位置を管理している。ホストコンピュータ２は、アクセス対象の半導体ウェハ４０が保管されているウェハ保管位置を指定する搬送要求をストレージデバイス３に送信することによって、アクセス対象の半導体ウェハ４０をストレージストッカー３０内の指定されたウェハ保管位置からリーダ＆ライタ（プローバ）１０内のステージ１２に搬送すべきことをストレージデバイス３（ストレージ搬送機構２０）に指示することができる。したがって、ホストコンピュータ２は、ストレージストッカー３０内の複数の半導体ウェハ４０のうちの所望の半導体ウェハ４０をステージ１２に搬送することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ ストレージシステム
２ ホストコンピュータ
３ ストレージデバイス
１０ リーダ＆ライタ（プローバ）
１１ プローブカード
１２ ステージ
１３ 駆動部
２０ ストレージ搬送機構
２１ 支持体
２２ トレー
４０ 半導体ウェハ
４１ 電極（パッド）
５１ プローブピン（プローブ）
６１ コントローラ
６１－１、６１－２、６１－３、６１－４、６１－５、６１－６、６１－７、６１－８、６１－９、６１－１０、６１－１１、６１－１２、６１－１３、６１－１４、６１－１５、６１－１６ メモリコントローラ
７０ 不揮発性メモリダイ
１０１ 第１のメモリ領域
１０２ 第２のメモリ領域
Ｂ０、Ｂ１、Ｂ２、Ｂｊ－１ ブロック
Ｐ０、Ｐ１、Ｐｋ－１ ページ
１１０ バス
１１１ ホストインタフェース回路（ホストＩ／Ｆ）
１１２ ＣＰＵ
１１３ ＮＡＮＤインタフェース回路（ＮＡＮＤ Ｉ／Ｆ）
１１４ ダイナミックＲＡＭインタフェース回路（ＤＲＡＭ Ｉ／Ｆ）
１１５ 直接メモリアクセスコントローラ（ＤＭＡＣ）
１１６ スタティックＲＡＭ（ＳＲＡＭ）
１１７ ＥＣＣエンコード／デコード部
２０１ プロセッサ
２０２ メインメモリ
２０３ システムコントローラ
２１１ アプリケーションプログラム
２１２ オペレーティングシステム（ＯＳ）
２１３ ファイルシステム
２１４ デバイスドライバ
２１６ ストレージ管理ツール
３０１ ウェハ識別情報管理テーブル
３０２ ウェハ位置情報
４００ ウェハ制御情報

Claims (26)

  1. データの書き込みまたは読み出しが可能な複数のメモリダイを含むストレージ媒体と、
    データの書き込みまたは読み出しを行うための複数の端子と、
    前記端子と接続されたコントローラとを含み、
    前記ストレージ媒体は、
    前記端子と接続可能な電極と、
    ユーザーデータを記憶可能な第１のメモリ領域と、
    前記ストレージ媒体の識別のための識別情報と前記識別情報の整合性をチェックするための検査符号とを記憶可能な第２のメモリ領域とを含み、
    前記コントローラは、前記第２のメモリ領域から前記識別情報および前記検査符号を読み出し可能であり、
    前記コントローラは、前記第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されていない場合、前記ストレージ媒体を識別する第１の識別情報及び前記第１の識別情報の整合性をチェックする第１の検査符号を、前記第２のメモリ領域に書き込む、
    ストレージデバイス。
  2. 前記電極、前記第１のメモリ領域および前記第２のメモリ領域は、前記メモリダイに含まれる、
    請求項１に記載したストレージデバイス。
  3. プローブカードを更に備え、
    前記端子及び前記コントローラは、前記プローブカードに含まれる、
    請求項１に記載したストレージデバイス。
  4. 前記ストレージ媒体が載置可能なステージと、
    駆動部と、を更に備え、
    前記駆動部は、前記プローブカードまたは前記ステージを移動させて、前記ステージに載置された前記ストレージ媒体の電極と前記端子とを接触させる、
    請求項３に記載したストレージデバイス。
  5. 各々が複数のメモリダイを含む複数のストレージ媒体を保管可能なストッカーを更に備える、
    請求項１に記載したストレージデバイス。
  6. 前記ストレージ媒体が載置可能なステージと、
    前記ストッカーから前記ステージにストレージ媒体を搬送する搬送機構と、を更に備え、
    前記搬送機構は、前記ステージに載置されたストレージ媒体を、前記ストッカー内の前記複数のストレージ媒体のいずれか一つと入れ替え可能である、
    請求項５に記載したストレージデバイス。
  7. 前記コントローラは、前記第１のメモリ領域の内容全体を消去する際、前記第１のメモリ領域の内容と前記第２のメモリ領域の内容の双方を消去するように構成されている、
    請求項１に記載したストレージデバイス。
  8. ホストコンピュータとストレージデバイスとを含むストレージシステムであって、
    前記ストレージデバイスは、
    プローブカードを装着可能なリーダ＆ライタと、
    各々が複数のメモリダイを含む複数のストレージ媒体を保管可能なストッカーとを具備し、
    前記リーダ＆ライタは、
    前記複数のストレージ媒体のうちの一つのストレージ媒体である第１のストレージ媒体に対するデータの書き込み及び読み出しを実行するように構成され、
    前記リーダ＆ライタは、
    駆動部を含み、
    前記プローブカードは、
    複数の端子と、
    前記端子と接続されたコントローラとを含み、
    前記複数のストレージ媒体の各々は、
    前記端子と接続可能な電極と、
    ユーザーデータを記憶可能な第１のメモリ領域と、
    当該ストレージ媒体を識別する識別情報と前記識別情報の整合性をチェックするための検査符号とを記憶可能な第２のメモリ領域とを含み、
    前記駆動部は、前記プローブカードを移動させて、前記第１のストレージ媒体の電極と前記端子とを接触させ、
    前記コントローラは、
    前記ホストコンピュータからのライト要求またはリード要求に応じて、前記第１のストレージ媒体に対するデータの書き込みまたは読み出しを実行可能に構成され、
    前記第１のストレージ媒体の前記第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されていない場合、前記ホストコンピュータからの要求に基づいて、前記第１のストレージ媒体を識別する第１の識別情報と前記第１の識別情報の整合性をチェックする第１の検査符号とを、前記第１のストレージ媒体の前記第２のメモリ領域に書き込み、
    前記第１のストレージ媒体の前記第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合、前記第１のストレージ媒体の前記識別情報に関連付けられている第１の論理物理アドレス変換テーブルを、前記ホストコンピュータまたは前記第１のストレージ媒体の前記第１のメモリ領域から取得するように構成されている、
    ストレージシステム。
  9. 前記第１のストレージ媒体の前記第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されていない場合、前記第１の識別情報と前記第１の検査符号とが、前記コントローラによって前記第１のストレージ媒体の前記第２のメモリ領域に書き込まれた後に、前記コントローラによって前記第１のストレージ媒体の前記第１のメモリ領域にデータが書き込まれる、
    請求項８に記載したストレージシステム。
  10. 前記コントローラは、
    前記第１のストレージ媒体の前記第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合、
    前記第１の論理物理アドレス変換テーブルを前記ホストコンピュータまたは前記第１のストレージ媒体の前記第１のメモリ領域から取得し、
    前記ホストコンピュータからのライト要求の受信に応じて、前記第１のストレージ媒体の前記第１のメモリ領域内の物理記憶位置にデータを書き込み、前記物理記憶位置を示す物理アドレスが前記ライト要求によって指定された論理アドレスに関連付けられるように、前記第１の論理物理アドレス変換テーブルを更新し、
    前記ホストコンピュータからのリード要求の受信に応じて、前記第１の論理物理アドレス変換テーブルを参照することによって前記リード要求によって指定された論理アドレスに対応する物理アドレスを取得し、前記取得した物理アドレスに基づいて前記第１のストレージ媒体の前記第１のメモリ領域からデータを読み出すように構成されている、
    請求項８に記載したストレージシステム。
  11. 前記ホストコンピュータは、識別情報と前記識別情報の整合性をチェックするための検査符号とが書き込まれている複数のストレージ媒体にそれぞれに対応する、複数の論理物理アドレス変換テーブルおよび複数のディフェクト情報を管理するように構成され、
    各ディフェクト情報は、対応するストレージ媒体内の複数のメモリダイに含まれる不良ブロックを示し、
    前記コントローラは、前記第１のストレージ媒体の前記第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合、前記第１のストレージ媒体の前記識別情報に関連付けられている前記第１の論理物理アドレス変換テーブルと前記第１のストレージ媒体の前記識別情報に関連付けられている第１のディフェクト情報とを前記ホストコンピュータまたは前記第１のストレージ媒体の前記第１のメモリ領域から取得するように構成され、
    前記第１のディフェクト情報は、前記第１のストレージ媒体内の複数のメモリダイに含まれる不良ブロックを示す、
    請求項８に記載したストレージシステム。
  12. 前記ホストコンピュータは、前記第１のストレージ媒体の前記第１のメモリ領域のデータ全体を消去する際、前記コントローラに、前記第１のストレージ媒体の前記第１のメモリ領域の内容と前記第１のストレージ媒体の前記第２のメモリ領域の内容の双方を消去させるように構成されている、
    請求項８に記載したストレージシステム。
  13. 前記ホストコンピュータは、
    識別情報と前記識別情報の整合性をチェックするための検査符号とが書き込まれている複数のストレージ媒体にそれぞれに対応する複数の識別情報を管理し、
    前記第１のストレージ媒体の前記第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されており、且つ前記第２のメモリ領域に記憶されている前記識別情報が、前記ホストコンピュータによって指定されたアクセス対象のストレージ媒体の識別情報に一致する場合、前記第１のストレージ媒体の前記第１のメモリ領域へのデータの書き込みおよび前記第１のストレージ媒体の前記第１のメモリ領域からのデータの読み出しが許可される、
    請求項８に記載したストレージシステム。
  14. 前記ホストコンピュータは、前記第１のストレージ媒体の前記第２のメモリ領域から読み出される識別情報と検査符号との間の対応関係が正しいか否かを判定する検証処理を実行することによって、前記第１のストレージ媒体の前記第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されているか否かを判定するように構成されている、
    請求項８に記載したストレージシステム。
  15. 前記リーダ＆ライタは、
    前記複数のストレージ媒体のうちの一つのストレージ媒体が載置可能なステージを更に具備し、
    前記ホストコンピュータは、前記複数のストレージ媒体それぞれが存在する物理位置を示す位置情報を管理するように構成され、
    前記物理位置は、前記ステージに保管されているのか、または前記ストッカーに保管されているのか、前記ストッカーに保管されている場合は前記ストッカー内のどの位置に保管されているのか、を示す、
    請求項８に記載したストレージシステム。
  16. データの書き込みまたは読み出しが可能な複数のメモリダイを含むストレージ媒体と、
    データの書き込みまたは読み出しを行うための複数の端子と、
    前記端子と接続されたコントローラとを含み、
    前記ストレージ媒体は、
    前記端子と接続可能な電極と、
    ユーザーデータを記憶可能な第１のメモリ領域と、
    前記ストレージ媒体の識別のための識別情報と前記識別情報の整合性をチェックするための検査符号とを記憶可能な第２のメモリ領域とを含み、
    前記コントローラは、前記第２のメモリ領域から前記識別情報および前記検査符号を読み出し可能であり、
    前記コントローラは、前記第２のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合、前記第２のメモリ領域に記憶されている識別情報に関連付けられている第１の論理物理アドレス変換テーブルを、外部または前記第１のメモリ領域から取得する、
    ストレージデバイス。
  17. 前記電極、前記第１のメモリ領域および前記第２のメモリ領域は、前記メモリダイに含まれる、
    請求項１６に記載したストレージデバイス。
  18. プローブカードを更に備え、
    前記端子及び前記コントローラは、前記プローブカードに含まれる、
    請求項１６に記載したストレージデバイス。
  19. 前記ストレージ媒体が載置可能なステージと、
    駆動部と、を更に備え、
    前記駆動部は、前記プローブカードまたは前記ステージを移動させて、前記ステージに載置された前記ストレージ媒体の電極と前記端子とを接触させる、
    請求項１８に記載したストレージデバイス。
  20. 各々が複数のメモリダイを含む複数のストレージ媒体を保管可能なストッカーを更に備える、
    請求項１６に記載したストレージデバイス。
  21. 前記ストレージ媒体が載置可能なステージと、
    前記ストッカーから前記ステージにストレージ媒体を搬送する搬送機構と、を更に備え、
    前記搬送機構は、前記ステージに載置されたストレージ媒体を、前記ストッカー内の前記複数のストレージ媒体のいずれか一つと入れ替え可能である、
    請求項２０に記載したストレージデバイス。
  22. 前記コントローラは、前記複数のストレージ媒体に、それぞれ異なる識別情報を書き込む、請求項２０または２１に記載したストレージデバイス。
  23. 前記コントローラは、前記書き込まれた識別情報が、正しいかどうかストレージ媒体ごとに検査符号によるチェックを行い、前記書き込まれた識別情報が正しい場合のみ、前記ストレージ媒体のメモリダイに対して書き込みまたは読出しを行う、
    請求項２２に記載したストレージデバイス。
  24. 前記コントローラは、
    ライト要求の受信に応じて、前記第１のメモリ領域内の物理記憶位置にデータを書き込み、前記物理記憶位置を示す物理アドレスが前記ライト要求によって指定された論理アドレスに関連付けられるように、前記第１の論理物理アドレス変換テーブルを更新し、
    リード要求の受信に応じて、前記第１の論理物理アドレス変換テーブルを参照することによって前記リード要求によって指定された論理アドレスに対応する物理アドレスを取得し、前記取得した物理アドレスに基づいて前記第１のメモリ領域からデータを読み出すように構成されている、
    請求項１６に記載したストレージデバイス。
  25. 前記コントローラは、前記ストレージ媒体の前記識別情報に関連付けられている前記第１の論理物理アドレス変換テーブルと前記ストレージ媒体の前記識別情報に関連付けられている第１のディフェクト情報とを外部または前記第１のメモリ領域から取得するように構成され、
    前記第１のディフェクト情報は、前記ストレージ媒体内の前記複数のメモリダイに含まれる不良ブロックを示す、
    請求項１６に記載したストレージデバイス。
  26. 前記コントローラは、前記第１のメモリ領域の内容全体を消去する際、前記第１のメモリ領域の内容と前記第２のメモリ領域の内容の双方を消去するように構成されている、
    請求項１６に記載したストレージデバイス。
JP2020567999A 2019-11-15 2019-11-15 ストレージデバイスおよびストレージシステム Active JP7214758B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/044933 WO2021095252A1 (ja) 2019-11-15 2019-11-15 ストレージデバイスおよびストレージシステム

Publications (3)

Publication Number Publication Date
JPWO2021095252A1 JPWO2021095252A1 (ja) 2021-05-20
JPWO2021095252A5 JPWO2021095252A5 (ja) 2022-03-30
JP7214758B2 true JP7214758B2 (ja) 2023-01-30

Family

ID=75908679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020567999A Active JP7214758B2 (ja) 2019-11-15 2019-11-15 ストレージデバイスおよびストレージシステム

Country Status (7)

Country Link
US (1) US11422712B2 (ja)
EP (1) EP4060720A4 (ja)
JP (1) JP7214758B2 (ja)
CN (1) CN113133325A (ja)
SG (1) SG11202012541XA (ja)
TW (1) TWI769571B (ja)
WO (1) WO2021095252A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021095232A1 (ja) * 2019-11-15 2021-05-20 キオクシア株式会社 ストレージシステム及びウェハ
WO2022201285A1 (ja) 2021-03-23 2022-09-29 キオクシア株式会社 カセット筐体、プローバー、サーバーラックおよびストレージシステム
EP4318246A1 (en) 2021-03-23 2024-02-07 Kioxia Corporation Storage system
TWI782589B (zh) * 2021-06-23 2022-11-01 力晶積成電子製造股份有限公司 晶圓搜尋方法及裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278632A (ja) 1999-03-23 2000-10-06 Toshiba Video Products Japan Kk 記録再生装置
JP2002042092A (ja) 2000-07-31 2002-02-08 Dainippon Printing Co Ltd 暗証コード照合機能をもった携帯型情報処理装置
JP2008107918A (ja) 2006-10-23 2008-05-08 Fujitsu Ltd 移動体識別管理システム、カードリーダおよび移動体識別管理方法
US20190227116A1 (en) 2018-01-23 2019-07-25 Texas Instruments Incorporated Wafer Probe Resumption of Die Testing

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2082354B (en) 1980-08-21 1984-04-11 Burroughs Corp Improvements in or relating to wafer-scale integrated circuits
JPS61297191A (ja) * 1985-06-27 1986-12-27 株式会社東芝 Ｉｃカ−ド
JPS63253494A (ja) * 1987-04-09 1988-10-20 Toshiba Corp 携帯可能電子装置
JPS6428863A (en) 1987-07-23 1989-01-31 Mitsubishi Electric Corp Semiconductor wafer
US5360747A (en) * 1993-06-10 1994-11-01 Xilinx, Inc. Method of reducing dice testing with on-chip identification
JPH11120305A (ja) * 1997-10-14 1999-04-30 Mitsubishi Electric Corp 非接触ｉｃカードシステム
JPH11251382A (ja) * 1998-02-26 1999-09-17 Hitachi Ltd 半導体集積回路装置
JP3430015B2 (ja) * 1998-05-20 2003-07-28 東京エレクトロン株式会社 信頼性試験システム
JP4234244B2 (ja) 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
JP3980807B2 (ja) 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
US6871307B2 (en) * 2001-10-10 2005-03-22 Tower Semiconductorltd. Efficient test structure for non-volatile memory and other semiconductor integrated circuits
JP2005228788A (ja) 2004-02-10 2005-08-25 Seiko Epson Corp ウエーハとプローブカードとの位置合わせ方法、プローブ検査方法及びプローブ検査装置
KR100618696B1 (ko) * 2004-04-28 2006-09-08 주식회사 하이닉스반도체 인식 정보를 갖는 메모리 장치
US7761773B2 (en) 2005-06-30 2010-07-20 Sigmatel, Inc. Semiconductor device including a unique identifier and error correction code
JP2007096190A (ja) 2005-09-30 2007-04-12 Seiko Epson Corp プローブカードの針先研磨方法、及びプローブ装置
US7609561B2 (en) * 2006-01-18 2009-10-27 Apple Inc. Disabling faulty flash memory dies
KR101841753B1 (ko) 2006-08-18 2018-03-23 브룩스 오토메이션 인코퍼레이티드 용량이 축소된 캐리어, 이송, 로드 포트, 버퍼 시스템
KR100712561B1 (ko) * 2006-08-23 2007-05-02 삼성전자주식회사 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
US20080313364A1 (en) 2006-12-06 2008-12-18 David Flynn Apparatus, system, and method for remote direct memory access to a solid-state storage device
JP5374246B2 (ja) 2009-06-12 2013-12-25 学校法人慶應義塾 密封型半導体記録媒体及び密封型半導体記録装置
US8595415B2 (en) 2011-02-02 2013-11-26 Micron Technology, Inc. At least semi-autonomous modules in a memory system and methods
US8446772B2 (en) * 2011-08-04 2013-05-21 Sandisk Technologies Inc. Memory die self-disable if programmable element is not trusted
TWI451106B (zh) * 2012-03-26 2014-09-01 Silicon Motion Inc 晶圓測試系統及其測試方法
CN106663595B (zh) * 2014-09-01 2019-12-20 三菱电机株式会社 半导体装置及半导体芯片
US11175309B2 (en) * 2014-12-24 2021-11-16 Qualitau, Inc. Semi-automatic prober
JP2018037006A (ja) * 2016-09-02 2018-03-08 ルネサスエレクトロニクス株式会社 半導体製品品質管理システム、半導体製品品質管理方法、および自動車
US10366967B2 (en) 2017-07-24 2019-07-30 Cerebras Systems Inc. Apparatus and method for multi-die interconnection
JP7074454B2 (ja) 2017-10-30 2022-05-24 キオクシア株式会社 計算機システムおよび制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278632A (ja) 1999-03-23 2000-10-06 Toshiba Video Products Japan Kk 記録再生装置
JP2002042092A (ja) 2000-07-31 2002-02-08 Dainippon Printing Co Ltd 暗証コード照合機能をもった携帯型情報処理装置
JP2008107918A (ja) 2006-10-23 2008-05-08 Fujitsu Ltd 移動体識別管理システム、カードリーダおよび移動体識別管理方法
US20190227116A1 (en) 2018-01-23 2019-07-25 Texas Instruments Incorporated Wafer Probe Resumption of Die Testing

Also Published As

Publication number Publication date
TW202135082A (zh) 2021-09-16
WO2021095252A1 (ja) 2021-05-20
TWI769571B (zh) 2022-07-01
JPWO2021095252A1 (ja) 2021-05-20
EP4060720A1 (en) 2022-09-21
CN113133325A (zh) 2021-07-16
SG11202012541XA (en) 2021-06-29
US20210149568A1 (en) 2021-05-20
EP4060720A4 (en) 2023-08-16
US11422712B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
JP7214758B2 (ja) ストレージデバイスおよびストレージシステム
JP4079506B2 (ja) 不揮発性半導体メモリシステムの制御方法
JP4524309B2 (ja) フラッシュメモリ用のメモリコントローラ
KR20110107857A (ko) 솔리드 스테이트 메모리 포멧팅
JPWO2005083573A1 (ja) 半導体メモリ装置
KR20200018999A (ko) 블록의 상태에 따라 사용 여부를 결정하는 메모리 시스템 및 메모리 시스템의 동작 방법
US10884652B2 (en) Trim command recording method, memory control circuit unit and memory storage device
KR20220001222A (ko) 베드 블록을 처리하는 메모리 시스템 및 동작 방법
KR20200113992A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 오픈 블록의 셀 디스터브를 줄이는 방법 및 장치
CN112148533A (zh) 将数据存储在存储器***的mlc区域中的设备和方法
CN109727630B (zh) 存储***及其操作方法
JP4460967B2 (ja) メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法
KR20210030599A (ko) 데이터를 분산 리드할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
CN111736755A (zh) 数据存储装置、其操作方法以及包括其的存储***
KR20220089868A (ko) 데이터 저장 장치 및 그 동작 방법
TWI651650B (zh) 記憶體管理方法及使用所述方法的儲存控制器
JP2007293917A (ja) メモリシステムの制御方法
KR20220103378A (ko) 메모리 시스템에 저장된 데이터를 처리하는 장치 및 방법
KR20220090020A (ko) 비휘발성 메모리 시스템이 생성한 메타데이터를 전송하는 장치 및 방법
US10635583B2 (en) Memory management method and storage controller
KR20210099784A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200095010A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
US10606509B2 (en) Data storage device managing write tag, writing operation method thereof, and storage system including the same
KR20220049230A (ko) 메모리 시스템에서 비휘발성 메모리 장치 내 오류를 확인하는 장치 및 방법
US11663139B2 (en) Apparatus for transmitting map information in memory system

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20201204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230118

R151 Written notification of patent or utility model registration

Ref document number: 7214758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151