KR20220049230A - 메모리 시스템에서 비휘발성 메모리 장치 내 오류를 확인하는 장치 및 방법 - Google Patents

메모리 시스템에서 비휘발성 메모리 장치 내 오류를 확인하는 장치 및 방법 Download PDF

Info

Publication number
KR20220049230A
KR20220049230A KR1020200132607A KR20200132607A KR20220049230A KR 20220049230 A KR20220049230 A KR 20220049230A KR 1020200132607 A KR1020200132607 A KR 1020200132607A KR 20200132607 A KR20200132607 A KR 20200132607A KR 20220049230 A KR20220049230 A KR 20220049230A
Authority
KR
South Korea
Prior art keywords
memory
data input
output operation
data
memory device
Prior art date
Application number
KR1020200132607A
Other languages
English (en)
Inventor
김정애
김지열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200132607A priority Critical patent/KR20220049230A/ko
Priority to US17/204,036 priority patent/US11941289B2/en
Priority to CN202110456878.6A priority patent/CN114360620A/zh
Publication of KR20220049230A publication Critical patent/KR20220049230A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 복수의 비휘발성 메모리 셀을 포함하는 복수의 메모리 그룹을 포함하는 메모리 장치; 및 메모리 장치가 적어도 하나의 메모리 그룹에 데이터 입출력 동작이 수행하도록 명령을 전달하고, 명령에 대한 응답과 적어도 하나의 메모리 그룹에 대한 상태 정보를 메모리 장치로부터 수신하는 컨트롤러를 포함하는 메모리 시스템을 제공하고, 컨트롤러는 응답과 상태 정보를 바탕으로 데이터 입출력 동작에 대한 성공 여부를 판단한다.

Description

메모리 시스템에서 비휘발성 메모리 장치 내 오류를 확인하는 장치 및 방법{APPARATUS AND METHOD FOR CHECKING AN ERROR OF A NON-VOLATILE MEMORY DEVICE IN A MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 복수의 비휘발성 메모리 셀을 포함하는 메모리 장치의 오류를 확인할 수 있는 장치와 방법에 관한 것이다.
데이터를 저장하는 저장 장치의 성능은 보다 많은 데이터를 저장하는지, 보다 빠르게 데이터를 입출력 하는지에 따라 결정될 수 있다. 시스템 반도체 장치는 데이터 연산, 제어 등의 정보를 처리하는 역할을 수행하고, 메모리 반도체 장치는 데이터를 저장하는 역할을 수행한다. 메모리 반도체 장치는 데이터를 임시 저장하기 위해 사용되는 휘발성(volatile) 메모리 장치와 데이터를 영구 저장하기 위해 사용되는 비휘발성(non-volatile) 메모리 장치를 포함할 수 있다.
자기 디스크와 기계적인 구동장치(예, mechanical arm)을 포함하는 하드 디스크와 비교하면, 비휘발성 메모리 장치는 반도체 공정 기술의 발달로 작은 면적에 많은 데이터를 저장할 수 있을 뿐만 아니라 기계적인 구동장치를 사용할 필요가 없어 데이터를 액세스하는 속도가 빠르고 전력 소모가 적을 수 있다. 이러한 장점을 갖는 비휘발성 메모리 장치를 포함하는 메모리 시스템의 예로서, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등이 있다.
본 발명의 일 실시예는 메모리 시스템의 복잡도 및 성능 저하를 피하고, 메모리 장치의 사용 효율을 개선하여, 메모리 장치에 저장되는 데이터를 안전하게 보호하고 신속하게 처리할 수 있는 메모리 시스템, 데이터 처리 시스템, 혹은 그것의 동작 방법을 제공할 수 있다.
또한, 본 발명의 일 실시예에 따른 메모리 시스템은 비휘발성 메모리 셀을 포함하는 메모리 장치에서 수행되는 동작에 오류가 발생하거나 정상적으로 수행되지 않았음에도 메모리 장치가 컨트롤러에 동작을 완료한 것으로 통보하는 경우에도 해당 오류를 감지할 수 있는 장치와 방법을 제공할 수 있다.
또한, 본 발명의 일 실시예에 따른 메모리 시스템은 컨트롤러가 비휘발성 메모리 셀을 포함하는 메모리 장치에 데이터 입출력 동작을 위한 명령을 전송하고 메모리 장치로부터 데이터 입출력 동작에 대한 결과를 수신할 뿐만 아니라, 메모리 장치 내 데이터 입출력 동작과 관련한 메모리 블록 혹은 페이지에 대한 정보를 수신하여 데이터 입출력 동작에 대한 결과와 비교하여 데이터 입출력 동작의 신뢰성을 개선할 수 있는 장치 및 방법을 제공할 수 있다.
또한, 본 발명의 일 실시예에 따른 메모리 시스템은 비휘발성 메모리 셀을 포함하는 메모리 장치의 오동작으로 인해 컨트롤러가 메모리 장치에서 수행되는 데이터 입출력 동작의 결과의 전송에 오류가 발생하더라도 별도의 정보를 바탕으로 데이터 입출력 동작의 결과를 재확인할 수 있는 장치 및 방법을 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예들은 메모리 시스템, 메모리 시스템에 포함되는 컨트롤러 혹은 메모리 시스템을 포함하는 데이터 처리 장치를 제공할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 비휘발성 메모리 셀을 포함하는 복수의 메모리 그룹을 포함하는 메모리 장치; 및 상기 메모리 장치가 상기 적어도 하나의 메모리 그룹에 데이터 입출력 동작이 수행하도록 명령을 전달하고, 상기 명령에 대한 응답과 상기 적어도 하나의 메모리 그룹에 대한 상태 정보를 상기 메모리 장치로부터 수신하는 컨트롤러를 포함하고, 상기 컨트롤러는 상기 응답과 상기 상태 정보를 바탕으로 상기 데이터 입출력 동작에 대한 성공 여부를 판단할 수 있다.
또는, 상기 컨트롤러는 상기 상태 정보와 상기 데이터 입출력 동작에 관련된 P2L 맵 정보를 비교하여 상기 데이터 입출력 동작의 성공 여부에 따라 상기 P2L 맵 정보를 바탕으로 L2P 맵 정보를 갱신할 수 있다.
또한, 상기 응답과 상기 상태 정보를 기초로 상기 데이터 입출력 동작의 성공 여부가 다르게 인식되는 경우, 상기 상태 정보를 기초로 한 성공 여부가 더 우선할 수 있다.
또한, 상기 메모리 그룹은 페이지에 대응하고, 상기 상태 정보는 상기 페이지에 저장된 데이터의 유효성을 가리키는 비트맵 정보를 포함할 수 있다.
또한, 상기 메모리 그룹은 메모리 블록에 대응하고, 상기 상태 정보는 상기 메모리 블록 내 유효 페이지 수를 포함할 수 있다.
또한, 상기 메모리 장치는 상기 응답을 상기 명령에 대응하는 상기 데이터 입출력 동작이 완료된 직후에 상기 컨트롤러에 전송하며, 상기 컨트롤러의 요청 혹은 상기 데이터 입출력 동작에 의해 메타 데이터가 갱신되면 상기 메모리 장치는 상기 상태 정보를 상기 컨트롤러에 전송할 수 있다.
또한, 상기 데이터 입출력 동작은 상기 복수의 메모리 그룹에 대한 데이터의 쓰기, 삭제, 읽기 동작을 포함하고, 상기 메모리 장치는 상기 쓰기, 삭제, 읽기 동작에 대응하여 상기 상태 정보를 갱신할 수 있다.
본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법은 복수의 비휘발성 메모리 셀을 포함하는 복수의 메모리 그룹을 포함하는 메모리 장치 내 적어도 하나의 메모리 그룹에서 데이터 입출력 동작이 수행하는 단계; 상기 메모리 장치로부터 상기 데이터 입출력 동작의 결과를 확인하는 단계; 상기 적어도 하나의 메모리 그룹에 대한 상태 정보를 상기 메모리 장치로부터 수신하는 단계; 및 상기 결과와 상기 상태 정보를 바탕으로 상기 데이터 입출력 동작에 대한 성공 여부를 판단하는 단계를 포함할 수 있다.
또한, 상기 성공 여부를 판단하는 단계는 상기 상태 정보와 상기 데이터 입출력 동작에 관련된 P2L 맵 정보를 비교하여 상기 데이터 입출력 동작의 성공 여부에 따라 상기 P2L 맵 정보를 바탕으로 L2P 맵 정보를 갱신하는 단계를 포함할 수 있다.
또한, 상기 결과와 상기 상태 정보를 기초로 상기 데이터 입출력 동작의 성공 여부가 다르게 인식되는 경우, 상기 상태 정보를 기초로 한 성공 여부가 더 우선할 수 있다.
또한, 상기 메모리 그룹은 페이지에 대응하고, 상기 상태 정보는 상기 페이지에 저장된 데이터의 유효성을 가리키는 비트맵 정보를 포함할 수 있다.
또한, 상기 메모리 그룹은 메모리 블록에 대응하고, 상기 상태 정보는 상기 메모리 블록 내 유효 페이지 수를 포함할 수 있다.
또한, 상기 결과는 상기 명령에 대응하는 상기 데이터 입출력 동작이 완료된 직후에 상기 메모리 장치에서 전송되며, 상기 상태 정보의 요청 혹은 상기 데이터 입출력 동작에 의해 메타 데이터가 갱신되면, 상기 메모리 장치로부터 상기 상태 정보가 전송될 수 있다.
또한, 상기 데이터 입출력 동작은 상기 복수의 메모리 그룹에 대한 데이터의 쓰기, 삭제, 읽기 동작을 포함하고, 메모리 시스템의 동작방법은 상기 쓰기, 삭제, 읽기 동작에 대응하여 상기 상태 정보를 갱신하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 제어 장치는 복수의 비휘발성 메모리 셀을 포함하는 복수의 메모리 그룹을 포함하는 메모리 장치와 적어도 하나의 데이터 경로를 통해 연결될 수 있다. 제어 장치는 프로세서 및 메모리를 포함하고, 상기 프로세서는 상기 제어 장치가 상기 메모리 장치 내 적어도 하나의 메모리 그룹에서 데이터 입출력 동작이 수행하는 단계; 상기 메모리 장치로부터 상기 데이터 입출력 동작의 결과를 확인하는 단계; 상기 적어도 하나의 메모리 그룹에 대한 상태 정보를 상기 메모리 장치로부터 수신하는 단계; 및 상기 결과와 상기 상태 정보를 바탕으로 상기 데이터 입출력 동작에 대한 성공 여부를 판단하는 단계를 수행하도록 할 수 있다.
또한, 상기 프로세서는 상기 메모리에 저장된 상기 상태 정보와 상기 데이터 입출력 동작에 관련된 P2L 맵 정보를 비교하여 상기 데이터 입출력 동작의 성공 여부에 따라 상기 P2L 맵 정보를 바탕으로 L2P 맵 정보를 갱신할 수 있다.
또한, 상기 프로세서는 상기 응답과 상기 상태 정보를 기초로 상기 데이터 입출력 동작의 성공 여부가 다르게 인식되는 경우, 상기 상태 정보를 기초로 한 성공 여부에 우선순위를 부여할 수 있다.
또한, 상기 메모리 그룹은 페이지에 대응하고, 상기 메모리에 저장되는 상기 상태 정보는 상기 페이지에 저장된 데이터의 유효성을 가리키는 비트맵 정보를 포함할 수 있다.
또한, 상기 메모리 그룹은 메모리 블록에 대응하고, 상기 메모리에 저장되는 상기 상태 정보는 상기 메모리 블록 내 유효 페이지 수를 포함할 수 있다.
또한, 상기 메모리 장치는 상기 응답은 상기 명령에 대응하는 상기 데이터 입출력 동작이 완료된 직후에 상기 제어 장치에 전송되며, 상기 제어 장치의 요청 혹은 상기 데이터 입출력 동작에 의해 메타 데이터가 갱신되면 상기 상태 정보를 상기 프로세서에 전송할 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 일 실시 예에 따른 메모리 시스템은 데이터 입출력 동작의 신뢰성을 높일 수 있다.
또한, 본 발명의 일 실시 예에 따른 메모리 시스템은 비휘발성 메모리 장치의 오동작을 감지할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 설명한다.
도 2는 본 발명의 다른 실시예에 따른 데이터 처리 시스템을 설명한다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 4는 비휘발성 메모리 장치 내 페이지 정보를 표시하는 비트맵 정보를 설명한다.
도 5는 본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법의 제1예를 설명한다.
도 6은 본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법의 제2예를 설명한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 설명한다.
도 1을 참조하면, 메모리 시스템(110)은 메모리 장치(150)와 컨트롤러(130)를 포함할 수 있다. 메모리 시스템(110) 내 메모리 장치(150)와 컨트롤러(130)는 물리적으로 구분되는 구성요소일 수 있다. 메모리 장치(150)와 컨트롤러(130)는 적어도 하나의 데이터 패스(data path)로 연결될 수 있다. 예를 들면, 데이터 패스는 채널(channel) 및/또는 웨이(way) 등으로 구성될 수 있다.
실시예에 따라, 메모리 장치(150)와 컨트롤러(130)는 기능적으로 구분되는 구성요소일 수 있다. 또한, 실시예에 따라, 메모리 장치(150)와 컨트롤러(130)는 하나의 칩(chip) 혹은 복수의 칩(chip)을 통해 구현될 수 있다.
메모리 장치(150)는 복수의 메모리 블록(60)을 포함할 수 있다. 메모리 블록(60)은 삭제 동작을 통해 함께 데이터가 제거되는 비휘발성 메모리 셀들의 그룹으로 이해할 수 있다. 도시되지 않았지만, 메모리 블록(60)은 프로그램 동작 시 함께 데이터가 저장되거나 리드 동작 시 데이터를 함께 출력하는 비휘발성 메모리 셀들의 그룹인 페이지(page)를 포함할 수 있다. 예를 들면, 하나의 메모리 블록(60)에는 복수의 페이지가 포함될 수 있다.
도시되지 않았지만, 메모리 장치(150)는 복수의 메모리 플레인(plane) 혹은 복수의 메모리 다이(die)를 포함할 수 있다. 실시예에 따라, 메모리 플레인은 적어도 하나의 메모리 블록(60)을 포함할 수 있으며, 복수의 비휘발성 메모리 셀로 구성된 어레이를 제어할 수 있는 구동 회로 및 복수의 비휘발성 메모리 셀로 입력 혹은 복수의 비휘발성 메모리 셀로부터 출력되는 데이터를 임시 저장할 수 있는 버퍼를 포함하는 논리적 혹은 물리적인 파티션(partition)으로 이해할 수 있다.
또한, 실시예에 따라, 메모리 다이(die)는 적어도 하나의 메모리 플레인을 포함할 수 있으며, 물리적으로 구분될 수 있는 기판 상에 구현되는 구성 요소의 집합으로 이해될 수 있다. 각 메모리 다이(die)는 컨트롤러(130)와 데이터 패스를 통해 연결될 수 있으며, 컨트롤러(130)와 데이터, 신호 등을 주고받기 위한 인터페이스를 포함할 수 있다.
실시예에 따라, 메모리 장치(150)는 적어도 하나의 메모리 블록(60), 적어도 하나의 메모리 플레인, 혹은 적어도 하나의 메모리 다이를 포함할 수 있다. 도 1에서 설명한 메모리 장치(150)는 메모리 시스템(110)의 동작 성능에 대응하여 내부 구성이 달라질 수 있다. 본 발명의 일 실시예는 도 1에서 설명한 내부 구성에 한정되지 않을 수 있다.
도 1을 참조하면, 메모리 장치(150)는 메모리 블록(60)에 적어도 하나의 전압을 공급할 수 있는 전압 공급 회로(70)를 포함할 수 있다. 전압 공급 회로(70)는 읽기 전압(Vrd), 프로그램 전압(Vprog), 패스 전압(Vpass) 혹은 삭제 전압(Vers)을 메모리 블록(60)에 포함된 비휘발성 메모리 셀에 공급할 수 있다. 예를 들어, 메모리 블록(60)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 읽기 위한 리드 동작 중, 전압 공급 회로(70)는 선택된 비휘발성 메모리 셀에 읽기 전압(Vrd)을 공급할 수 있다. 메모리 블록(60)에 포함된 비휘발성 메모리 셀에 데이터를 저장하기 위한 프로그램 동작 중, 전압 공급 회로(70)는 선택된 비휘발성 메모리 셀에 프로그램 전압(Vprog)을 공급할 수 있다. 또한, 선택된 비휘발성 메모리 셀에 리드 동작 혹은 프로그램 동작 중, 전압 공급 회로(70)는 선택되지 않은 비휘발성 메모리 셀에 패스 전압(Vpass)을 공급할 수 있다. 메모리 블록(60)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 삭제하기 위한 삭제 동작 중, 전압 공급 회로(70)는 메모리 블록(60)에 삭제 전압(Vers)을 공급할 수 있다.
메모리 장치(150)는 메모리 블록(60)에 공급하는 다양한 전압에 대한 정보를 저장할 수 있다. 예를 들어, 메모리 블록(60) 내 비휘발성 메모리 셀이 멀티 비트의 데이터를 저장할 수 있는 경우, 멀티 비트의 데이터를 식별하기 위한 읽기 전압(Vrd)의 레벨은 다양할 수 있다. 메모리 장치(150)는 멀티 비트의 데이터에 대응하는 복수의 읽기 전압(Vrd)의 레벨을 포함하는 전압 테이블을 포함할 수 있다. 또한, 전압 테이블에 기재된 정보들은 후술하는 읽기 전압 제어부(194) 등에 의해 갱신되거나 변경될 수 있다.
컨트롤러(130)가 리드 동작을 수행하면 메모리 장치(150)에 포함된 복수의 비휘발성 메모리 셀에 저장된 데이터가 컨트롤러(130)로 전달된다. 예를 들면, 컨트롤러(130) 내 입출력 제어기(192)는 리드 동작을 수행할 수 있다. 입출력 제어기(192)는 송수신기(198)를 통해 메모리 장치(150)에 리드 명령을 전달할 수 있다. 송수신기(198)는 리드 명령을 메모리 장치(150)에 전달하고, 메모리 장치(150)에서 출력되는 데이터를 수신할 수 있다. 송수신기(198)는 메모리 장치(150)에서 전달된 데이터를 메모리(144)에 저장할 수 있다.
컨트롤러(130)과 메모리 장치(150)에 읽기, 쓰기 등의 데이터 입출력 동작을 위한 명령을 전달하면, 메모리 장치(150)는 해당 명령에 대응하는 데이터 입출력 동작을 수행한 후, 데이터 입출력 동작이 성공적으로 수행되었는 지 혹은 실패하였는 지를 가리키는 응답을 컨트롤러(130)에 전송할 수 있다. 통상적으로 메모리 장치(150) 내 오동작이 발생하지 않거나 컨트롤러(130)와 메모리 장치(150) 사이의 데이터 통신(예, 데이터, 명령, 응답 등의 송수신) 과정에 오동작이 발생하지 않는 경우, 메모리 장치(150)의 응답에 기초하여 컨트롤러(130)는 데이터 입출력 동작의 성공, 실패 여부를 판단할 수 있다. 하지만, 메모리 장치(150) 내 오동작으로 인해 메모리 장치(150)가 잘못된 응답을 컨트롤러(130)에 전송하거나, 컨트롤러(130)와 메모리 장치(150) 사이의 데이터 통신 과정에 오동작이 발생하는 경우, 메모리 장치(150)에서 수행된 데이터 입출력 동작의 성공, 실패 여부와 컨트롤러(130)가 인지한 데이터 입출력 동작의 성공, 실패 여부가 달라질 수 있다. 이 경우, 메모리 시스템(110)의 동작 신뢰성이 낮아질 수 있다.
실시예에 따라, 컨트롤러(130) 내 동작 상태 확인부(196)는 메모리 장치(150)에서 수행된 데이터 입출력 동작과 관련하여, 메모리 장치(150) 내 메모리 블록(60) 혹은 페이지 등에 대한 동작 정보를 수집하여 데이터 입출력 동작이 정상적으로 수행되었는 지를 이중으로 확인할 수 있다. 전술한 바와 같이, 메모리 장치(150)는 복수의 비휘발성 메모리 셀을 포함하는 복수의 메모리 그룹을 포함할 수 있다. 여기서, 메모리 그룹은 데이터 입출력 동작 혹은 메모리 장치(150) 내에서 수행되는 동작의 종류에 대응하여 메모리 블록(60), 페이지, 플레인, 다이, 슈퍼 블록 등의 다양한 형태일 수 있다. 예를 들어, 읽기 혹은 프로그램 동작이 페이지 단위로 수행되는 경우 메모리 그룹은 페이지로 이해할 수 있고, 삭제 동작과 같이 메모리 블록 단위로 수행되는 경우 메모리 그룹은 메모리 블록(60)일 수 있다.
메모리 장치(150)는 컨트롤러(130)가 전달한 명령에 대응하여 데이터 입출력 동작을 수행한 후, 컨트롤러(130)의 요청에 따라 데이터 입출력 동작과 관련한 동작 정보 혹은 데이터의 변경된 맵 정보 등을 컨트롤러(130)로 전송할 수 있다. 이미 수신한 데이터 입출력 동작에 대한 응답과는 별도로, 동작 상태 확인부(196)는 이후 메모리 장치(150)로부터 전송되는 동작 정보를 바탕으로 데이터 입출력 동작의 성공 여부를 판단할 수 있다. 예를 들어, 컨트롤러(130)가 특정 페이지에 데이터를 저장하기 위한 프로그램 동작을 메모리 장치(150)에 전송했다고 가정한다. 프로그램 동작이 정상적으로 수행되면, 메모리 장치(150)는 프로그램 동작이 정상적으로 수행되었다는 응답을 컨트롤러(130)에 전송할 수 있다. 프로그램 동작으로 인하여 메모리 장치(150) 내 오픈 블록 내 페이지에는 데이터가 저장되었고, 해당 페이지에 대한 동작 정보는 데이터가 저장되었음을 가리킬 수 있다. 실시예에 따라, 해당 메모리 블록의 유효 페이지 수가 변경될 수도 있다. 컨트롤러(130)의 요청으로 메모리 장치(150)가 해당 페이지에 대한 동작 정보 혹은 오픈 블록의 유효 페이지 수 등과 같은 동작 정보를 전송하면, 동작 상태 확인부(196)는 수신한 정보를 바탕으로 프로그램 동작이 정상적으로 수행되었다는 것을 다시 한번 확인할 수 있다. 실시예에 따라, 컨트롤러(130)는 메모리 장치(150)가 전송한 동작 정보와 제2 맵 정보(예, 물리 주소와 논리 주소를 연결하기 위한 P2L 정보)를 비교하여, 특정 데이터에 대한 프로그램 동작이 정상적으로 수행되었는 지를 확인할 수 있다. 만약 프로그램 동작이 정상적으로 수행되었다면, 컨트롤러(130)는 제1 맵 정보(예, 논리 주소와 물리 주소를 연결하기 위한 L2P 정보)를 갱신할 수 있다.
만약 메모리 장치(150) 내에서 데이터를 저장하기 위한 프로그램 동작이 실패했으나, 컨트롤러(130)가 해당 프로그램 동작이 성공했다고 인지했다고 가정한다. 메모리 장치(150)에서 프로그램 동작이 실패했기 때문에, 해당 페이지에 대한 동작 정보는 데이터가 저장되지 않았음을 가리킬 수 있다. 또한, 해당 메모리 블록의 유효 페이지 수에도 변화가 없을 수 있다. 컨트롤러(130)의 요청으로 메모리 장치(150)가 동작 정보를 전송하면, 동작 상태 확인부(196)는 수신한 정보를 바탕으로 프로그램 동작이 정상적으로 수행되었지 않았음을 인지할 수 있다. 이 경우, 컨트롤러(130)는 제1 맵 정보(예, 논리 주소와 물리 주소를 연결하기 위한 L2P 정보)를 갱신하지 않고, 에러를 복구하기 위한 동작을 수행할 수 있다.
이러한 방법을 통해, 데이터 입출력 동작에 대한 결과와 관련하여 메모리 시스템(110) 내 메모리 장치(150)와 컨트롤러(130)가 서로 다르게 인지하더라도, 컨트롤러(130)는 메모리 장치(150)의 동작 정보를 기초로 데이터 입출력 동작의 성공 혹은 실패 여부를 다시 확인할 수 있다. 한편, 메모리 장치(150)에서 전송된 데이터 입출력 동작의 응답과 상태 정보를 기초로 데이터 입출력 동작의 성공 여부가 다르게 판단되는 경우, 동작 상태 확인부(196)는 상태 정보를 기초로 판단한 성공 혹은 실패 여부에 가중치를 부여할 수 있다. 즉, 동작 상태 확인부(196)는 상태 정보에 기초한 판단을 더 우선시할 수 있다.
도 2를 참조하면, 데이터 처리 시스템(100)은 호스트(102) 및 메모리 시스템(110)을 포함한다. 예를 들면, 호스트(102)와 메모리 시스템(110)은 데이터 버스(data bus), 호스트 케이블(host cable) 등과 같은 데이터 전달 수단을 통해 연결되어, 데이터를 송수신할 수 있다.
호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 비휴대용 전자 장치들을 포함할 수 있다. 예를 들어, 호스트(102)는 컴퓨팅 장치 혹은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템을 포함할 수 있고, 기업용 운영 시스템은 고성능을 확보 및 지원하도록 특성화된 시스템을 포함할 수 있다. 한편, 호스트(102)는 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 호스트(102)는 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 메모리 시스템(110)에서는 복수의 커맨드들에 해당하는 동작들(즉, 사용자 요청에 상응하는 동작들)을 수행한다.
메모리 시스템(110) 내 컨트롤러(130)는 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예를 들면, 컨트롤러(130)는 읽기 동작을 수행하여 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공할 수 있고, 쓰기 동작(프로그램 동작)을 수행하여 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 데이터 입출력 동작을 수행하기 위해, 컨트롤러(130)는 리드, 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
실시예에 따라, 컨트롤러(130)는 호스트 인터페이스(132), 프로세서(134), 에러 정정부(138), 파워 관리 유닛(Power Management Unit, PMU)(140), 메모리 인터페이스(142), 및 메모리(144)를 포함할 수 있다. 도 2에서 설명한 컨트롤러(130)에 포함된 구성 요소들은 메모리 시스템(110)의 구현 형태, 동작 성능 등에 따라 달라질 수 있다. 예를 들면, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 컨트롤러(130)의 내부에 포함되는 구성 요소들은 메모리 시스템(110)의 구현 형태에 따라 추가되거나 제거될 수 있다.
호스트(102)와 메모리 시스템(110)은 약속된 규격에 대응하여 신호, 데이터 등을 송수신하기 위한 컨트롤러 혹은 인터페이스를 포함할 수 있다. 예를 들면, 메모리 시스템(110) 내 호스트 인터페이스(132)는 호스트(102)에 신호, 데이터 등을 송신하거나 호스트(102)로부터 전달되는 신호, 데이터 등을 수신할 수 있는 장치를 포함할 수 있다.
컨트롤러(130)에 포함된 호스트 인터페이스(132)는 호스트(102)로부터 전달되는 신호, 커맨드(command) 또는 데이터를 수신할 수 있다. 즉, 호스트(102)와 메모리 시스템(110)은 서로 약속된 규격을 통해 데이터를 송수신할 수 있다. 데이터를 송수신하기 위한 약속된 규격의 예로서 USB(Universal Serial Bus), MMC(Multi-Media Card), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCIE(Peripheral Component Interconnect Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜이 있다. 실시예에 따라, 호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.
데이터를 송수신하기 위한 규격 중 하나인 IDE(Integrated Drive Electronics) 혹은 ATA(Advanced Technology Attachment)는 40개의 선이 병렬로 연결된 케이블을 사용하여 호스트(102)와 메모리 시스템(110) 간의 데이터의 송수신을 지원할 수 있다. 하나의 호스트(102)에 복수의 메모리 시스템(110)이 연결되는 경우, 복수의 메모리 시스템(110)이 연결되는 위치 혹은 딥스위치를 이용하여 복수의 메모리 시스템(110)을 마스터 혹은 슬레이브로 구분할 수 있다. 마스터로 설정된 메모리 시스템(110)이 주된 메모리 장치로 사용될 수 있다. IDE(ATA)는 Fast-ATA, ATAPI, EIDE(Enhanced IDE) 방식 등으로 발전해왔다.
SATA(Seral Advanced Technology Attachment, S-ATA)는 IDE(Integrated Drive Electronics) 장치의 접속 규격인 병렬 데이터 송수신 방식의 각종 ATA 규격과 호환성을 갖는 직렬 데이터 송수신 방식으로서, 연결선은 병렬 신호 40개에서 직렬 신호 6개로 줄일 수 있다. SATA는 IDE보다 데이터 송수신 속도가 빠르고, 데이터 송수신에 사용되는 호스트(102) 내 자원을 소모가 적은 이유로 널리 사용되어 왔다. SATA는 호스트(102)에 포함된 하나의 송수신 장치에 최대 30개의 외부 장치를 연결할 수 있다. 또한, SATA는 데이터 통신이 실행 중에도 외부 장치를 탈착할 수 있는 핫 플러깅을 지원하기 때문에, 호스트(102)에 전원이 공급된 상태에서도 유니버설 시리얼 버스(USB)처럼 메모리 시스템(110)을 추가 장치로서 연결하거나 분리할 수 있다. 예를 들어, eSATA 포트가 있는 장치의 경우, 호스트(102)에 메모리 시스템(110)을 외장 하드처럼 자유롭게 탈착할 수 있다.
SCSI(Small Computer System Interface)는 컴퓨터, 서버 등과 주변 장치를 연결하는 데 사용하는 직렬 연결 방식으로서, IDE 및 SATA와 같은 인터페이스에 비하여 전송 속도가 빠른 장점이 있다. SCSI에서는 호스트(102)와 복수의 주변 장치(예, 메모리 시스템(110)이 직렬로 연결되지만, 호스트(102)와 각 주변 장치 간 데이터 송수신은 병렬 데이터 송수신 방식으로 구현될 수 있다. SCSI에서는 호스트(102)에 메모리 시스템(110)과 같은 장치의 연결과 분리가 쉽다. SCSI는 호스트(102)에 포함된 하나의 송수신 장치에 15개의 외부 장치가 연결되는 것을 지원할 수 있다.
SAS(Serial Attached SCSI)는 SCSI의 직렬 데이터 송수신 버전으로 이해할 수 있다. SAS는 호스트(102)와 복수의 주변 장치가 직렬로 연결될 뿐만 아니라, 호스트(102)와 각 주변 장치간 데이터 송수신도 직렬 데이터 송수신 방식으로 수행될 수 있다. SAS는 많은 연결선을 포함하는 넓은 병렬 케이블 대신 시리얼 케이블로 연결하여 장비 관리가 쉽고 신뢰성과 성능이 개선될 수 있다. SAS는 호스트(102)에 포함된 하나의 송수신 장치에 최대 8개의 외부 장치를 연결할 수 있다.
NVMe(Non-volatile memory express)는 비휘발성 메모리 시스템(110)을 탑재한 서버, 컴퓨팅 장치 등의 호스트(102)의 성능 향상과 설계 유연성을 높일 수 있도록 만든 PCIe(Peripheral Component Interconnect Express, PCI Express) 인터페이스 기반의 프로토콜을 가리킬 수 있다. 여기서, PCIe는 컴퓨팅 장치와 같은 호스트(102)와 컴퓨팅 장치와 연결되는 주변 장치와 같은 메모리 시스템(110)을 연결하기 위한 슬롯(slot) 혹은 특정 케이블을 이용하여, 복수의 핀(예, 18개, 32개, 49개, 82개 등)과 적어도 하나의 배선(예, x1, x4, x8, x16 등)을 통해 배선 당 초당 수백 MB이상(예, 250 MB/s, 500 MB/s, 984.6250 MB/s, 1969 MB/s 등)의 대역폭을 가질 수 있다. 이를 통해, PCIe는 초당 수십~수백 Gbit의 대역폭을 구현할 수 있다. NVMe는 하드 디스크보다 더 빠른 속도로 동작하는 SSD와 같은 비휘발성 메모리 시스템(110)의 속도를 지원할 수 있다.
실시예에 따라, 호스트(102)와 메모리 시스템(110)은 범용 직렬 버스(Universal Serial Bus, USB)를 통해 연결될 수 있다. 범용 직렬 버스(USB)는 키보드, 마우스, 조이스틱, 프린터, 스캐너, 저장 장치, 모뎀, 화상 회의 카메라 등과 같은 주변 장치에 대한 경제적인 표준 연결을 보장하는 확장성이 뛰어난 핫 플러그형 플러그 앤 플레이 직렬 인터페이스를 포함할 수 있다. 호스트(102)에 포함된 하나의 송수신 장치에 메모리 시스템(110)과 같은 복수의 주변 장치를 연결할 수 있다.
도 2를 참조하면, 컨트롤러(130) 내 에러 정정부(error correction circuitry, 138)는 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정할 수 있다. 실시예에 따라, 에러 정정부(138)는 ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성할 수 있다. 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. ECC 유닛(138)은 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. ECC 유닛(138)은 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
실시예에 따라, 에러 정정부(138)는 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, 에러 정정부(138)는 데이터에 포함된 오류를 정정하기 위한 프로그램, 회로, 모듈, 시스템, 또는 장치를 포함할 수 있다.
PMU(140)는 메모리 시스템(110)에 인가되는 전원(예, 컨트롤러(130)에 공급되는 전압)을 감시하고, 컨트롤러(130)에 포함된 구성 요소들에 파워를 제공할 수 있다. PMU(140)는 전원의 온(On) 혹은 오프(Off)를 감지할 뿐만 아니라, 공급되는 전압 레벨이 불안정한 경우, 메모리 시스템(110)이 긴급하게 현재 상태를 백업할 수 있도록 트리거 신호를 생성할 수 있다. 실시예에 따라, PMU(140)는 긴급 상황에서 사용될 수 있는 전력을 축적할 수 있는 장치를 포함할 수 있다.
메모리 인터페이스(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 신호, 데이터를 송수신할 수 있다. 메모리 장치(150)가 플래시 메모리(예, NAND 플래시 메모리)일 경우, 메모리 인터페이스(142)는 NAND 플래시 컨트롤러(NAND Flash Controller, NFC)를 포함할 수 있다. 프로세서(134)의 제어에 따라, 메모리 인터페이스(142)는 메모리 장치(150)의 동작을 제어하기 위한 신호를 생성할 수 있고, 메모리 장치(150)에서 출력된 데이터를 수신하거나, 메모리 장치(150)에 저장될 데이터를 송신할 수 있다. 실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.
실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 위해 Open NAND Flash Interface(ONFi), 토글(toggle) 모드 등을 지원할 수 있다. 예를 들면, ONFi는 8-비트 혹은 16-비트의 단위 데이터에 대한 양방향(bidirectional) 송수신을 지원할 수 있는 신호선을 포함하는 데이터 경로(예, 채널, 웨이 등)를 사용할 수 있다. 컨트롤러(130)와 메모리 장치(150) 사이의 데이터 통신은 비동기식 SDR(Asynchronous Single Data Rate), 동기식 DDR(Synchronous Double Data Rate) 및 토글 DDR(Toggle Double Data Rate) 중 적어도 하나에 대한 인터페이스(interface)를 지원하는 장치를 통해 수행될 수 있다. 예를 들어, 도 1에서 설명한 읽기 전압의 레벨을 결정하기 위한 정보의 송수신 동작은 컨트롤러(130)와 메모리 장치(150)에 포함되어 인터페이스를 지원하는 장치를 통해 수행될 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리(working memory)로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위해 필요한 데이터 혹은 구동 중 발생한 데이터를 저장할 수 있다. 예를 들어, 메모리(144)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)로부터 제공된읽기 데이터를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 쓰기 데이터를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저정할 수 있다. 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터는 메모리(144)에 저장될 수 있다.읽기 데이터 또는 쓰기 데이터뿐만 아니라, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및읽기 등의 동작을 수행하기 위해 필요한 정보(예, 맵 데이터, 읽기 명령, 프로그램 명령 등)를 저장할 수 있다. 메모리(144)는 명령큐(command queue), 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache),읽기 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
실시예에 따라, 메모리(144)는 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 2에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
프로세서(134)는 컨트롤러(130)의 동작을 제어할 수 있다. 호스트(102)로부터의 라이트 요청 또는읽기 요청에 응답하여, 프로세서(134)는 메모리 장치(150)에 대한 프로그램 동작 또는 읽기 동작을 수행할 수 있다. 프로세서(134)는, 컨트롤러(130)의 데이터 입출력 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동할 수 있다. 플래시 변환 계층(FTL)은 도 3에서 보다 구체적으로 설명한다. 실시예에 따라, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
또한, 실시예에 따라, 프로세서(134)는 서로 구별되는 연산 처리 영역인 코어(core)가 두 개 이상이 집적된 회로인 멀티 코어(multi-core) 프로세서로 구현될 수도 있다. 예를 들어, 멀티 코어 프로세서 내 복수의 코어는 복수의 플래시 변환 계층(FTL)을 각각 구동하면, 메모리 시스템(110)의 데이터 입출력 속도를 향상시킬 수 있다.
컨트롤러(130) 내 프로세서(134)는 호스트(102)로부터 입력된 커맨드에 대응하는 동작을 수행할 수도 있고, 호스트(102)와 같은 외부 장치에서 입력되는 커맨드와 무관하게 메모리 시스템(110)이 독립적으로 동작을 수행할 수도 있다. 통상적으로 호스트(102)로부터 전달된 커맨드에 대응하여 컨트롤러(130)가 수행하는 동작이 포그라운드(foreground) 동작으로 이해될 수 있고, 호스트(102)로부터 전달된 커맨드와 무관하게 컨트롤러(130)가 독립적으로 수행하는 동작이 백그라운드(background) 동작으로 이해될 수 있다. 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로, 컨트롤러(130)는 메모리 장치(150)에 저장된 데이터에 대한 읽기(read), 쓰기(write) 혹은 프로그램(program), 삭제(erase) 등을 위한 동작을 수행할 수도 있다. 또한, 호스트(102)로부터 전달된 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등도 포그라운드 동작으로 이해될 수 있다. 한편, 호스트(102)에서 전달되는 명령없이 백그라운드 동작으로, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)과 관련하여, 메모리 시스템(110)은 가비지 컬렉션(Garbage Collection, GC), 웨어 레벨링(Wear Leveling, WL), 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 등을 위한 동작들을 수행할 수도 있다.
한편, 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로 실질적으로 유사한 동작이 수행될 수도 있다. 예를 들어, 메모리 시스템(110)이 호스트(102)의 명령에 대응하여 수동 가비지 컬렉션(Manual GC)을 수행하면 포그라운드 동작으로 이해될 수 있고, 메모리 시스템(110)이 독립적으로 자동 가비지 컬렉션(Auto GC)을 수행하면 백그라운드 동작으로 이해될 수 있다.
메모리 장치(150)가 비휘발성 메모리 셀을 포함하는 복수의 다이(dies) 혹은 복수의 칩(chips)으로 구성된 경우, 컨트롤러(130)는 메모리 시스템(110)의 성능 향상을 위해 호스트(102)에서 전달된 요청 혹은 명령들을 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)에 나누어 동시에 처리할 수 있다. 컨트롤러(130) 내 메모리 인터페이스(142)은 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)과 적어도 하나의 채널(channel)과 적어도 하나의 웨이(way)를 통해 연결될 수 있다. 컨트롤러(130)가 비휘발성 메모리 셀로 구성되는 복수의 페이지에 대응하는 요청 혹은 명령을 처리하기 위해 데이터를 각 채널 혹은 각 웨이를 통해 분산하여 저장할 경우, 해당 요청 혹은 명령에 대한 동작이 동시에 혹은 병렬로 수행될 수 있다. 이러한 처리 방식 혹은 방법을 인터리빙(interleaving) 방식으로 이해할 수 있다. 메모리 장치(150) 내 각 다이(die) 혹은 각 칩(chip)의 데이터 입출력 속도보다 인터리빙 방식으로 동작할 수 있는 메모리 시스템(110)의 데이터 입출력 속도는 빠를 수 있으므로, 메모리 시스템(110)의 데이터 입출력 성능을 향상시킬 수 있다.
컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들 또는 웨이들의 상태를 확인할 수 있다. 예컨대, 채널들 또는 웨이들의 상태는 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등으로 구분할 수 있다. 컨트롤러(130)가 명령, 요청 및/또는 데이터가 전달되는 채널 또는 웨이에 대응하여, 저장되는 데이터의 물리 주소가 결정될 수 있다. 한편, 컨트롤러(130)는 메모리 디바이스 (150)로부터 전달된 디스크립터(descriptor)를 참조할 수 있다. 디스크립터는 미리 결정된 포맷 또는 구조를 갖는 데이터로서, 메모리 장치(150)에 관한 무언가를 기술하는 파라미터의 블록 또는 페이지를 포함할 수 있다. 예를 들어, 디스크립터는 장치 디스크립터, 구성 디스크립터, 유닛 디스크립터 등을 포함할 수 있다. 컨트롤러(130)는 명령 또는 데이터가 어떤 채널(들) 또는 방법(들)을 통해 교환되는지를 결정하기 위해 디스크립터를 참조하거나 사용한다.
메모리 시스템(110) 내 메모리 장치(150)는 복수의 메모리 블록(152, 154, 156)을 포함할 수 있다. 복수의 메모리 블록(152, 154, 156) 각각은 복수의 비휘발성 메모리 셀을 포함한다. 도시되지 않았지만, 실시예에 따라, 복수의 메모리 블록(152, 154, 156) 각각은 3차원(dimension) 입체 스택(stack) 구조를 가질 수 있다. 복수의 메모리 블록(152, 154, 156)은 도 1에서 설명한 메모리 블록(60)에 대응할 수 있다.
메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)은, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(Single Level Cell, SLC) 메모리 블록 및 멀티 레벨 셀(Multi Level Cell, MLC) 메모리 블록 등으로 구분될 수 있다. SLC 메모리 블록은 하나의 메모리 셀에 1 비트 데이터를 저장하는 비휘발성 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다. MLC 메모리 블록에 비하여, SLC 메모리 블록은 데이터 연산 성능이 빠르며 내구성이 높을 수 있다. MLC 메모리 블록은 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다 SLC 메모리 블록에 비하여, MLC 메모리 블록은 동일한 면적, 공간에 더 많은 데이터를 저장할 수 있다. 메모리 장치(150)에 포함된 MLC 메모리 블록은 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 더블 레벨 셀(Double Level Cell, DLC), 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(Triple Level Cell, TLC), 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(Quadruple Level Cell, QLC), 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 등을 포함할 수 있다.
실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록을 하나의 메모리 셀에 1 비트 데이터를 저장하는 SLC 메모리 블록과 같이 운용할 수 있다. 예를 들어, 멀티 레벨 셀(MLC) 메모리 블록의 일부에서 다른 블록에 비하여 더 빠를 수 있는 데이터 입출력 속도를 활용하여, 컨트롤러(130)는 멀티 레벨 셀(MLC) 메모리 블록의 일부를 SLC 메모리 블록으로 운용함으로써 데이터를 임시로 저장하기 위한 버퍼(buffer)로 사용할 수도 있다.
또한, 실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록에 삭제 동작 없이 복수 번 데이터를 프로그램할 수 있다. 일반적으로, 비휘발성 메모리 셀은 덮어 쓰기(overwrite)를 지원하지 않는 특징을 가지고 있다. 하지만, 멀티 레벨 셀(MLC) 메모리 블록이 멀티 비트 데이터를 저장할 수 있는 특징을 이용하여, 컨트롤러(130)는 비휘발성 메모리 셀에 1비트 데이터를 복수 번 프로그램할 수도 있다. 이를 위해, 컨트롤러(130)는 비휘발성 메모리 셀에 데이터를 프로그램한 횟수를 별도의 동작 정보로 저장할 수 있고, 동일한 비휘발성 메모리 셀에 다시 프로그램하기 전 비휘발성 메모리 셀의 문턱 전압의 레벨을 균일하게 하기 위한 균일화(uniformity) 동작을 수행할 수도 있다.
실시예에 따라, 메모리 장치(150)는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND 혹은 NOR 플래시 메모리(flash memory), 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 또는 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리 장치로 구현될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 3을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스(132), 플래시 변환 계층(FTL, 240), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다. 도 3에서 설명하는 플래시 변환 계층(Flash Translation Layer (FTL), 240)의 하나의 실시예로서, 플래시 변환 계층(FTL, 240)은 메모리 시스템(110)의 동작 성능에 따라 다양한 형태로 구현될 수 있다.
호스트 인터페이스(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL, 240)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL, 240)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL, 240)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다. 도 3에서 도시되지 않았지만, 실시예에 따라, 도 2에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL, 240)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
또한, 실시예에 따라, 플래시 변환 계층(FTL, 240)은 도 1에서 설명한 입출력 제어기(192)의 역할을 수행할 수 있고, 메모리 인터페이스 유닛(142)은 도 1에서 설명한 송수신기(198)의 역할을 수행할 수 있다.
호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리 주소에 해당하는 물리 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고, 맵데이터 관리자(MM, 44)는 주소 변환(address translation)을 수행할 수 있다. 호스트 요구 관리자(HRM, 46)는 물리 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리-물리 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리(예, 인터리빙 동작)를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리-물리 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메몰시 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
도 4는 비휘발성 메모리 장치 내 페이지 정보를 표시하는 비트맵 정보를 설명한다. 도 4에서 설명하는 비트맵 정보(194)는 메모리 장치(150, 도 1 내지 3 참조)의 동작 상태를 반영할 수 있는 정보 중 하나의 예이다.
도 4를 참조하면, 메모리 장치(150)에는 복수의 메모리 블록(60_1, 60_2)이 포함될 수 있다. 각각의 메모리 블록(60_1, 60_2)는 복수의 페이지(Page_1, Page_2, Page_3, Page_4)를 포함할 수 있다. 복수의 페이지(Page_1, Page_2, Page_3, Page_4)는 유저 데이터를 저장하기 위한 영역이며, 각각의 페이지(Page_1, Page_2, Page_3, Page_4)에 대응하는 스페어 영역(SP_1, SP_2, SP_3, SP_4)에는 동작 상태 등이 저장될 수 있다. 실시예에 따라, 스페어 영역(SP_1, SP_2, SP_3, SP_4)에는 메타 데이터가 포함될 수 있다. 메타 데이터의 예로는 베드 블록 정보가 있다. 또한, 실시예에 따라, 스페어 영역(SP_1, SP_2, SP_3, SP_4)에는 에러 정정 코드 관련 정보가 저장될 수 있다. 컨트롤러(130)와 메모리 장치(150)는 스페어 영역(SP_1, SP_2, SP_3, SP_4)을 다양한 목적으로 사용할 수 있다.
실시예에 따라, 메모리 장치(150)는 페이지들에 저장된 데이터가 유효한 지를 가리키는 비트맵 정보(194)를 생성할 수 있다. 메모리 장치(150)로부터 비트맵 정보(194)를 수신한 컨트롤러(130)는 비트맵 정보(194)를 메모리(144)에 저장하고 관리할 수 있다. 예를 들어, 비트맵 정보(194)에 '1'이 기록되면, 해당 비트에 대응하는 페이지에 저장된 데이터는 유효하다는 것을 가리킬 수 있다. 여기서 데이터가 유효하다는 것은 저장된 데이터가 외부 장치(예, 호스트(102) 등)가 저장을 요청한 최신 데이터로 이해할 수 있고, 데이터가 유효하지 않다는 것은 저장된 데이터가 오래된(이미 다른 데이터로 새롭게 갱신된) 데이터로 이해할 수 있다. 이러한 비트맵 정보(194)는 메모리 장치(150) 내 저장된 데이터의 유효성을 판단하거나, 가비지 컬렉션 등의 동작에서 활용될 수 있다.
또한, 실시예에 따라, 컨트롤러(130)는 메모리 장치(150)에 데이터 입출력 동작을 수행하도록 하고, 메모리 장치(150)로부터 동작 상태를 수신하여 비트맵 정보(194)를 구성할 수 있다. 컨트롤러(130)는 메모리 장치(150)에 데이터 입출력 동작을 명령한 후, 메모리 장치(150)에서 전송되는 응답을 기초로 데이터 입출력 동작의 성공 혹은 실패 여부를 먼저 확인할 수 있다. 이후, 컨트롤러(130)는 메모리 장치(150)에 동작 상태에 관한 정보를 요청하고, 메모리 장치(150)는 스페어 영역(SP_1, SP_2, SP_3, SP_4)에 저장된 정보(예, 메타 데이터 등)를 컨트롤러(130)에 전송할 수 있다. 컨트롤러(130)는 메모리 장치(150)에서 전송된 정보를 바탕으로 비트맵 정보(194)를 구성할 수 있다.
컨트롤러(130)는 비트맵 정보(194)와 제2 맵 정보(예, 물리 주소와 논리 주소를 연결하기 위한 P2L 정보)와 비교하여 최근 수행된 데이터 입출력 동작이 정상적으로 수행되었는 지를 복기하여 다시 판단할 수 있다. 예를 들어, 비트맵 정보(192)와 제2 맵 정보를 통해 데이터의 유효성이 일치하지 않는 경우, 해당 페이지에 대응하는 데이터 입출력 동작이 정상적으로 수행되지 않았다고 판단할 수 있다. 비트맵 정보(192)와 제2 맵 정보를 통해 데이터의 유효성이 일치하는 경우, 컨트롤러(130)는 데이터 입출력 동작이 정상적으로 수행되었다고 판단하고, 제2 맵 정보를 바탕으로 제1 맵 정보(예, 논리주소와 물리 주소를 연결하기 위한 L2P 정보)를 갱신할 수 있다.
도 5는 본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법의 제1예를 설명한다.
도 5를 참조하면, 메모리 시스템의 동작 방법은 비휘발성 메모리 장치에서 데이터 입출력 동작을 수행하는 단계(342), 데이터 입출력 동작의 수행 여부를 확인하는 단계(344), 메모리 장치에 포함된 메모리 블록의 동작 상태를 판단하는 단계(346), 데이터 입출력 동작의 수행 여부와 메모리 블록의 동작 상태를 비교하여 에러 여부를 결정하는 단계(348)를 포함할 수 있다.
도 1 내지 3을 참조하면, 외부 장치(예, 호스트(102))의 요청 혹은 백그라운드 동작 등을 수행하기 위해, 컨트롤러(130)는 비휘발성 메모리 장치(150)에 데이터 입출력 동작을 위한 명령을 전송할 수 있다. 메모리 장치(150)는 컨트롤러(130)의 명령에 대응하는 데이터 입출력 동작을 수행할 수 있다(342).
메모리 장치(150)는 컨트롤러(130)에 데이터 입출력 동작의 결과 혹은 응답을 전송할 수 있고, 컨트롤러(1300는 결과 혹은 응답을 바탕으로 데이터 입출력 동작의 수행 여부를 확인할 수 있다(344). 예를 들어, 컨트롤러(130)의 프로그램 명령에 대응하여, 메모리 장치(150)는 데이터가 정상적으로 저장되었다는 성공 신호 혹은 데이터를 저장하는 데 실패하였다는 실패 신호를 컨트롤러(130)에 전송할 수 있다. 컨트롤러(130)가 읽기 명령을 메모리 장치(150)에 전송하는 경우, 메모리 장치(150)는 읽기 명령에 대응하는 데이터를 컨트롤러(130)에 전달하거나, 읽기 동작이 실패했음을 가리키는 실패 신호를 컨트롤러(130)에 전송할 수 있다.
컨트롤러(130)는 데이터 입출력 동작의 결과 혹은 응답과는 별도로 메모리 장치(150)에 동작 상태에 관한 정보를 요청할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 전송되는 동작 상태에 관한 정보를 바탕으로, 비트맵 정보(194, 도 4 참조)를 생성하거나, 메모리 장치(150) 내 메모리 블록에 대한 유효 페이지 정보 등을 산출할 수 있다(346).
컨트롤러(130)는 메모리 장치(150)로부터 전달되는 데이터 입출력 동작의 수행 여부를 알리는 결과 혹은 응답 뿐만 아니라, 메모리 장치(150)의 동작 상태(예, 페이지 정보, 메모리 블록 정보)등을 바탕으로 데이터 입출력 동작의 수행이 성공 혹은 실패인지를 다시 한번 확인할 수 있다(348). 예를 들어, 메모리 장치(150)의 동작 상태와 제2 맵 정보(예, 물리 주소와 논리 주소를 연결하는 P2L정보)를 비교하여, 컨트롤러(130)는 특정 데이터에 대한 프로그램 동작이 정상적으로 수행되었는 지를 다시 확인할 수 있다. 이때, 메모리 장치(150)로부터 전달되는 데이터 입출력 동작의 수행 여부를 알리는 결과 혹은 응답과 메모리 장치(150)의 동작 상태를 바탕으로 산출된 데이터 입출력 동작의 성공 여부가 상이한 경우, 컨트롤러(130)는 동작 상태를 바탕으로 산출된 데이터 입출력 동작의 성공 여부에 우선순위를 부여할 수 있다.
도 6은 본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법의 제2예를 설명한다. 구체적으로, 도 6에서는 컨트롤러(130, 도 1 내지 3 참조) 내 플래시 변환 계층(FTL(240), 도 3 참조)와 메모리 장치(NAND, 150, 도 1 내지 3 참조)의 데이터 통신 과정을 예로 들어 설명한다.
도 6을 참조하면, 플래시 변환 계층(240)은 호스트(102)가 요청한 동작(Host Operation)을 시작할 수 있다(512). 호스트가 요청한 동작을 수행하기 전, 메모리 장치(150)는 복수의 메모리 블록 및 페이지에 대한 정보를 생성하고, 해당 정보를 초기화할 수 있다(530).
플래시 변환 계층(240)은 호스트(102)의 요청을 디코딩하고, 메모리 장치에 요청에 대응하는 동작을 수행하도록 명령을 전송할 수 있다(514). 메모리 장치(150)는 플래시 변환 계층(240)이 전송한 명령에 대응하여 데이터 입출력 동작(예, 쓰기, 삭제 동작 등등)을 수행할 수 있다(532).
메모리 장치(150)가 데이터 입출력 동작을 수행하는 동안, 플래시 변환 계층(240)은 메모리 장치(150)에서 수행되는 동작의 진행을 확인할 수 있다(516). 도 6에서는 메모리 장치(150)에서 플래시 변환 계층(240)이 전송한 명령에 대응하여 데이터 입출력 동작(예, 쓰기, 삭제 동작 등등)을 수행하는 과정에서 알 수 없는 오류(abnormal situation)가 발생했다고 가정한다.
알 수 없는 오류(abnormal situation)에도 불구하고, 메모리 장치(150)는 동작이 완료되었음을 플래시 변환 계층(240)에 통보할 수 있다(534). 플래시 변환 계층(240)은 메모리 장치(150)가 또 다른 동작을 수행할 수 있도록 준비되었는 지, 이미 전송한 명령은 수행하고 있는 지를 모니터링할 수 있다(518). 만약 메모리 장치(150)가 다른 동작을 위해 준비되지 않았거나 전송한 명령을 아직 수행하고 있지 않았다면(518의 NO), 플래시 변환 계층(240)은 메모리 장치(150)에서 수행되는 동작의 진행을 다시 확인할 수 있다(516).
만약 메모리 장치(150)가 다른 동작을 위해 준비되었거나 전송한 명령에 대한 동작을 완료하였다면(518의 YES), 플래시 변환 계층(240)은 메모리 장치(150)에 비트맵 정보를 요청할 수 있다(520). 메모리 장치(150)는 플래시 변환 계층(240)의 요청에 대응하여, 비트맵 정보를 전송할 수 있다(536). 실시예에 따라, 비트맵 정보는 메모리 장치(150)에서 생성할 수도 있고, 플래시 변환 계층(240)에서 메모리 장치(150)에서 수신된 정보를 바탕으로 생성할 수도 있다.
또한, 실시예에 따라, 비트맵 정보 뿐만 아니라 메모리 블록에 대한 정보를 요청하고 전송할 수 있다. 또한, 실시예에 따라, 플래시 변환 계층(240)의 요청 없이도 메모리 장치(150)가 동작이 완료된 후 기 설정된 시간이 지나면, 메모리 장치(150)가 비트맵 정보 혹은 메모리 블록 정보 등을 플래시 변환 계층(240)에 전송할 수도 있다.
플래시 변환 계층(240)은 데이터 입출력 동작이 수행된 메모리 블록의 변화와 비트맵 정보를 비교할 수 있다(522). 실시예에 따라, 데이터 입출력 동작이 수행된 메모리 블록의 변화는 제2 맵 정보(예, 물리 주소와 논리 주소를 연결하기 위한 P2L 정보)를 바탕으로 추론할 수 있다. 예를 들어, 특정 메모리 블록에서 쓰기 동작이 수행되었다면, 해당 메모리 블록에 대한 맵 정보가 새롭게 추가될 수 있다. 특정 메모리 블록이 삭제되었다면, 해당 메모리 블록에 대한 맵 정보는 제거될 수 있다. 플래시 변환 계층(240)은 메모리 블록의 변화와 메모리 장치(150)에서 전송한 비트맵 정보를 비교할 수 있다(522).
플래시 변환 계층(240)은 메모리 블록의 변화와 메모리 장치(150)에서 전송한 비트맵 정보를 비교하여, 데이터 입출력 동작이 수행된 위치(예, 특정 페이지)에 대한 정보가 동일한 지 혹은 상이한 지를 확인할 수 있다(524). 만약 동일한 경우(524의 YES), 플래시 변환 계층(240)은 메모리 장치(150)에서 수행된 데이터 입출력 동작에 문제가 없다고 판단하고, 제1 맵 정보(예, 논리 주소와 물리 주소를 연결하기 위한 L2P 정보)를 갱신할 수 있다(526). 만약 동일하지 않은 경우(524의 NO), 플래시 변환 계층(240)은 메모리 장치(150)에서 수행된 데이터 입출력 동작에 문제가 있다고 판단하고, 제1 맵 정보(예, 논리 주소와 물리 주소를 연결하기 위한 L2P 정보)를 갱신하지 않고 에러를 복구하는 절차를 수행할 수 있다(528).
예를 들면, 호스트(102)가 전송하는 쓰기 요청에 대응하여, 컨트롤러(130)는 메모리 장치(150)에 쓰기 요청에 대응하는 프로그램 동작을 수행하도록 하고, 프로그램 동작에 대한 결과 또는 응답을 메모리 장치(150)로부터 수신할 수 있다. 컨트롤러(130)는 프로그램 동작에 대한 결과 또는 응답에 대응하여 제2 맵 정보(P2L 정보)를 바탕으로 제1 맵 정보(L2P 정보)를 갱신하기 전, 메모리 장치(150)로부터 비트 맵 정보를 수신하여 제2 맵 정보(P2L 정보)와 비교할 수 있다. 비교 결과에 따라 오류가 없다고 판단되면, 컨트롤러(130)는 제2 맵 정보(P2L 정보)를 바탕으로 제1 맵 정보(L2P 정보)를 갱신할 수 있다. 이를 통해 메모리 장치(150) 내 예기치 못한 오류에 대응하여 컨트롤러(130)는 복구 절차를 수행할 수 있는 기회를 가질 수 있다. 따라서, 이러한 이중 확인 절차로 인해, 메모리 시스템(110)의 동작 신뢰성이 개선될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 복수의 비휘발성 메모리 셀을 포함하는 복수의 메모리 그룹을 포함하는 메모리 장치; 및
    상기 메모리 장치가 상기 적어도 하나의 메모리 그룹에 데이터 입출력 동작이 수행하도록 명령을 전달하고, 상기 명령에 대한 응답과 상기 적어도 하나의 메모리 그룹에 대한 상태 정보를 상기 메모리 장치로부터 수신하는 컨트롤러를 포함하고,
    상기 컨트롤러는 상기 응답과 상기 상태 정보를 바탕으로 상기 데이터 입출력 동작에 대한 성공 여부를 판단하는,
    메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는
    상기 상태 정보와 상기 데이터 입출력 동작에 관련된 P2L 맵 정보를 비교하여 상기 데이터 입출력 동작의 성공 여부에 따라 상기 P2L 맵 정보를 바탕으로 L2P 맵 정보를 갱신하는,
    메모리 시스템.
  3. 제1항에 있어서,
    상기 응답과 상기 상태 정보를 기초로 상기 데이터 입출력 동작의 성공 여부가 다르게 인식되는 경우, 상기 상태 정보를 기초로 한 성공 여부가 더 우선하는,
    메모리 시스템.
  4. 제1항에 있어서,
    상기 메모리 그룹은 페이지에 대응하고, 상기 상태 정보는 상기 페이지에 저장된 데이터의 유효성을 가리키는 비트맵 정보를 포함하는,
    메모리 시스템.
  5. 제1항에 있어서,
    상기 메모리 그룹은 메모리 블록에 대응하고, 상기 상태 정보는 상기 메모리 블록 내 유효 페이지 수를 포함하는,
    메모리 시스템.
  6. 제1항에 있어서,
    상기 메모리 장치는
    상기 응답을 상기 명령에 대응하는 상기 데이터 입출력 동작이 완료된 직후에 상기 컨트롤러에 전송하며,
    상기 컨트롤러의 요청 혹은 상기 데이터 입출력 동작에 의해 메타 데이터가 갱신되면 상기 메모리 장치는 상기 상태 정보를 상기 컨트롤러에 전송하는,
    메모리 시스템.
  7. 제1항에 있어서,
    상기 데이터 입출력 동작은 상기 복수의 메모리 그룹에 대한 데이터의 쓰기, 삭제, 읽기 동작을 포함하고, 상기 메모리 장치는 상기 쓰기, 삭제, 읽기 동작에 대응하여 상기 상태 정보를 갱신하는,
    메모리 시스템.
  8. 복수의 비휘발성 메모리 셀을 포함하는 복수의 메모리 그룹을 포함하는 메모리 장치 내 적어도 하나의 메모리 그룹에서 데이터 입출력 동작이 수행하는 단계;
    상기 메모리 장치로부터 상기 데이터 입출력 동작의 결과를 확인하는 단계;
    상기 적어도 하나의 메모리 그룹에 대한 상태 정보를 상기 메모리 장치로부터 수신하는 단계; 및
    상기 결과와 상기 상태 정보를 바탕으로 상기 데이터 입출력 동작에 대한 성공 여부를 판단하는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
  9. 제8항에 있어서,
    상기 성공 여부를 판단하는 단계는
    상기 상태 정보와 상기 데이터 입출력 동작에 관련된 P2L 맵 정보를 비교하여 상기 데이터 입출력 동작의 성공 여부에 따라 상기 P2L 맵 정보를 바탕으로 L2P 맵 정보를 갱신하는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
  10. 제8항에 있어서,
    상기 결과와 상기 상태 정보를 기초로 상기 데이터 입출력 동작의 성공 여부가 다르게 인식되는 경우, 상기 상태 정보를 기초로 한 성공 여부가 더 우선하는,
    메모리 시스템의 동작 방법.
  11. 제8항에 있어서,
    상기 메모리 그룹은 페이지에 대응하고, 상기 상태 정보는 상기 페이지에 저장된 데이터의 유효성을 가리키는 비트맵 정보를 포함하는
    메모리 시스템의 동작 방법.
  12. 제8항에 있어서,
    상기 메모리 그룹은 메모리 블록에 대응하고, 상기 상태 정보는 상기 메모리 블록 내 유효 페이지 수를 포함하는,
    메모리 시스템의 동작방법.
  13. 제8항에 있어서,
    상기 결과는 상기 명령에 대응하는 상기 데이터 입출력 동작이 완료된 직후에 상기 메모리 장치에서 전송되며,
    상기 상태 정보의 요청 혹은 상기 데이터 입출력 동작에 의해 메타 데이터가 갱신되면, 상기 메모리 장치로부터 상기 상태 정보가 전송되는,
    메모리 시스템의 동작 방법.
  14. 제8항에 있어서,
    상기 데이터 입출력 동작은 상기 복수의 메모리 그룹에 대한 데이터의 쓰기, 삭제, 읽기 동작을 포함하고,
    상기 쓰기, 삭제, 읽기 동작에 대응하여 상기 상태 정보를 갱신하는 단계
    를 더 포함하는, 메모리 시스템의 동작방법.
  15. 복수의 비휘발성 메모리 셀을 포함하는 복수의 메모리 그룹을 포함하는 메모리 장치와 적어도 하나의 데이터 경로를 통해 연결된 제어 장치는 프로세서 및 메모리를 포함하고, 상기 프로세서는 상기 제어 장치가
    상기 메모리 장치 내 적어도 하나의 메모리 그룹에서 데이터 입출력 동작이 수행하는 단계;
    상기 메모리 장치로부터 상기 데이터 입출력 동작의 결과를 확인하는 단계;
    상기 적어도 하나의 메모리 그룹에 대한 상태 정보를 상기 메모리 장치로부터 수신하는 단계; 및
    상기 결과와 상기 상태 정보를 바탕으로 상기 데이터 입출력 동작에 대한 성공 여부를 판단하는 단계
    를 수행하도록 하는, 제어 장치.
  16. 제15항에 있어서,
    상기 프로세서는
    상기 메모리에 저장된 상기 상태 정보와 상기 데이터 입출력 동작에 관련된 P2L 맵 정보를 비교하여 상기 데이터 입출력 동작의 성공 여부에 따라 상기 P2L 맵 정보를 바탕으로 L2P 맵 정보를 갱신하는,
    제어 장치.
  17. 제15항에 있어서,
    상기 프로세서는
    상기 응답과 상기 상태 정보를 기초로 상기 데이터 입출력 동작의 성공 여부가 다르게 인식되는 경우, 상기 상태 정보를 기초로 한 성공 여부에 우선순위를 부여하는,
    제어 장치.
  18. 제15항에 있어서,
    상기 메모리 그룹은 페이지에 대응하고, 상기 메모리에 저장되는 상기 상태 정보는 상기 페이지에 저장된 데이터의 유효성을 가리키는 비트맵 정보를 포함하는,
    제어 장치.
  19. 제15항에 있어서,
    상기 메모리 그룹은 메모리 블록에 대응하고, 상기 메모리에 저장되는 상기 상태 정보는 상기 메모리 블록 내 유효 페이지 수를 포함하는,
    제어 장치.
  20. 제15항에 있어서,
    상기 메모리 장치는
    상기 응답은 상기 명령에 대응하는 상기 데이터 입출력 동작이 완료된 직후에 상기 제어 장치에 전송되며,
    상기 제어 장치의 요청 혹은 상기 데이터 입출력 동작에 의해 메타 데이터가 갱신되면 상기 상태 정보를 상기 프로세서에 전송하는,
    제어 장치.
KR1020200132607A 2020-10-14 2020-10-14 메모리 시스템에서 비휘발성 메모리 장치 내 오류를 확인하는 장치 및 방법 KR20220049230A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200132607A KR20220049230A (ko) 2020-10-14 2020-10-14 메모리 시스템에서 비휘발성 메모리 장치 내 오류를 확인하는 장치 및 방법
US17/204,036 US11941289B2 (en) 2020-10-14 2021-03-17 Apparatus and method for checking an error of a non-volatile memory device in a memory system
CN202110456878.6A CN114360620A (zh) 2020-10-14 2021-04-27 检查非易失性存储器装置的错误的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200132607A KR20220049230A (ko) 2020-10-14 2020-10-14 메모리 시스템에서 비휘발성 메모리 장치 내 오류를 확인하는 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20220049230A true KR20220049230A (ko) 2022-04-21

Family

ID=81077683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200132607A KR20220049230A (ko) 2020-10-14 2020-10-14 메모리 시스템에서 비휘발성 메모리 장치 내 오류를 확인하는 장치 및 방법

Country Status (3)

Country Link
US (1) US11941289B2 (ko)
KR (1) KR20220049230A (ko)
CN (1) CN114360620A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230350598A1 (en) * 2022-04-28 2023-11-02 Micron Technology, Inc. Performance monitoring for a memory system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8452929B2 (en) 2005-04-21 2013-05-28 Violin Memory Inc. Method and system for storage of data in non-volatile media
US10120792B1 (en) * 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9921956B2 (en) 2016-07-20 2018-03-20 Sandisk Technologies Llc System and method for tracking block level mapping overhead in a non-volatile memory
KR20180076765A (ko) * 2016-12-28 2018-07-06 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
TWI613652B (zh) * 2017-03-27 2018-02-01 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
US10521343B2 (en) 2017-06-12 2019-12-31 Western Digital Technologies, Inc. Storage system with a controller having a persistent memory interface to local memory
KR20200037584A (ko) * 2018-10-01 2020-04-09 에스케이하이닉스 주식회사 메모리 시스템, 그것의 동작방법 및 메모리 시스템을 포함하는 데이터베이스 시스템

Also Published As

Publication number Publication date
US20220113908A1 (en) 2022-04-14
CN114360620A (zh) 2022-04-15
US11941289B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
KR20210111527A (ko) 메모리 시스템에서 가비지 컬렉션을 수행하는 장치 및 방법
CN112445723A (zh) 用于在存储器***中的传输映射信息的装置和方法
KR20220001222A (ko) 베드 블록을 처리하는 메모리 시스템 및 동작 방법
US20210279180A1 (en) Apparatus and method for controlling map data in a memory system
KR20220043432A (ko) 메모리 시스템에서 읽기 전압을 제어하는 장치 및 방법
KR20220048569A (ko) 메모리 시스템에서 저장 공간을 제어하는 장치 및 방법
KR20210124705A (ko) 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법
KR20220045343A (ko) 데이터 처리 시스템 내 데이터 전송에서 발생한 에러를 정정하는 장치 및 방법
KR20210121654A (ko) 메모리 시스템의 데이터 에러를 복구하는 장치 및 방법
KR20210092957A (ko) 메모리 시스템 내 데이터 오류를 처리하는 장치 및 방법
US11507501B2 (en) Apparatus and method for transmitting, based on assignment of block to HPB region, metadata generated by a non-volatile memory system
KR20220103378A (ko) 메모리 시스템에 저장된 데이터를 처리하는 장치 및 방법
KR20220077041A (ko) 메모리 시스템 내 저장된 데이터를 유지하는 장치 및 방법
KR20210131058A (ko) 메모리 시스템 내 데이터를 보호하는 장치 및 방법
CN117130544A (zh) 用于控制操作速度的存储器***和数据处理***
KR20220049230A (ko) 메모리 시스템에서 비휘발성 메모리 장치 내 오류를 확인하는 장치 및 방법
US20210365183A1 (en) Apparatus and method for increasing operation efficiency in data processing system
KR20230072886A (ko) 저장 장치의 데이터 입출력 성능을 개선하는 장치 및 방법
KR20230035811A (ko) 데이터 처리 시스템 내 공유된 메모리 공간을 제어하기 위한 장치 및 방법
KR20230160620A (ko) 메모리 시스템에서 데이터를 복구하는 장치 및 방법
KR20220032826A (ko) 메모리 시스템 내 맵 정보를 제어 및 저장하는 장치 및 방법
KR20220086934A (ko) 비휘발성 메모리 시스템의 저널링 제어 장치 및 방법
KR20230147950A (ko) 시스템 내 전원 손실 데이터 보호를 위한 장치 및 방법
KR20210114718A (ko) 리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법
KR20220032816A (ko) 메모리 시스템에서 데이터 통신을 보정하는 장치 및 방법