JPS63253494A - 携帯可能電子装置 - Google Patents
携帯可能電子装置Info
- Publication number
- JPS63253494A JPS63253494A JP62087489A JP8748987A JPS63253494A JP S63253494 A JPS63253494 A JP S63253494A JP 62087489 A JP62087489 A JP 62087489A JP 8748987 A JP8748987 A JP 8748987A JP S63253494 A JPS63253494 A JP S63253494A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data string
- data
- portable electronic
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 116
- 238000007726 management method Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、たとえば消去可能な不揮発性メモリおよびこ
れらを制御する制御素子を有するＩＣチップを内蔵した
、いわゆるＩＣカードと称される携帯可能電子装置に関
する。
れらを制御する制御素子を有するＩＣチップを内蔵した
、いわゆるＩＣカードと称される携帯可能電子装置に関
する。
（従来の技術）
最近、新たな携帯可能なデータ記憶媒体として、Ｅ Ｅ
Ｐ ＲＯＭなどの消去可能な不揮発性メモリおよびこ
れらを制御するＣＰＵなどの制御素子を何するＩＣチッ
プを内蔵したＩＣカードが開発されている。この種のＩ
Ｃカードは、制御素子によってメモリをアクセスするこ
とにより、外部からの要求に応じて必要なデータの入出
力を選択的に行なうようになっている。
Ｐ ＲＯＭなどの消去可能な不揮発性メモリおよびこ
れらを制御するＣＰＵなどの制御素子を何するＩＣチッ
プを内蔵したＩＣカードが開発されている。この種のＩ
Ｃカードは、制御素子によってメモリをアクセスするこ
とにより、外部からの要求に応じて必要なデータの入出
力を選択的に行なうようになっている。
さて、このようなＩＣカードにおいて、メモリを複数の
任意の長さの連続したデータ列に区切ってデータ処理を
行なう場合がある。この場合、一般に上記データ列の記
憶位置情報である先頭番地は、それらの情報を記憶した
管理メモリで管理されている。
任意の長さの連続したデータ列に区切ってデータ処理を
行なう場合がある。この場合、一般に上記データ列の記
憶位置情報である先頭番地は、それらの情報を記憶した
管理メモリで管理されている。
ところが、従来は上記管理メモリの内容であるそれぞれ
のデータ列の先頭番地はＩＣカードの外部から与えてい
た。このため、ＩＣカードの外部で、それぞれのデータ
列の先頭番地をあらかじめ算出しておかなければならず
、また誤った先頭番地を管理メモリに登録すれば、デー
タ列の内容が破壊されることがあった。
のデータ列の先頭番地はＩＣカードの外部から与えてい
た。このため、ＩＣカードの外部で、それぞれのデータ
列の先頭番地をあらかじめ算出しておかなければならず
、また誤った先頭番地を管理メモリに登録すれば、デー
タ列の内容が破壊されることがあった。
（発明が解決しようとする問題点）
本発明は、上記したようにそれぞれのデータ列の記憶位
置情報は外部から与えていたため、外部でそれぞれのデ
ータ列の記憶位置情報をあらかじめ算出しておかなけれ
ばならず、また誤った記憶位置情報を管理メモリに登録
すれば、データ列の内容が破壊されることがあるという
問題点を解決すべくなされたもので、外部でそれぞれの
デー、り列の記憶位置情報をあらかじめ算出する必要が
なく、また誤った記憶位置情報の登録を防止でき、デー
タ列の内容が破壊されることがなくなる携帯可能電子装
置を提供することを目的とする。
置情報は外部から与えていたため、外部でそれぞれのデ
ータ列の記憶位置情報をあらかじめ算出しておかなけれ
ばならず、また誤った記憶位置情報を管理メモリに登録
すれば、データ列の内容が破壊されることがあるという
問題点を解決すべくなされたもので、外部でそれぞれの
デー、り列の記憶位置情報をあらかじめ算出する必要が
なく、また誤った記憶位置情報の登録を防止でき、デー
タ列の内容が破壊されることがなくなる携帯可能電子装
置を提供することを目的とする。
［発明の構成］
（問題点を解決するための手段）
本発明は、データ列が記憶される不揮発性メモリと、こ
のメモリを制御する制御部とを有し、前記メモリの一部
または全部を複数の任意の長さの連続したデータ列に区
切ってデータ処理を行う携帯可能電子装置であって、前
記メモリの未使用領域の位置情報を記憶する記憶手段と
、前記データ列の長さを示す長さ情報を外部から受入れ
、この受入れた長さ情報と前記記憶手段内の位置情報と
により前記データ列の記憶位置情報を決定する手段と、
この手段で決定した記憶位置情報により前記記憶手段内
の位置情報を更新する手段とを具備している。
のメモリを制御する制御部とを有し、前記メモリの一部
または全部を複数の任意の長さの連続したデータ列に区
切ってデータ処理を行う携帯可能電子装置であって、前
記メモリの未使用領域の位置情報を記憶する記憶手段と
、前記データ列の長さを示す長さ情報を外部から受入れ
、この受入れた長さ情報と前記記憶手段内の位置情報と
により前記データ列の記憶位置情報を決定する手段と、
この手段で決定した記憶位置情報により前記記憶手段内
の位置情報を更新する手段とを具備している。
（作用）
データ列の長さ情報だけを外部から与えるだけで、内部
でデータ列の記憶位置情報を自動的に決定できるので、
従来のように外部でそれぞれのデータ列の記憶位置情報
をあらかじめ算出する必要がなくなり、また記憶位置情
報が重ｔ！シて管理メモリに登録されるなどの誤りがな
くなり、データ列の内容が破壊されることがなくなる。
でデータ列の記憶位置情報を自動的に決定できるので、
従来のように外部でそれぞれのデータ列の記憶位置情報
をあらかじめ算出する必要がなくなり、また記憶位置情
報が重ｔ！シて管理メモリに登録されるなどの誤りがな
くなり、データ列の内容が破壊されることがなくなる。
（実施例）
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第３図は本発明に係る携帯可能電子装置としてのＩＣカ
ードの構成例を示すもので、複数の任意の長さの連続し
たデータ列が記憶される第１のメモリ１１、この第１の
メモリ１１内のデータ列を管理する管理データ、たとえ
ば各データ列の位置を管理するそれぞれの先頭番地（記
憶位置情報）と長さ情報とが記憶（登録）される第２の
メモリ（管理メモリ）１２、第１のメモリ１１内で使用
していない未使用領域の先頭番地が記憶される第３のメ
モリ１３、第２のメモリ１２内で使用していない未使用
領域の先頭番地が記憶される第４のメモリ１４、これら
を制御するＣＰＵなどの制御素子（制御部）１５、制御
素子１５が外部装置（たとえばカードリーダ・ライタ）
とデータの授受を行なうためのコンタクト部１６から構
成されており、これらのうち第１ないし第４のメモリ１
１〜１４および制御素子１５は、たとえば１つのＩＣチ
ップ（あるいは複数のＩＣチップ）で構成されてＩＣカ
ード本体内に埋設されている。なお、第１ないし第４の
メモリ１１〜１４は、たとえばＥＥＰＲＯＭなどの消去
可能な不揮発性メモリによって構成されている。
ードの構成例を示すもので、複数の任意の長さの連続し
たデータ列が記憶される第１のメモリ１１、この第１の
メモリ１１内のデータ列を管理する管理データ、たとえ
ば各データ列の位置を管理するそれぞれの先頭番地（記
憶位置情報）と長さ情報とが記憶（登録）される第２の
メモリ（管理メモリ）１２、第１のメモリ１１内で使用
していない未使用領域の先頭番地が記憶される第３のメ
モリ１３、第２のメモリ１２内で使用していない未使用
領域の先頭番地が記憶される第４のメモリ１４、これら
を制御するＣＰＵなどの制御素子（制御部）１５、制御
素子１５が外部装置（たとえばカードリーダ・ライタ）
とデータの授受を行なうためのコンタクト部１６から構
成されており、これらのうち第１ないし第４のメモリ１
１〜１４および制御素子１５は、たとえば１つのＩＣチ
ップ（あるいは複数のＩＣチップ）で構成されてＩＣカ
ード本体内に埋設されている。なお、第１ないし第４の
メモリ１１〜１４は、たとえばＥＥＰＲＯＭなどの消去
可能な不揮発性メモリによって構成されている。
第２図は第１ないし第４のメモリ１１〜１４で３つのデ
ータ列が管理されている概念図を示している。第１のメ
モリ１１には、それぞれＩ！■。
ータ列が管理されている概念図を示している。第１のメ
モリ１１には、それぞれＩ！■。
ノ２．ノ３の長さのデータ列の領域が順に確保されてお
り、それぞれの先頭番地はａｔ、ａ２゜ａ３である。第
２のメモリ１２には、それぞれのデータ列の先頭番地ａ
ｌ、ａ２．ａ３と長さ情報ノ１．ノ２．ノ３が順に記憶
（登録）されている。
り、それぞれの先頭番地はａｔ、ａ２゜ａ３である。第
２のメモリ１２には、それぞれのデータ列の先頭番地ａ
ｌ、ａ２．ａ３と長さ情報ノ１．ノ２．ノ３が順に記憶
（登録）されている。
ここで、１つのデータ列の先頭番地と長さ情報とを登録
するのに長さｍだけのメモリが使用される。
するのに長さｍだけのメモリが使用される。
第３のメモリ１３には、第１のメモリ内の未使用領域の
先頭番地であるａ４が記憶されている。第４のメモリ１
４には、第２のメモリ１２内の未使用領域の先頭番地で
あるｂ３が記憶されている。
先頭番地であるａ４が記憶されている。第４のメモリ１
４には、第２のメモリ１２内の未使用領域の先頭番地で
あるｂ３が記憶されている。
第１図は、第２図のメモリ構成に対して、データ列の先
頭番地が決定されるフローチャートであり、以下、この
図を用いてデータ列の先頭番地がＩＣカード内で自動的
に決定される手順について説明する。ここで、初期状態
として、第３のメモリ１３には第１のメモリ１１の先頭
番地であるａｌが登録されており、第４のメモリ１４に
は第２のメモリ１２の先頭番地であるｂＯが登録されて
いる。まず外部から第１番目（ｉ−１・・・ｎ）のデー
タ列の長さ情報Ｊｉが与えられる（ＳＴＩ）。
頭番地が決定されるフローチャートであり、以下、この
図を用いてデータ列の先頭番地がＩＣカード内で自動的
に決定される手順について説明する。ここで、初期状態
として、第３のメモリ１３には第１のメモリ１１の先頭
番地であるａｌが登録されており、第４のメモリ１４に
は第２のメモリ１２の先頭番地であるｂＯが登録されて
いる。まず外部から第１番目（ｉ−１・・・ｎ）のデー
タ列の長さ情報Ｊｉが与えられる（ＳＴＩ）。
すると、制御素子１５は、第２のメモリ１２の未使用領
域が長さｍ以上あるか否かをチェックする（Ｓｒ１）。
域が長さｍ以上あるか否かをチェックする（Ｓｒ１）。
このチェックの結果、第２のメモリ１２の未使用領域が
ｍ以上なかったならば（Ｓｒ１）、制御素子１５は、第
１番目のデータ列の先頭番地ａｉおよび長さ情報ｌ！ｉ
が登録できないため、その時点で処理を終了する（Ｓｒ
１）。
ｍ以上なかったならば（Ｓｒ１）、制御素子１５は、第
１番目のデータ列の先頭番地ａｉおよび長さ情報ｌ！ｉ
が登録できないため、その時点で処理を終了する（Ｓｒ
１）。
上記チェックの結果、第２のメモリ１２の未使用領域が
ｍ以上あったならば（Ｓｒ１） 、制御素子１５は、次
に第１のメモリ１１の未使用領域が、＆１以上あるか否
かをチェックする（Ｓｒ１）。
ｍ以上あったならば（Ｓｒ１） 、制御素子１５は、次
に第１のメモリ１１の未使用領域が、＆１以上あるか否
かをチェックする（Ｓｒ１）。
このチェックの結果、第１のメモリ１１の未使用領域が
１１以上なかったならば（Ｓｒ１） 、制御素子１５は
、第１番目のデータ列の領域が確保できないため、その
時点で処理を終了する （Ｓｒ１）。
１１以上なかったならば（Ｓｒ１） 、制御素子１５は
、第１番目のデータ列の領域が確保できないため、その
時点で処理を終了する （Ｓｒ１）。
上記チェックの結果、第１のメモリ１１の未使用領域が
１１以上あったならば（Ｓｒ１） 、制御素子１５は、
ａｉ（第３のメモリ１３の内容）に人力された長さ情報
ノｌを加算してａｉ＋１という番地を生成する（Ｓｒ６
）。この生成した番地ａｉ＋１が次のデータ列である第
ｉ＋１番目のデータ列の先頭番地となる。このとき、制
御素子１５は、第１番目のデータ列の先頭番地はａｉと
決定し、第１番目のデータ列の先頭番地ａｉおよび長さ
情報ノｉを第２のメモリ１２の未使用領域の先頭番地ｂ
ｉ−１から記憶（登録）するとともに（Ｓｒ１） 、上
記生成した番地ａｉ＋１を第３のメモリ１３に記憶する
ことにより（Ｓｒ１）、第１のメモリ１１の未使用領域
の先頭番地を更新する。さらに、制御素子１５は、ｂｉ
−１にｍを加算してｂｉという番地を生成しく５Ｔ９）
、この番地ｂｉを第４のメモリ１４に記憶することに
より（ＳＴＩＯ）、第２のメモリ１２の未使用領域の先
頭番地を更新する。
１１以上あったならば（Ｓｒ１） 、制御素子１５は、
ａｉ（第３のメモリ１３の内容）に人力された長さ情報
ノｌを加算してａｉ＋１という番地を生成する（Ｓｒ６
）。この生成した番地ａｉ＋１が次のデータ列である第
ｉ＋１番目のデータ列の先頭番地となる。このとき、制
御素子１５は、第１番目のデータ列の先頭番地はａｉと
決定し、第１番目のデータ列の先頭番地ａｉおよび長さ
情報ノｉを第２のメモリ１２の未使用領域の先頭番地ｂ
ｉ−１から記憶（登録）するとともに（Ｓｒ１） 、上
記生成した番地ａｉ＋１を第３のメモリ１３に記憶する
ことにより（Ｓｒ１）、第１のメモリ１１の未使用領域
の先頭番地を更新する。さらに、制御素子１５は、ｂｉ
−１にｍを加算してｂｉという番地を生成しく５Ｔ９）
、この番地ｂｉを第４のメモリ１４に記憶することに
より（ＳＴＩＯ）、第２のメモリ１２の未使用領域の先
頭番地を更新する。
以上で処理は正常に終了しく５ＴＩＩ）、第１番目のデ
ータ列の先頭番地がａｉ１第１第ｉ＋目のデータ列の先
頭番地がａｉ＋１として決定されるものである。
ータ列の先頭番地がａｉ１第１第ｉ＋目のデータ列の先
頭番地がａｉ＋１として決定されるものである。
なお、第１のメモリ１１と第２のメモリ１２とを１つの
第５のメモリ２１に統合して第５のメモリ２１、第３の
メモリ１３、第４のメモリ１４の３種のメモリでデータ
列を管理することも可能である。このときのＩＣカード
の構成図を第４図に示し、２つのデータ列が管理されて
いる概念図を第５に示す。第５のメモリ２１には、その
下部にそれぞれノ１．ノ２の長さのデータ列の領域が順
に確保されており、それぞれの先頭番地はａｌ。
第５のメモリ２１に統合して第５のメモリ２１、第３の
メモリ１３、第４のメモリ１４の３種のメモリでデータ
列を管理することも可能である。このときのＩＣカード
の構成図を第４図に示し、２つのデータ列が管理されて
いる概念図を第５に示す。第５のメモリ２１には、その
下部にそれぞれノ１．ノ２の長さのデータ列の領域が順
に確保されており、それぞれの先頭番地はａｌ。
ａ２である。また、第５のメモリ２１の上部には、それ
ぞれのデータ列の先頭番地ａｌ、ａ２と長さ情報Ｊ！■
、ノ２が順に記憶されている。第３のメモリ１３には、
第５のメモリ２１の未使用領域の最終番地の１つ次の番
地ａ２が記憶されている。
ぞれのデータ列の先頭番地ａｌ、ａ２と長さ情報Ｊ！■
、ノ２が順に記憶されている。第３のメモリ１３には、
第５のメモリ２１の未使用領域の最終番地の１つ次の番
地ａ２が記憶されている。
第４のメモリ１４には、第５のメモリ２１の未使用領域
の先頭番地ｂ２が記憶されている。
の先頭番地ｂ２が記憶されている。
第６図は、第５図のメモリ構成に対して、データ列の先
頭番地が決定されるフローチャートであり、以下、この
図を用いてデータ列の先頭番地がＩＣカード内で自動的
に決定される手順について説明する。ここで、初期状態
として、第３のメモリ１３には第５のメモリ２１の最終
番地の次の番地であるａＯが登録されており、第４のメ
モリ１４には第５のメモリ２１の先頭番地であるｂＯが
登録されている。まず、外部から第１番目（ｉ−１・・
・ｎ）のデータ列の長さ情報ノｉが与えられる（ＳＴ２
１）。すると、制御素子１５は、その長さ情報ｌ！ｉに
前記ｍを加算することにより、第１番目のデータ列を確
保するために必要なデータ長Ｃｉを生成しく５Ｔ２２）
、第５のメモリ２］の未使用領域がＣｉ以上あるか否
かをチェックする（ＳＴ２３）。このチェックの結果、
第５のメモリ２１の未使用領域がＣｉ以上なかったなら
ば（Ｓ７２３） 、制御索子１５はその時点で処理を終
了する（ＳＴ２４）。
頭番地が決定されるフローチャートであり、以下、この
図を用いてデータ列の先頭番地がＩＣカード内で自動的
に決定される手順について説明する。ここで、初期状態
として、第３のメモリ１３には第５のメモリ２１の最終
番地の次の番地であるａＯが登録されており、第４のメ
モリ１４には第５のメモリ２１の先頭番地であるｂＯが
登録されている。まず、外部から第１番目（ｉ−１・・
・ｎ）のデータ列の長さ情報ノｉが与えられる（ＳＴ２
１）。すると、制御素子１５は、その長さ情報ｌ！ｉに
前記ｍを加算することにより、第１番目のデータ列を確
保するために必要なデータ長Ｃｉを生成しく５Ｔ２２）
、第５のメモリ２］の未使用領域がＣｉ以上あるか否
かをチェックする（ＳＴ２３）。このチェックの結果、
第５のメモリ２１の未使用領域がＣｉ以上なかったなら
ば（Ｓ７２３） 、制御索子１５はその時点で処理を終
了する（ＳＴ２４）。
上記チェックの結果、第５のメモリ２１の未使用領域が
Ｃｉ以上あったならば（ＳＴ２３） 、制御索子１５は
ａｔ−１からノｉを減算して第１番目のデータ列の先頭
番地ａ１を生成する（ＳＴ２５）。ここで、生成された
第１番目のデータ列の先頭番地ａｔは、第５のメモリ２
１の未使用領域の新しい最終番地の次の番地と等しい。
Ｃｉ以上あったならば（ＳＴ２３） 、制御索子１５は
ａｔ−１からノｉを減算して第１番目のデータ列の先頭
番地ａ１を生成する（ＳＴ２５）。ここで、生成された
第１番目のデータ列の先頭番地ａｔは、第５のメモリ２
１の未使用領域の新しい最終番地の次の番地と等しい。
この後、制御素子１５は、第１番目のデータ列の先頭番
地ａｔおよび長さ情報、１７１を第５のメモリ２１のｂ
ｉ−１番地から記憶するとともに（Ｓ Ｔ ２６）、上
記生成した番地ａｔを第３のメモリ１３に記憶すること
により（ＳＴ２７） 、第５のメモリ２］の未使用領域
の最終番地の次の番地を更新する。
地ａｔおよび長さ情報、１７１を第５のメモリ２１のｂ
ｉ−１番地から記憶するとともに（Ｓ Ｔ ２６）、上
記生成した番地ａｔを第３のメモリ１３に記憶すること
により（ＳＴ２７） 、第５のメモリ２］の未使用領域
の最終番地の次の番地を更新する。
さらに、制御素子１５は、ｂ ｉ−１にｍを加算してｂ
ｉという番地を生成しく５Ｔ２８） 、この番地ｂｔを
第４のメモリ１４に記憶することにより（ＳＴ２９）
、第５のメモリ２１の未使用領域の先頭番地を更新する
。
ｉという番地を生成しく５Ｔ２８） 、この番地ｂｔを
第４のメモリ１４に記憶することにより（ＳＴ２９）
、第５のメモリ２１の未使用領域の先頭番地を更新する
。
以上で処理は正常に終了しく５Ｔ３０） 、第１番目の
データ列の先頭番地がａｉとして決定されるものである
。
データ列の先頭番地がａｉとして決定されるものである
。
なお、上述した第５図の例は、第２図の例と同様に第５
のメモリ２１の各領域において図面に対して上から下の
方へと順にデータ列を書込む場合であるが、第５のメモ
リ２１の各領域において図面に対して下から上の方へと
順にデータ列を書込む場合は、前記第２図の例と同様な
手順でデータ列の先頭番地を決定できる。
のメモリ２１の各領域において図面に対して上から下の
方へと順にデータ列を書込む場合であるが、第５のメモ
リ２１の各領域において図面に対して下から上の方へと
順にデータ列を書込む場合は、前記第２図の例と同様な
手順でデータ列の先頭番地を決定できる。
上記した２種類のメモリ構成で任意のデータ列を処理し
ようとする場合、いずれのメモリ構成においても、目的
のデータ列の先頭からの順番を指定し、その順番ｋによ
って第２のメモリ１２または第５のメモリ２１の先頭か
ら順に目的のデータ列の先頭番地ａｋおよび長さ情報ノ
ｋを検索し、この検索した先頭番地ａｋおよび長さ情報
Ｊ！ｋによって目的のデータ列を処理する。
ようとする場合、いずれのメモリ構成においても、目的
のデータ列の先頭からの順番を指定し、その順番ｋによ
って第２のメモリ１２または第５のメモリ２１の先頭か
ら順に目的のデータ列の先頭番地ａｋおよび長さ情報ノ
ｋを検索し、この検索した先頭番地ａｋおよび長さ情報
Ｊ！ｋによって目的のデータ列を処理する。
第７図は、それぞれのデータ列の長さ情報の他にそのデ
ータ列の固有の識別情報を付加して外部から与えること
により、第２のメモリ１２または第５のメモリ２１の上
部に上記識別情報と先頭番地と長さ情報とを記憶した列
を示している。このように、データ列の固有の識別情報
をも記憶することにより、上記識別情報によ１て任意の
データ列を検索することができるようになる。
ータ列の固有の識別情報を付加して外部から与えること
により、第２のメモリ１２または第５のメモリ２１の上
部に上記識別情報と先頭番地と長さ情報とを記憶した列
を示している。このように、データ列の固有の識別情報
をも記憶することにより、上記識別情報によ１て任意の
データ列を検索することができるようになる。
第８図は、第７図の例において、たとえばデータ列の属
性などの付加的情報を更に加えて記憶した例を示してお
り、こうすることによりデータ列の活用範囲が拡大され
る。
性などの付加的情報を更に加えて記憶した例を示してお
り、こうすることによりデータ列の活用範囲が拡大され
る。
また、第９図に示すように、それぞれのデータ列にある
固定長ｄの付加的情報、たとえばデータ列の正当性をチ
ェックするためのチェックコードなどを加えて記憶する
ようにしてもよいことは明白である。
固定長ｄの付加的情報、たとえばデータ列の正当性をチ
ェックするためのチェックコードなどを加えて記憶する
ようにしてもよいことは明白である。
以上説明したＩＣカードによれば、データ列の長さ情報
だけを外部から与えるだけで、データ列の先頭番地をＩ
Ｃカード内で自動的に決定できるので、従来のようにＩ
Ｃカードの外部でそれぞれのデータ列の先頭番地をあら
かじめ算出する必要がなくなる。また、同時にデータ列
の先頭番地の管理が確実となり、先頭番地が重複して管
理メモリに登録されるなどの誤りがなくなり、データ列
の内容が破壊されることがなくなる。
だけを外部から与えるだけで、データ列の先頭番地をＩ
Ｃカード内で自動的に決定できるので、従来のようにＩ
Ｃカードの外部でそれぞれのデータ列の先頭番地をあら
かじめ算出する必要がなくなる。また、同時にデータ列
の先頭番地の管理が確実となり、先頭番地が重複して管
理メモリに登録されるなどの誤りがなくなり、データ列
の内容が破壊されることがなくなる。
［発明の効果］
以上詳述したように本発明によれば、データ列の長さ情
報だけを外部から与えるだけで、内部でデータ列の記憶
位置情報を自動的に決定できるので、従来のように外部
でそれぞれのデータ列の記憶位置情報をあらかじめ算出
する必要がなくなり、また記憶位置情報が重複して管理
メモリに登録されるなどの誤りがなくなり、データ列の
内容が破壊されることがなくなる携帯可能電子装置を提
供できる。
報だけを外部から与えるだけで、内部でデータ列の記憶
位置情報を自動的に決定できるので、従来のように外部
でそれぞれのデータ列の記憶位置情報をあらかじめ算出
する必要がなくなり、また記憶位置情報が重複して管理
メモリに登録されるなどの誤りがなくなり、データ列の
内容が破壊されることがなくなる携帯可能電子装置を提
供できる。
図は本発明の詳細な説明するためのもので、第１図は第
３図のＩＣカードでのデータ列の先頭番地を決定する処
理の手順を示すフローチャート、第２図は第３図のＩＣ
カードでのデータ列が管理されている概念図、第３図は
４種のメモリを用いた場合のＩＣカードの構成図、第４
図は３８のメモリを用いた場合のＩＣカードの構成図、
第５図は第４図のＩＣカードでのデータ列が管理されて
いる概念図、第６図は第４図のＩＣカードでのデータ列
の先頭番地を決定する処理の手順を示すフローチャート
、第７図は第２または第５のメモリにデータ列固有の識
別情報を付加した例を示す図、第８図はさらにその他の
情報を付加した１例を示す図、第９図は第１または第５
のメモリのデータ列に付加的情報を加えた例を示す図で
ある。 １１・・・・・・第１のメモリ、１２・・・・・・第２
のメモリ、１３・・・・・・第３のメモリ、１４・・・
・・・第４のメモリ、１５・・・・・・制御素子（制御
部）、１６・・・・・・コンタクト部、２１・・・・・
・第５のメモリ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４図 第６図 第７図 第８図 第９図
３図のＩＣカードでのデータ列の先頭番地を決定する処
理の手順を示すフローチャート、第２図は第３図のＩＣ
カードでのデータ列が管理されている概念図、第３図は
４種のメモリを用いた場合のＩＣカードの構成図、第４
図は３８のメモリを用いた場合のＩＣカードの構成図、
第５図は第４図のＩＣカードでのデータ列が管理されて
いる概念図、第６図は第４図のＩＣカードでのデータ列
の先頭番地を決定する処理の手順を示すフローチャート
、第７図は第２または第５のメモリにデータ列固有の識
別情報を付加した例を示す図、第８図はさらにその他の
情報を付加した１例を示す図、第９図は第１または第５
のメモリのデータ列に付加的情報を加えた例を示す図で
ある。 １１・・・・・・第１のメモリ、１２・・・・・・第２
のメモリ、１３・・・・・・第３のメモリ、１４・・・
・・・第４のメモリ、１５・・・・・・制御素子（制御
部）、１６・・・・・・コンタクト部、２１・・・・・
・第５のメモリ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４図 第６図 第７図 第８図 第９図
Claims (7)
- （１）データ列が記憶される不揮発性メモリと、このメ
モリを制御する制御部とを有し、前記メモリの一部また
は全部を複数の任意の長さの連続したデータ列に区切っ
てデータ処理を行う携帯可能電子装置であって； 前記メモリの未使用領域の位置情報を記憶する記憶手段
と； 前記データ列の長さを示す長さ情報を外部から受入れ、
この受入れた長さ情報と前記記憶手段内の位置情報とに
より前記データ列の記憶位置情報を決定する手段と； この手段で決定した記憶位置情報により前記記憶手段内
の位置情報を更新する手段と を具備したことを特徴とする携帯可能電子装置。 - （２）前記不揮発性メモリは、データ列が記憶される第
１のメモリと、この第１のメモリ内のデータ列を管理す
る管理データが記憶される第２のメモリとから構成され
ることを特徴とする特許請求の範囲第１項記載の携帯可
能電子装置。 - （３）前記不揮発性メモリにはデータ列を管理する管理
データも記憶されることを特徴とする特許請求の範囲第
１項記載の携帯可能電子装置。 - （４）前記管理データはデータ列の記憶位置情報と長さ
情報とからなることを特徴とする特許請求の範囲第２項
または第３項記載の携帯可能電子装置。 - （５）前記記憶位置情報はデータ列の先頭番地であるこ
とを特徴とする特許請求の範囲第１項または第４項記載
の携帯可能電子装置。 - （６）前記位置情報は未使用領域の先頭番地であること
を特徴とする特許請求の範囲第１項記載の携帯可能電子
装置。 - （７）前記不揮発性メモリは消去可能な不揮発性メモリ
であることを特徴とする特許請求の範囲第１項記載の携
帯可能電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087489A JPS63253494A (ja) | 1987-04-09 | 1987-04-09 | 携帯可能電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087489A JPS63253494A (ja) | 1987-04-09 | 1987-04-09 | 携帯可能電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63253494A true JPS63253494A (ja) | 1988-10-20 |
Family
ID=13916365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62087489A Pending JPS63253494A (ja) | 1987-04-09 | 1987-04-09 | 携帯可能電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63253494A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021095252A1 (ja) * | 2019-11-15 | 2021-05-20 |
-
1987
- 1987-04-09 JP JP62087489A patent/JPS63253494A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021095252A1 (ja) * | 2019-11-15 | 2021-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002071B1 (ko) | 휴대할 수 있는 전자장치 | |
| JPH0793203A (ja) | ファイル管理方式 | |
| JPH07160547A (ja) | ファイル管理方式 | |
| JPH11282989A (ja) | 携帯可能電子装置 | |
| JPS63253494A (ja) | 携帯可能電子装置 | |
| KR910009065B1 (ko) | 휴대가능전자장치의 메모리등록시스템 | |
| JP2002123422A (ja) | メモリ装置におけるデータ管理方法 | |
| JP2910745B2 (ja) | 記憶装置及びデータ処理方法 | |
| JPH06282483A (ja) | データ管理方式 | |
| KR910002448B1 (ko) | 휴대가능 전자장치 | |
| US7296289B2 (en) | Setting or changing an access condition for an access management apparatus and method of a portable electronic device | |
| JPH05100961A (ja) | データ記憶方式 | |
| JP2810893B2 (ja) | 単語辞書検索装置 | |
| JP2609645B2 (ja) | 携帯可能電子装置 | |
| JP2835159B2 (ja) | 携帯可能記憶媒体 | |
| JPH0756640B2 (ja) | 記憶装置 | |
| JP3359934B2 (ja) | データ記憶装置 | |
| JP2798957B2 (ja) | 携帯可能電子装置 | |
| JPS63187382A (ja) | 携帯可能電子装置の初期化装置 | |
| JP2537198B2 (ja) | 携帯可能電子装置 | |
| JPS603081A (ja) | Ｉｃカ−ド | |
| JPH0693255B2 (ja) | 携帯可能電子装置のメモリエリア定義方式 | |
| JPS62226391A (ja) | Ｉｃカ−ド | |
| JPH0778228A (ja) | メモリカードおよびそのデータ管理方法 | |
| JPS63271682A (ja) | 携帯可能電子装置 |