JP7201045B2 - 電力変換装置 - Google Patents

Description

本技術は、電力変換装置に関する。

直交変換器（ＤＣ（Direct Current）／ＡＣ（Alternate Current）変換器）として、３レベルインバータに代表されるマルチレベルインバータは、従前の２レベルインバータに比べて、システムの小型化や高効率化を実現する電力変換器として注目されている。

３レベルインバータの従来技術としては、例えば、正極端子と負極端子との間に直列接続される少なくとも２つのスイッチング素子におのおの逆並列に接続される還流ダイオードの電圧降下特性を、中性点端子と交流端子との間に接続されるスイッチング素子に逆並列に接続される還流ダイオードの電圧降下特性より大きくして、電力損失を低減した技術が提案されている（特許文献１）。

特開２０１３－１１６０２０号公報

しかし、３レベルインバータに含まれるスイッチング素子のスイッチング動作によってモータ等の誘導性負荷を駆動する場合に、スイッチング素子内のボディダイオードに負荷電流が還流すると、ボディダイオードが劣化して、電力損失が増大するという問題がある。

本発明はこのような点に鑑みてなされたものであり、ボディダイオードの劣化を抑制し、電力損失の低減化を図った電力変換装置を提供することを目的とする。

上記課題を解決するために、電力変換装置が提供される。この電力変換装置は、第１のボディダイオードを含む正極側の第１のスイッチング素子と、第１のスイッチング素子に直列接続する負極側の第２のスイッチング素子と、第１のスイッチング素子に並列接続するスイッチ回路とを含む直交変換部と、第２のスイッチング素子がターンオフ動作後、ターンオン動作するまでの期間中に、スイッチ回路を所定期間オン状態にして、第１のスイッチング素子と第２のスイッチング素子とが直列接続する中間点を介して接続される負荷から第１のスイッチング素子に向かう負荷電流をスイッチ回路に流して、第１のボディダイオードに対して負荷電流を非導通にする制御回路とを備える。
また、上記課題を解決するために、電力変換装置が提供される。この電力変換装置は、第１のボディダイオードを含む正極側の第１のスイッチング素子と、第１のスイッチング素子に直列接続する負極側の第２のスイッチング素子と、第１のスイッチング素子に並列接続するスイッチ回路とを含む直交変換部と、第２のスイッチング素子がターンオフ動作後、ターンオン動作するまでの期間中に、スイッチ回路を所定期間オン状態にする制御回路と、を有する。また、直交変換部は、第１のトランジスタと第１のボディダイオードを含む第１のスイッチング素子、第２のトランジスタと第２のボディダイオードを含む第２のスイッチング素子、第３、第４のスイッチング素子、第１、第２のダイオード、正極側電源、負極側電源、および第３のトランジスタと第３のダイオードを含むスイッチ回路を備える。正極側電源の正極側端子は、第１のトランジスタのドレイン、第１のボディダイオードのカソードおよび第３のトランジスタのソースに接続し、負極側電源の負極側端子は、第２のトランジスタのソースと、第２のボディダイオードのアノードに接続し、正極側電源の負極側端子は、負極側電源の正極側端子、第３のスイッチング素子のエミッタおよび第１のダイオードのアノードに接続し、第３のスイッチング素子のコレクタは、第１のダイオードのカソード、第２のダイオードのカソードおよび第４のスイッチング素子のコレクタに接続し、第４のスイッチング素子のエミッタは、第２のダイオードのアノード、第１のトランジスタのソース、第１のボディダイオードのアノード、第３のダイオードのアノード、第２のトランジスタのドレイン、第２のボディダイオードのカソードおよび中間点に接続し、第３のダイオードのカソードは、第３のトランジスタのドレインに接続する。

ボディダイオードの劣化を抑制し、電力損失の低減化を図ることが可能になる。

本発明の電力変換装置の構成例を示す図である。 ３レベルインバータの構成例を示す図である。 ３レベルインバータのスイッチングパターンの一例を示す図である。 ３レベルインバータの出力波形を示す図である。 負荷電流が流れる経路を示す図である。 負極側のスイッチング素子の両端電圧が閾値レベルを超えたときに負荷電流が流れる経路を示す図である。 ボディダイオードの導通時の状態を説明するための図である。 電力変換装置の構成例を示す図である。 電力変換装置の動作を説明するための図である。 変形例の電力変換装置の構成例を示す図である。 変形例の電力変換装置の動作を説明するための図である。

以下、実施の形態について図面を参照して説明する。
図１は本発明の電力変換装置の構成例を示す図である。電力変換装置１は、直交変換器１ａと制御回路１ｂを備える。直交変換器１ａは、スイッチング素子Ｔ１～Ｔ４、ダイオードＤ１、Ｄ２（第１、第２のダイオード）、直流電源として正極側電源Ｖ１および負極側電源Ｖ２を備える。

正極側のスイッチング素子Ｔ１（第１のスイッチング素子）は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）としてＮチャネルのＮＭＯＳトランジスタＭ１（第１のトランジスタ）を含み、さらに寄生ダイオードであるボディダイオードＤｐ１（第１のボディダイオード）を含む。負極側のスイッチング素子Ｔ２（第２のスイッチング素子）は、スイッチング素子Ｔ１と直列接続する。

直交変換器１ａ内の接続関係を記すと、正極側電源Ｖ１の正極側端子は、ＮＭＯＳトランジスタＭ１のドレインと、ボディダイオードＤｐ１のカソードに接続し、負極側電源Ｖ２の負極側端子は、スイッチング素子Ｔ２の一端に接続する。

正極側電源Ｖ１の負極側端子は、負極側電源Ｖ２の正極側端子、スイッチング素子Ｔ３の一端、ダイオードＤ１のアノードに接続する。スイッチング素子Ｔ３の他端は、ダイオードＤ１のカソード、ダイオードＤ２のカソードおよびスイッチング素子Ｔ４の一端に接続する。

スイッチング素子Ｔ４の他端は、ダイオードＤ２のアノード、ＮＭＯＳトランジスタＭ１のソース、ボディダイオードＤｐ１のアノード、スイッチング素子Ｔ２の他端および中間点Ｕに接続する。また、中間点Ｕには、図示しないフィルタを介して負荷３が接続される。

制御回路１ｂは、スイッチング素子Ｔ１～Ｔ４のスイッチング駆動制御を行う。この場合、制御回路１ｂは、スイッチング素子Ｔ２のスイッチング動作時にターンオフしてターンオンするまでのオフ期間中に、スイッチング素子Ｔ２がスイッチング動作中にはオフ状態になっているスイッチング素子Ｔ１を所定期間オンにする。

このようなスイッチング制御を行うことで、制御回路１ｂは、負荷３からスイッチング素子Ｔ１に向かう負荷電流（第１の負荷電流）を、スイッチング素子Ｔ１内のＮＭＯＳトランジスタＭ１側に流して、スイッチング素子Ｔ１内のボディダイオードＤｐ１に対して負荷電流を非導通にする（ボディダイオードＤｐ１に向かう負荷電流の流れを抑制する）。

これにより、スイッチング素子Ｔ１内のボディダイオードＤｐ１への負荷電流の還流を抑止することができるので、ボディダイオードＤｐ１の劣化を抑制することができ、電力損失の低減化を図ることが可能になる。

次に本発明の詳細を説明する前に、本発明の適用例である３レベルインバータについて図２～図４を用いて説明する。まず、３レベルインバータの構成について説明する。図２は３レベルインバータの構成例を示す図である。３レベルインバータ１００は、スイッチング素子Ｔ１～Ｔ４、ダイオードＤ１、Ｄ２および正極側電源Ｖ１および負極側電源Ｖ２を備える。

スイッチング素子Ｔ１、Ｔ２には、例えば、ＮＭＯＳトランジスタＭ１、Ｍ２が使用される。この場合、例えば、ＳｉＣ（シリコンカーバイド）製のＭＯＳＦＥＴが使用される。ＳｉＣ－ＭＯＳＦＥＴは、Ｓｉ（シリコン）製のＭＯＳＦＥＴと比べ、スイッチング損失が小さく、高温領域においても良好な電気的特性を有している。

また、ＮＭＯＳトランジスタＭ１、Ｍ２には寄生ダイオードが接続されており、ＮＭＯＳトランジスタＭ１の寄生ダイオードをボディダイオードＤｐ１、ＮＭＯＳトランジスタＭ２の寄生ダイオードをボディダイオードＤｐ２とする。

さらに、スイッチング素子Ｔ３、Ｔ４には、例えば、Ｓｉ製のＩＧＢＴ（Insulated Gate Bipolar Transistor）が使用される。
一方、３レベルインバータ１００の配線には、配線インダクタ（浮遊インダクタ）が存在するので、図２には配線インダクタを明示している。

具体的には、正極側電源Ｖ１の正極側端子と、正極点Ｐとの間の正極側配線には、配線インダクタＬｐがある。また、負極側電源Ｖ２の負極側端子と、負極点Ｎとの間の負極側配線には、配線インダクタＬｎがある。

さらに、正極側電源Ｖ１と負極側電源Ｖ２の中間電位になる中間点Ｃと、スイッチング素子Ｔ３のエミッタおよびダイオードＤ１のアノードとの間の中間極側配線には、配線インダクタＬｍがある。

３レベルインバータ１００の構成素子の接続関係について記すと、正極側電源Ｖ１の正極側端子は、配線インダクタＬｐを通じて、ＮＭＯＳトランジスタＭ１のドレインおよびボディダイオードＤｐ１のカソードに接続する。

負極側電源Ｖ２の負極側端子は、配線インダクタＬｎを通じて、ＮＭＯＳトランジスタＭ２のソースおよびボディダイオードＤｐ２のアノードに接続する。
正極側電源Ｖ１の負極側端子は、負極側電源Ｖ２の正極側端子に接続し、さらに配線インダクタＬｍを通じて、スイッチング素子Ｔ３のエミッタおよびダイオードＤ１のアノードに接続する。

スイッチング素子Ｔ３のコレクタは、ダイオードＤ１のカソード、ダイオードＤ２のカソードおよびスイッチング素子Ｔ４のコレクタに接続する。
スイッチング素子Ｔ４のエミッタは、ダイオードＤ２のアノード、ＮＭＯＳトランジスタＭ１のソース、ボディダイオードＤｐ１のアノード、ＮＭＯＳトランジスタＭ２のドレインおよびボディダイオードＤｐ２のカソードに接続する。

中間点（交流出力点）Ｕには、フィルタ１０１（例えば、ＬＣフィルタ）が接続され、フィルタ１０１の出力段には負荷が接続される。また、スイッチング素子Ｔ１～Ｔ４のゲートには、図示しない制御回路が接続される。なお、スイッチング素子Ｔ３、Ｔ４とダイオードＤ１、Ｄ２の箇所には、ＲＢ（Reverse Blocking）－ＩＧＢＴの構成を適用してもよい。

次に３レベルインバータ１００のスイッチングパターンについて説明する。図３は３レベルインバータのスイッチングパターンの一例を示す図である。
〔期間ｔ（＋）〕基準正弦波（インバータの出力電圧指令）Ｓ０が正の期間にある期間ｔ（＋）において、基準正弦波Ｓ０の振幅が、正電位側三角波信号であるキャリア信号Ｓ１の振幅より大きい場合は、スイッチング素子Ｔ１のゲート駆動信号ｇ１は高電位レベルになり、スイッチング素子Ｔ１はオンする。

また、基準正弦波Ｓ０の振幅がキャリア信号Ｓ１の振幅より小さい場合は、ゲート駆動信号ｇ１は低電位レベルになり、スイッチング素子Ｔ１はオフする。
一方、スイッチング素子Ｔ３のゲート駆動信号ｇ３は、ゲート駆動信号ｇ１のレベルを反転した信号になる。よって、スイッチング素子Ｔ１がオンのときにはスイッチング素子Ｔ３はオフ、スイッチング素子Ｔ１がオフのときにはスイッチング素子Ｔ３はオンする。

さらに、スイッチング素子Ｔ１、Ｔ３がスイッチング動作中（期間ｔ（＋））は、スイッチング素子Ｔ２のゲート駆動信号ｇ２は低電位レベルを維持して、スイッチング素子Ｔ２はオフ状態になる。

さらにまた、スイッチング素子Ｔ１、Ｔ３がスイッチング動作中（期間ｔ（＋））は、スイッチング素子Ｔ４のゲート駆動信号ｇ４は高電位レベルを維持して、スイッチング素子Ｔ４はオン状態になる。

〔期間ｔ（－）〕基準正弦波Ｓ０が負の期間にある期間ｔ（－）において、基準正弦波Ｓ０の振幅が、負電位側三角波信号であるキャリア信号Ｓ２の振幅より小さい場合は、スイッチング素子Ｔ２のゲート駆動信号ｇ２は高電位レベルになり、スイッチング素子Ｔ２はオンする。

また、基準正弦波Ｓ０の振幅がキャリア信号Ｓ２の振幅より大きい場合は、ゲート駆動信号ｇ２は低電位レベルになり、スイッチング素子Ｔ２はオフする。
一方、スイッチング素子Ｔ４のゲート駆動信号ｇ４は、ゲート駆動信号ｇ２のレベルを反転した信号になる。よって、スイッチング素子Ｔ２がオンのときにはスイッチング素子Ｔ４はオフ、スイッチング素子Ｔ２がオフのときにはスイッチング素子Ｔ４はオンする。

さらに、スイッチング素子Ｔ２、Ｔ４がスイッチング動作中（期間ｔ（－））は、スイッチング素子Ｔ１のゲート駆動信号ｇ１は低電位レベルを維持して、スイッチング素子Ｔ１はオフ状態になる。

さらにまた、スイッチング素子Ｔ２、Ｔ４がスイッチング動作中（期間ｔ（－））は、スイッチング素子Ｔ３のゲート駆動信号ｇ３は高電位レベルを維持して、スイッチング素子Ｔ３はオン状態になる。

上記のように、基準正弦波Ｓ０が正の期間は、スイッチング素子Ｔ１、Ｔ３が交互にスイッチングする。このときスイッチング素子Ｔ２はオフ状態が保持され、スイッチング素子Ｔ４はオン状態が保持される。

逆に、基準正弦波Ｓ０が負の期間は、スイッチング素子Ｔ２、Ｔ４が交互にスイッチングする。このときスイッチング素子Ｔ１はオフ状態が保持され、スイッチング素子Ｔ３はオン状態が保持される。

スイッチング素子Ｔ１～Ｔ４がこのようなスイッチング動作を行うことにより負荷に対する給電が実施される。なお、上記に示したゲート駆動信号ｇ１～ｇ４は、スイッチング素子Ｔ１～Ｔ４の駆動制御を行う制御回路内において生成される。

図４は３レベルインバータの出力波形を示す図である。３レベルインバータ１００のトータル電源電圧をＥｄとすれば、３レベルインバータ１００の中間点Ｕの出力は、ゼロを中心として±Ｅｄ／２と、±ＥｄとのＰＷＭ（Pulse Width Modulation）パルス波形となる。

このように、３レベルインバータ１００は、出力波形がより正弦波に近くなることから、出力波形を正弦波化するためのフィルタ１０１を小型化することができる。また、１回のスイッチング動作当たりの電圧変動幅が２レベルインバータの半分となるため、スイッチング素子に発生するスイッチング損失がおおむね半減し、装置から発生するノイズも低減するなどの利点を有している。

次に本発明が解決すべき課題について図５～図７を用いて説明する。図５は負荷電流が流れる経路を示す図である。負極側のスイッチング素子Ｔ２のスイッチング動作中（期間ｔ（－））に、スイッチング素子Ｔ２がターンオンしてからターンオフすると、モータ等の誘導性負荷からは逆起電圧が発生するので、３レベルインバータ１００内に負荷電流が流れる。

なお、スイッチング素子Ｔ２のスイッチング動作中において、スイッチング素子Ｔ２がオフのとき、図３に示したように、スイッチング素子Ｔ１はオフ、スイッチング素子Ｔ３はオン、スイッチング素子Ｔ４はオンの状態である。

スイッチング素子Ｔ２のターンオフ時、負荷電流の流れは経路ｒ１、ｒ２になる。経路ｒ１は、中間点Ｕから負極点Ｎへ流れる経路であり、経路ｒ２は、中間点Ｕから中間点Ｃへ流れる経路である。

経路ｒ１を流れる負荷電流は、時間経過に伴って減少する（－ｄｉ／ｄｔで減少する）。また、配線インダクタＬｎの電圧極性を見ると、配線インダクタＬｎは、当初の電流を流し続けようと働くので、配線インダクタＬｎの電源側が正極性となり、配線インダクタＬｎのスイッチング素子Ｔ２側は負極性となる。

一方、経路ｒ２を流れる負荷電流は、時間経過に伴って増加する（ｄｉ／ｄｔで増加する）。また、配線インダクタＬｍの電圧極性を見ると、配線インダクタＬｍのスイッチング素子Ｔ３側が正極性となり、配線インダクタＬｍの電源側は負極性となる。

図６は負極側のスイッチング素子の両端電圧が閾値レベルを超えたときに負荷電流が流れる経路を示す図である。
ここで、正極側電源Ｖ１および負極側電源Ｖ２の電源電圧を共にＥｄｃとし、負荷電流をｄｉ／ｄｔとし、配線インダクタＬｍ、Ｌｎのインダクタンスを同じ符号Ｌｍ、Ｌｎでそれぞれ表す。この場合、スイッチング素子Ｔ２の両端電圧ＶＴ２は、以下の式（１）で算出される。

ＶＴ２＝Ｅｄｃ＋（Ｌｍ＋Ｌｎ）×ｄｉ／ｄｔ・・・（１）
また、電源電圧Ｅｄｃの２倍の電圧（２×Ｅｄｃ）を閾値レベルとする。負極側のスイッチング素子Ｔ２がターンオフしてから、スイッチング素子Ｔ２の両端電圧ＶＴ２が上昇し、両端電圧ＶＴ２が閾値レベルを超えると、スイッチング素子Ｔ１のボディダイオードＤｐ１が順バイアスされて導通する。したがって、図６に示すように、中間点Ｕから正極点Ｐへの経路ｒ３にも負荷電流が流れることになる。

図７はボディダイオードの導通時の状態を説明するための図である。配線インダクタＬｍ、Ｌｎのインダクタンスが大きく、スイッチング素子Ｔ２を流れる負荷電流ＩＴ２の電流減少率が大きいと、上記の式（１）から両端電圧ＶＴ２が増大する。

このとき、スイッチング素子Ｔ２の両端電圧ＶＴ２が、電源電圧Ｅｄｃの２倍（２×Ｅｄｃ）を超える期間ｔａでは、スイッチング素子Ｔ１のボディダイオードＤｐ１が順バイアスされて導通する。

すると、ボディダイオードＤｐ１に負荷電流Ｉ１が流れる。このように負荷から還流してきた負荷電流Ｉ１がボディダイオードＤｐ１を流れると、ボディダイオードＤｐ１の故障率が上がり、ボディダイオードＤｐ１が劣化してしまう可能性がある。また、ボディダイオードＤｐ１のオン電圧は高いため、ボディダイオードＤｐ１に負荷電流Ｉ１が流れると、電力損失が増大してしまう。

本発明は上記のような点に鑑み、ボディダイオードへの負荷電流を非導通にして、ボディダイオードの劣化を抑制し、電力損失の低減化を図った電力変換装置を提供するものである。

次に３レベルインバータに適用可能な本発明の電力変換装置について図８、図９を用いて説明する。図８は電力変換装置の構成例を示す図である。電力変換装置１－１は、直交変換器１０と制御回路２０を備えており、直交変換器１０の中間点Ｕには、図示しないフィルタを介して負荷３が接続される。

直交変換器１０は、スイッチング素子Ｔ１～Ｔ４、ダイオードＤ１、Ｄ２および正極側電源Ｖ１および負極側電源Ｖ２を備える。スイッチング素子Ｔ１は、ＮＭＯＳトランジスタＭ１とボディダイオードＤｐ１を含み、スイッチング素子Ｔ２は、ＮＭＯＳトランジスタＭ２（第２のトランジスタ）とボディダイオードＤｐ２（第２のボディダイオード）を含む。なお、直交変換器１０の基本的な回路構成は図２に示した３レベルインバータ１００と同じなので回路構成の説明は省略する。

制御回路２０は、スイッチング素子Ｔ１～Ｔ４の各ゲートにゲート駆動信号ｇ１～ｇ４を入力して、スイッチング素子Ｔ１～Ｔ４のスイッチング制御を行う。
ここで、図２に示した３レベルインバータ１００は、スイッチング素子Ｔ２のスイッチング動作中であって、スイッチング素子Ｔ２がターンオフしてからターンオンするまでのオフ期間中、スイッチング素子Ｔ１は連続オフ状態であった。

これに対し、電力変換装置１－１は、このオフ期間中において、通常は連続オフ状態であるスイッチング素子Ｔ１に対して、スイッチング素子Ｔ１に高電位レベルのゲート駆動信号を印加して所定期間オンする制御を行う。より具体的には、スイッチング素子Ｔ１内のＮＭＯＳトランジスタＭ１のゲートに高電位レベルのゲート駆動信号を印加して、ＮＭＯＳトランジスタＭ１を所定期間オンする。

図９は電力変換装置の動作を説明するための図である。
〔期間ｔ０〕制御回路２０は、スイッチング素子Ｔ２のゲートに高電位レベルのゲート駆動信号ｇ２を印加する。このとき、スイッチング素子Ｔ２はオン状態になる。また、制御回路２０は、ＮＭＯＳトランジスタＭ１のゲートに低電位レベルのゲート駆動信号ｇ１を印加する。このとき、ＮＭＯＳトランジスタＭ１（スイッチング素子Ｔ１）はオフ状態になる。

なお、スイッチング素子Ｔ３、Ｔ４に関しても、制御回路２０から出力されるゲート駆動信号ｇ３、ｇ４にもとづいてスイッチングされる。この場合、スイッチング素子Ｔ３はオン、スイッチング素子Ｔ４はオフの状態である。

一方、スイッチング素子Ｔ１がオフ、スイッチング素子Ｔ２がオン状態の期間ｔ０では、両端電圧ＶＴ２（中間点Ｕと負極点Ｎ間のスイッチング素子Ｔ２の両端電圧）は０Ｖである。また、このときにスイッチング素子Ｔ２を流れる負荷電流ＩＴ２は、電流値Ｉｍａｘであるとする。さらに、スイッチング素子Ｔ１へは負荷電流は流れない。

〔時刻ｔ１〕制御回路２０は、スイッチング素子Ｔ２のゲートに低電位レベルのゲート駆動信号ｇ２を印加して、スイッチング素子Ｔ２をターンオフする。
〔期間ｔ２〕両端電圧ＶＴ２は、上昇し始める。

〔時刻ｔ３〕両端電圧ＶＴ２が上昇しているときに、スイッチング素子Ｔ２を流れる負荷電流ＩＴ２が電流値Ｉｍａｘから下降し始める。このタイミングで、制御回路２０は、スイッチング素子Ｔ１内のＮＭＯＳトランジスタＭ１のゲートに高電位レベルのゲート駆動信号ｇ１を印加する。

〔期間ｔ４〕両端電圧ＶＴ２が上昇しており、スイッチング素子Ｔ２を流れる負荷電流ＩＴ２が下降している。また、ＮＭＯＳトランジスタＭ１はオン状態になる（ゲート駆動信号ｇ１が高電位レベルを維持）。

〔時刻ｔ５〕両端電圧ＶＴ２が、正極側電源Ｖ１の電源電圧と負極側電源Ｖ２の電源電圧のトータルの電圧である２×Ｅｄｃ（閾値レベル）に達する。また、ＮＭＯＳトランジスタＭ１はオン状態を維持している。

この場合、経路ｒ３を流れる負荷電流Ｉ１は、スイッチング素子Ｔ１内のボディダイオードＤｐ１には流れず、スイッチング素子Ｔ１内のＮＭＯＳトランジスタＭ１を流れる。なお、ＮＭＯＳトランジスタＭ１がオンしても、すでにスイッチング素子Ｔ２はターンオフ動作に入っているので、電源が短絡されることはない。

〔時刻ｔ６〕両端電圧ＶＴ２は、ピークから下降し始めて電圧（２×Ｅｄｃ）に達し、両端電圧ＶＴ２が電圧（２×Ｅｄｃ）以上になる時間帯が終了する。このタイミングで、制御回路２０は、ＮＭＯＳトランジスタＭ１のゲートに低電位レベルのゲート駆動信号ｇ１を印加して、ＮＭＯＳトランジスタＭ１をターンオフする。

以上説明したように、本発明の電力変換装置１－１によれば、制御回路２０は、スイッチング素子Ｔ２がターンオフしてターンオンするまでのオフ期間中に、スイッチング素子Ｔ１（ＮＭＯＳトランジスタＭ１）を所定期間オンにする。

そして、制御回路２０は、スイッチング素子Ｔ１に向かう負荷電流をスイッチング素子Ｔ１内のＮＭＯＳトランジスタＭ１に流して、スイッチング素子Ｔ１内のボディダイオードＤｐ１に対して負荷電流を非導通にする。これにより、ボディダイオードＤｐ１の劣化を抑制し、電力損失の低減化を図ることが可能になる。

なお、上記では、負極側スイッチング素子がターンオフしている期間中に、正極側スイッチング素子を所定期間オンする構成としたが、逆に正極側スイッチング素子がターンオフしている期間中に、負極側スイッチング素子を所定期間オンする構成にすることもできる。

次に電力変換装置の変形例について図１０、図１１を用いて説明する。図１０は変形例の電力変換装置の構成例を示す図である。変形例の電力変換装置１－２は、直交変換器１０ａと制御回路２０ａを備える。

直交変換器１０ａは、スイッチング素子Ｔ１～Ｔ４、スイッチ回路ＳＷ、ダイオードＤ１、Ｄ２および正極側電源Ｖ１および負極側電源Ｖ２を備える。スイッチング素子Ｔ１は、ＮＭＯＳトランジスタＭ１とボディダイオードＤｐ１を含み、スイッチング素子Ｔ２は、ＮＭＯＳトランジスタＭ２とボディダイオードＤｐ２を含む。

また、スイッチ回路ＳＷは、ＮＭＯＳトランジスタＭｓ（第３のトランジスタ）とダイオードＤ３（第３のダイオード）を含み、スイッチング素子Ｔ１に並列接続する。
スイッチ回路ＳＷ周辺の接続関係を記すと、ダイオードＤ３のアノードは、ＮＭＯＳトランジスタＭ１のソース、ボディダイオードＤｐ１のアノード、ダイオードＤ２のアノード、スイッチング素子Ｔ４のエミッタ、ＮＭＯＳトランジスタＭ２のドレインおよびボディダイオードＤｐ２のカソードに接続する。

ダイオードＤ３のカソードは、ＮＭＯＳトランジスタＭｓのドレインに接続する。ＮＭＯＳトランジスタＭｓのソースは、正極側電源Ｖ１の正極側端子、ＮＭＯＳトランジスタＭ１のドレインおよびボディダイオードＤｐ１のカソードに接続する。なお、その他の回路構成は図８で示した電力変換装置１－１の直交変換器１０と同じなので説明は省略する。

制御回路２０ａは、スイッチング素子Ｔ１～Ｔ４の各ゲートにゲート駆動信号ｇ１～ｇ４を入力して、スイッチング素子Ｔ１～Ｔ４のスイッチング制御を行う。また、制御回路２０ａは、スイッチ回路ＳＷ内のＮＭＯＳトランジスタＭｓのゲートにゲート駆動信号ｇｓを入力して、スイッチ回路ＳＷのスイッチング（ＮＭＯＳトランジスタＭｓのスイッチング）を行う。

ここで、電力変換装置１－２は、スイッチング素子Ｔ２のスイッチング動作時の、ターンオフしてからターンオンするまでのオフ期間中において、スイッチング素子Ｔ１は連続オフした状態のままで、スイッチ回路ＳＷを所定期間オンする制御を行う。すなわち、スイッチ回路ＳＷ内のＮＭＯＳトランジスタＭｓのゲートに高電位レベルのゲート駆動信号ｇｓを印加して、スイッチ回路ＳＷを所定期間オンする。

図１１は変形例の電力変換装置の動作を説明するための図である。
〔期間ｔ１０〕制御回路２０ａは、スイッチング素子Ｔ２のゲートに高電位レベルのゲート駆動信号ｇ２を印加する。このとき、スイッチング素子Ｔ２はオン状態になる。また、制御回路２０ａは、スイッチ回路ＳＷ内のＮＭＯＳトランジスタＭｓのゲートに低電位レベルのゲート駆動信号ｇｓを印加する。このとき、ＮＭＯＳトランジスタＭｓはオフ状態になる。

なお、スイッチング素子Ｔ１、Ｔ３、Ｔ４に関しても、制御回路２０ａから出力されるゲート駆動信号ｇ１、ｇ３、ｇ４にもとづいてスイッチングされる。この場合、スイッチング素子Ｔ１はオフ、スイッチング素子Ｔ３はオン、スイッチング素子Ｔ４はオフの状態である。

一方、スイッチング素子Ｔ１がオフ、スイッチング素子Ｔ２がオン状態の期間ｔ１０では、両端電圧ＶＴ２は０Ｖである。また、このときにスイッチング素子Ｔ２を流れる負荷電流ＩＴ２は、電流値Ｉｍａｘであるとする。さらに、スイッチング素子Ｔ１へは負荷電流は流れない。

〔時刻ｔ１１〕制御回路２０ａは、スイッチング素子Ｔ２のゲートに低電位レベルのゲート駆動信号ｇ２を印加して、スイッチング素子Ｔ２をターンオフする。
〔期間ｔ１２〕両端電圧ＶＴ２は、上昇し始める。

〔時刻ｔ１３〕両端電圧ＶＴ２が上昇しているときに、スイッチング素子Ｔ２を流れる負荷電流ＩＴ２が電流値Ｉｍａｘから下降し始める。このタイミングで、制御回路２０ａは、ＮＭＯＳトランジスタＭｓのゲートに高電位レベルのゲート駆動信号ｇｓを印加して、ＮＭＯＳトランジスタＭｓをターンオンする。

〔期間ｔ１４〕両端電圧ＶＴ２が上昇しており、スイッチング素子Ｔ２を流れる負荷電流ＩＴ２が下降している。また、ＮＭＯＳトランジスタＭｓはオン状態になっている（ゲート駆動信号ｇｓが高電位レベルを維持）。

〔時刻ｔ１５〕両端電圧ＶＴ２が、正極側電源Ｖ１の電源電圧と負極側電源Ｖ２の電源電圧のトータルの電圧である２×Ｅｄｃ（閾値レベル）に達する。また、ＮＭＯＳトランジスタＭｓはオン状態を維持している。

この場合、経路ｒ３を流れる負荷電流Ｉ１は、スイッチング素子Ｔ１内のボディダイオードＤｐ１には流れず、スイッチ回路ＳＷ内のＮＭＯＳトランジスタＭｓを流れる。なお、スイッチ回路ＳＷがオンしても、すでにスイッチング素子Ｔ２はターンオフ動作に入っているので、電源が短絡されることはない。

〔時刻ｔ１６〕両端電圧ＶＴ２は、ピークから下降し始めて電圧（２×Ｅｄｃ）に達し、両端電圧ＶＴ２が電圧（２×Ｅｄｃ）以上になる時間帯が終了する。このタイミングで、制御回路２０ａは、ＮＭＯＳトランジスタＭｓのゲートに低電位レベルのゲート駆動信号ｇｓを印加して、ＮＭＯＳトランジスタＭｓをターンオフする。

以上説明したように、本発明の変形例の電力変換装置１－２によれば、制御回路２０ａは、スイッチング素子Ｔ２がターンオフしてターンオンするまでのオフ期間中に、スイッチング素子Ｔ１に並列接続されたスイッチ回路ＳＷを所定期間オンにする。

そして、制御回路２０ａは、スイッチング素子Ｔ１に向かう負荷電流をスイッチ回路ＳＷに転流して、スイッチング素子Ｔ１内のボディダイオードＤｐ１に対して負荷電流を非導通にする。これにより、ボディダイオードＤｐ１の劣化を抑制し、電力損失の低減化を図ることが可能になる。

なお、図８、図１０には示していないが、電力変換装置１－１、１－２は、スイッチング素子Ｔ１とスイッチング素子Ｔ２とが接続する中間点Ｕを介して接続される負荷３からスイッチング素子Ｔ２に流れる負荷電流をモニタする電流モニタ回路と、スイッチング素子Ｔ２の両端にかかる両端電圧をモニタする電圧モニタ回路とを備える。

電流モニタ回路としては例えば、カレントトランスが使用できる（カレントトランスは中間点Ｕから負荷３へつながる配線上に設置される）。また、電圧モニタ回路としては、オペアンプを利用したコンパレータなどが使用できる。電圧モニタ回路は、中間点Ｕと負極点Ｎ間の電圧をモニタする。

制御回路２０、２０ａは、これらのモニタ回路から送信されるモニタ結果にもとづき、スイッチング素子Ｔ２に流れる負荷電流が減少し始めるタイミングを認識し、両端電圧が閾値レベル以上になっているか否かを認識することができる。

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。

１ 電力変換装置
１ａ 直交変換器
１ｂ 制御回路
３ 負荷
Ｔ１～Ｔ４ スイッチング素子
Ｍ１ ＮＭＯＳトランジスタ
Ｄｐ１ ボディダイオード
Ｄ１、Ｄ２ ダイオード
Ｖ１ 正極側電源
Ｖ２ 負極側電源
Ｕ 中間点

Claims (5)

1. 第１のボディダイオードを含む正極側の第１のスイッチング素子と、前記第１のスイッチング素子に直列接続する負極側の第２のスイッチング素子と、前記第１のスイッチング素子に並列接続するスイッチ回路とを含む直交変換部と、
   前記第２のスイッチング素子がターンオフ動作後、ターンオン動作するまでの期間中に、前記スイッチ回路を所定期間オン状態にして、前記第１のスイッチング素子と前記第２のスイッチング素子とが直列接続する中間点を介して接続される負荷から前記第１のスイッチング素子に向かう負荷電流を前記スイッチ回路に流して、前記第１のボディダイオードに対して前記負荷電流を非導通にする制御回路と、
   を有する電力変換装置。
2. 前記制御回路は、前記第２のスイッチング素子の両端にかかる両端電圧が閾値以上になる期間中に、前記スイッチ回路をオン状態にし、前記スイッチ回路をオン状態にしてから前記期間が終了するまで、前記スイッチ回路のオン状態を維持する請求項１記載の電力変換装置。
3. 前記直交変換部は、電源として正極側電源と負極側電源とをさらに含み、前記制御回路は、前記正極側電源の電源電圧と、前記負極側電源の電源電圧との総和の電圧を前記閾値とする請求項２記載の電力変換装置。
4. 前記直交変換部は、第１のトランジスタと前記第１のボディダイオードを含む前記第１のスイッチング素子、第２のトランジスタと第２のボディダイオードを含む前記第２のスイッチング素子、第３、第４のスイッチング素子、第１、第２のダイオード、正極側電源、負極側電源、および第３のトランジスタと第３のダイオードを含む前記スイッチ回路を備え、
   前記正極側電源の正極側端子は、前記第１のトランジスタのドレイン、前記第１のボディダイオードのカソードおよび前記第３のトランジスタのソースに接続し、
   前記負極側電源の負極側端子は、前記第２のトランジスタのソースと、前記第２のボディダイオードのアノードに接続し、
   前記正極側電源の負極側端子は、前記負極側電源の正極側端子、前記第３のスイッチング素子のエミッタおよび前記第１のダイオードのアノードに接続し、
   前記第３のスイッチング素子のコレクタは、前記第１のダイオードのカソード、前記第２のダイオードのカソードおよび前記第４のスイッチング素子のコレクタに接続し、
   前記第４のスイッチング素子のエミッタは、前記第２のダイオードのアノード、前記第１のトランジスタのソース、前記第１のボディダイオードのアノード、前記第３のダイオードのアノード、前記第２のトランジスタのドレイン、前記第２のボディダイオードのカソードおよび中間点に接続し、
   前記第３のダイオードのカソードは、前記第３のトランジスタのドレインに接続する、
   請求項１記載の電力変換装置。
5. 第１のボディダイオードを含む正極側の第１のスイッチング素子と、前記第１のスイッチング素子に直列接続する負極側の第２のスイッチング素子と、前記第１のスイッチング素子に並列接続するスイッチ回路とを含む直交変換部と、
   前記第２のスイッチング素子がターンオフ動作後、ターンオン動作するまでの期間中に、前記スイッチ回路を所定期間オン状態にする制御回路と、
   を有し、
   前記直交変換部は、第１のトランジスタと前記第１のボディダイオードを含む前記第１のスイッチング素子、第２のトランジスタと第２のボディダイオードを含む前記第２のスイッチング素子、第３、第４のスイッチング素子、第１、第２のダイオード、正極側電源、負極側電源、および第３のトランジスタと第３のダイオードを含む前記スイッチ回路を備え、
   前記正極側電源の正極側端子は、前記第１のトランジスタのドレイン、前記第１のボディダイオードのカソードおよび前記第３のトランジスタのソースに接続し、
   前記負極側電源の負極側端子は、前記第２のトランジスタのソースと、前記第２のボディダイオードのアノードに接続し、
   前記正極側電源の負極側端子は、前記負極側電源の正極側端子、前記第３のスイッチング素子のエミッタおよび前記第１のダイオードのアノードに接続し、
   前記第３のスイッチング素子のコレクタは、前記第１のダイオードのカソード、前記第２のダイオードのカソードおよび前記第４のスイッチング素子のコレクタに接続し、
   前記第４のスイッチング素子のエミッタは、前記第２のダイオードのアノード、前記第１のトランジスタのソース、前記第１のボディダイオードのアノード、前記第３のダイオードのアノード、前記第２のトランジスタのドレイン、前記第２のボディダイオードのカソードおよび中間点に接続し、
   前記第３のダイオードのカソードは、前記第３のトランジスタのドレインに接続する、
   電力変換装置。

Images