JP6070258B2

JP6070258B2 - ３レベルインバータのスナバ回路

Info

Publication number: JP6070258B2
Application number: JP2013032771A
Authority: JP
Inventors: 祐樹渡瀬
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2013-02-22
Filing date: 2013-02-22
Publication date: 2017-02-01
Anticipated expiration: 2033-02-22
Also published as: JP2014165965A

Description

本発明は、３レベルインバータのスナバ回路に係り、特にＡ−ＮＰＣ（Ａｄｖａｎｃｅｄ−ＮｅｕｔｒａｌＰｏｉｎｔＣｌａｍｐｅｄ）方式３レベルインバータの、スナバに関するものである。

３レベルインバータにおいては、従来のＩＧＢＴなどを代表とするスイッチング素子を４つ直列接続した方式（ＮＰＣ方式）の３レベルインバータの他に、特許文献１などに示されるような、直流電源正極側「Ｐ」と交流入出力部「ＡＣ」間に接続されるスイッチング素子、前記交流入出力部「ＡＣ」と直流電源負極側「Ｎ」間に接続されるスイッチング素子、および直流電源中性点「Ｍ」と前記交流入出力部「ＡＣ」間に双方向に接続されるスイッチング素子による中性点クランプ方式（以下、Ａ−ＮＰＣ方式）の３レベルインバータが知られている。

図８に、特許文献２に記載のＡ−ＮＰＣ方式３レベルインバータにおける公知のスナバ回路を示す。図８において、直流電圧源Ｅ１，Ｅ２を直列接続して直流電源回路を構成し、該直流電圧源Ｅ１，Ｅ２の共通接続点は直流電源中性点Ｍとなっている。

直流電圧源Ｅ１の正極端Ｐと直流電圧源Ｅ２の負極端Ｎの間には、主回路スイッチ正極側素子Ｔｒ１および主回路スイッチ負極側素子Ｔｒ４が直列に接続されている。前記主回路スイッチ正極側素子Ｔｒ１および主回路スイッチ負極側素子Ｔｒ４の共通接続点は交流入出力端ＡＣとなっている。

この交流入出力端ＡＣと直流電源中性点Ｍの間には、主回路スイッチ中性点クランプ素子Ｔｒ２（電流方向ＡＣ→Ｍ）および主回路スイッチ中性点クランプ素子Ｔｒ３（電流方向Ｍ→ＡＣ）が電流制御方向が逆向きに直列接続されている。

前記主回路スイッチ正極側素子Ｔｒ１および正極端Ｐの共通接続点と直流電源中性点Ｍの間には、スナバ用コンデンサ（サージ吸収用）Ｃ１およびスナバ用ダイオード（逆方向電流阻止用）Ｄ１が直列に接続されている。前記スナバ用コンデンサＣ１およびスナバ用ダイオードＤ１の共通接続点と直流電源中性点Ｍの間にはスナバ用抵抗Ｒ１が接続されている。

前記主回路スイッチ負極側素子Ｔｒ４および負極端Ｎの共通接続点と直流電源中性点Ｍの間には、スナバ用コンデンサ（サージ吸収用）Ｃ４およびスナバ用ダイオード（逆方向電流阻止用）Ｄ４が直列に接続されている。前記スナバ用コンデンサＣ４およびスナバ用ダイオードＤ４の共通接続点と直流電源中性点Ｍの間にはスナバ用抵抗Ｒ４が接続されている。

前記主回路スイッチの各素子Ｔｒ１〜Ｔｒ４は例えばＩＧＢＴによって構成され、前記正極側素子Ｔｒ１および負極側素子Ｔｒ４と中性点クランプ素子Ｔｒ２，Ｔｒ３をまとめて、スナバ用コンデンサＣ１，Ｃ４、スナバ用ダイオードＤ１，Ｄ４およびスナバ用抵抗Ｒ１，Ｒ４から成るスナバ回路によって保護している。

このスナバ回路による保護方式では、スイッチング素子間の距離が短くリアクタンス成分が小さい３レベルインバータの用途で適用されている複数素子入りのＩＧＢＴモジュール（単相又は３相）をブリッジ回路として使用する等、１つのスイッチング素子で構成されているＩＧＢＴモジュールに比べて比較的少容量な定格が前提で使用されるスナバ回路である。このため、大容量のＡ−ＮＰＣ方式の３レベルインバータでは、スイッチング素子の定格容量の制限を超えてしまい、複数素子入りのＩＧＢＴモジュールが使えないという問題があった。

また、大容量の１つのスイッチング素子で構成されるＩＧＢＴモジュールを組み合わせてブリッジ回路として使用する場合には、ＩＧＢＴ素子間の距離が離れて素子間のリアクタンス成分が大きくなるため、図８のような主回路スイッチ正極側素子Ｔｒ１、主回路スイッチ負極側素子Ｔｒ４と中性点クランプ素子Ｔｒ２，Ｔｒ３をまとめて保護するスナバ回路方式では、サージ電圧の抑制が不十分となる。

そこで、例えば図９に示すように主回路スイッチの正極側素子Ｔｒ１、負極側素子Ｔｒ４と中性点クランプ素子Ｔｒ２，Ｔｒ３とでスナバ回路を分ける必要がある。

図９において図８と同一部分は同一符号をもって示している。図９において、主回路スイッチ正極側素子Ｔｒ１および正極端Ｐの共通接続点と交流入出力端ＡＣの間にはスナバ用コンデンサＣ１およびスナバ用ダイオードＤ１が直列に接続されている。前記スナバ用コンデンサＣ１およびスナバ用ダイオードＤ１の共通接続点と直流電源中性点Ｍの間には、スナバ用抵抗Ｒ１が接続されている。

主回路スイッチ負極側素子Ｔｒ４および負極端Ｎの共通接続点と交流入出力端ＡＣの間にはスナバ用コンデンサＣ４およびスナバ用ダイオードＤ４が直列に接続されている。前記スナバ用コンデンサＣ４およびスナバ用ダイオードＤ４の共通接続点と直流電源中性点Ｍの間には、スナバ用抵抗Ｒ４が接続されている。

前記中性点クランプ素子Ｔｒ２およびＴｒ３の直列回路の両端間には、スナバ用コンデンサＣ２およびスナバ用ダイオードＤ２の直列回路と、スナバ用コンデンサＣ３およびスナバ用ダイオードＤ３の直列回路とが並列に接続されている。

前記スナバ用コンデンサＣ２およびスナバ用ダイオードＤ２の共通接続点と前記正極端Ｐの間にはスナバ用抵抗Ｒ２が接続されている。

前記スナバ用コンデンサＣ３およびスナバ用ダイオードＤ３の共通接続点と前記負極端Ｎの間にはスナバ用抵抗Ｒ３が接続されている。

図９では、主回路スイッチ正極側素子Ｔｒ１のオフ時に、この正極側素子Ｔｒ１のコレクタ−エミッタ間に印加されるサージ電圧を抑制する目的でＣＲＤスナバ（Ｃ１，Ｒ１，Ｄ１）が設けられ、主回路スイッチ負極側素子Ｔｒ４のオフ時に、この負極側素子Ｔｒ４のコレクタ−エミッタ間に印加されるサージ電圧を抑制する目的でＣＲＤスナバ（Ｃ４，Ｒ４，Ｄ４）が設けられ、中性点クランプ素子Ｔｒ２のオフ時に、この中性点クランプ素子Ｔｒ２のコレクタ−エミッタ間に印加されるサージ電圧を抑制する目的でＣＲＤスナバ（Ｃ２，Ｒ２，Ｄ２）が設けられ、中性点クランプ素子Ｔｒ３のオフ時に、この中性点クランプ素子Ｔｒ３のコレクタ−エミッタ間に印加されるサージ電圧を抑制する目的でＣＲＤスナバ（Ｃ３，Ｒ３，Ｄ３）が設けられている。

特開昭５６−１２１３７４号公報特開２０１０−２５２５４８号公報

図９の回路において、正極側端子Ｐと負極側端子Ｎ間の主回路スイッチ正極側素子Ｔｒ１または負極側素子Ｔｒ４の片側がＯＮすると、このＯＮしたスイッチング素子とは反対側のスイッチングそしに、正極側端子Ｐ−直流電源中性点Ｍ間の直流電圧源Ｅ１の電圧Ｖ１[Ｖ]と直流電源中性点Ｍ−負極側端子Ｎ間の直流電圧源Ｅ２の電圧Ｖ２[Ｖ]の合計電圧が印加される。

このときＶ１[Ｖ]＝Ｖ２[Ｖ]＝Ｖ[Ｖ]とすると、直流電源中性点Ｍに対してＯＮしたスイッチング素子とは反対側のスイッチング素子のスナバ用コンデンサに２Ｖ[Ｖ]の電圧が充電される。その後に、この反対側のスイッチング素子をスイッチングによりＯＮする際、当該スイッチング素子に（Ｖ１[Ｖ]＋導体リアクトル分サージ）の電圧が発生するが、スナバ用コンデンサは前記のように２Ｖ[Ｖ]の電圧に充電されている。主回路スイッチ正極側素子Ｔｒ１を例に挙げると、この正極側素子Ｔｒ１がＯＮした場合、直流電源中性点Ｍに対して反対側の主回路スイッチ負極側素子Ｔｒ４に合計電圧２Ｖ[Ｖ]の電圧が印加される。このとき、スナバ用コンデンサＣ４が２Ｖ[Ｖ]に充電される。その後、主回路スイッチ正極側素子Ｔｒ１がＯＮ→ＯＦＦで負極側素子Ｔｒ４をＯＦＦする際、主回路スイッチ負極側素子Ｔｒ４に（Ｖ[Ｖ］＋サージ）の電圧が印加されるが、スナバ用コンデンサＣ４が２Ｖ[Ｖ]に充電されており、主回路スイッチ負極側素子Ｔｒ４のサージ電圧＜スナバ用コンデンサＣ４の電圧となる。

このため、上記の例では主回路スイッチ負極側素子Ｔｒ４のサージ電圧がスナバ用コンデンサＣ４にて吸収されず、サージ電圧が抑制できない状態になる。このサージ電圧に起因して電磁ノイズが発生し、制御装置など周辺機器に対して悪影響を与える場合がある。また、スナバ回路のスナバコンデンサの定格電圧は最低でも２Ｅ[Ｖ]必要となり、コスト増になる。

本発明は上記課題を解決するものであり、その目的は、スナバコンデンサの電圧上昇を押さえ、スナバコンデンサのサージ電圧の吸収動作を確実にさせることができる３レベルインバータのスナバ回路を提供することにある。

上記課題を解決するための請求項１に記載の３レベルインバータのスナバ回路は、電源中性点を有した直流電源回路の正極端と交流入出力端の間に接続された正極側スイッチング素子と、前記直流電源回路の負極端と前記交流入出力端の間に接続された負極側スイッチング素子と、前記電源中性点と前記交流入出力端の間に少なくとも２直列接続された、互いに逆の耐圧方向に制御できる中性点クランプ用スイッチング素子と、前記少なくとも２直列接続された中性点クランプ用スイッチング素子の両端間に第１のスナバコンデンサおよび第１のスナバダイオードを直列接続し、該第１のスナバコンデンサおよび第１のスナバダイオードの共通接続点と前記直流電源回路の正極端の間に第１のスナバ抵抗を接続して構成された第１のスナバ回路と、前記中性点クランプ用スイッチング素子の両端間に第２のスナバコンデンサおよび第２のスナバダイオードを直列接続し、該第２のスナバコンデンサおよび第２のスナバダイオードの共通接続点と前記直流電源回路の負極端の間に第２のスナバ抵抗を接続して構成された第２のスナバ回路と、前記直流電源回路の正極端および正極側スイッチング素子の共通接続点と、前記交流入出力端の間に、第３のスナバコンデンサおよび逆阻止特性を有する第１のスイッチング手段を順次直列に接続し、前記第３のスナバコンデンサおよび第１のスイッチング手段の共通接続点と前記電源中性点の間に第３のスナバ抵抗を接続して構成された第３のスナバ回路と、前記直流電源回路の負極端および負極側スイッチング素子の共通接続点と、前記交流入出力端の間に、第４のスナバコンデンサおよび逆阻止特性を有する第２のスイッチング手段を順次直列に接続し、前記第４のスナバコンデンサおよび第２のスイッチング手段の共通接続点と前記電源中性点の間に第４のスナバ抵抗を接続して構成された第４のスナバ回路と、を備えたことを特徴としている。

上記構成によれば、スナバコンデンサの電圧がスイッチング素子の電圧を超えることがないため、スイッチング素子のサージ電圧をスナバコンデンサによって確実に吸収することができる。

また請求項２に記載の３レベルインバータのスナバ回路は、請求項１において、前記正極側スイッチング素子と前記一方の耐圧方向に制御できる中性点クランプ用スイッチング素子のオン、オフ制御は、第１の期間に、互いに逆転関係で同時に制御され、前記他方の耐圧方向に制御できる中性点クランプ用スイッチング素子は前記第１の期間にオン制御され、前記負極側スイッチング素子と前記他方の耐圧方向に制御できる中性点クランプ用スイッチング素子のオン、オフ制御は、前記第１の期間に続く第２の期間に、互いに逆転関係で同時に制御され、前記一方の耐圧方向に制御できる中性点クランプ用スイッチング素子は前記第２の期間にオン制御され、前記第１のスイッチング手段は前記第２の期間にオフ制御され、第１の期間にオン制御され、前記第２のスイッチング手段は前記第１の期間にオフ制御され、第２の期間にオン制御され、前記第１および第２のスイッチング手段の各々のオン、オフの切り換えは、前記互いに逆の耐圧方向に制御できる中性点クランプ用スイッチング素子がともにオン制御されているタイミングで実行されることを特徴としている。

上記構成によれば、第１および第２のスイッチング手段の各々のオン、オフの切り換えは、両方の中性点クランプ用スイッチング素子がともにオン制御されているタイミングで実行されるので、スナバコンデンサの電圧上昇を確実に抑えることができ、これによりスナバコンデンサの電圧上昇を確実に抑えることが可能となり、これによってスナバコンデンサのサージ吸収動作がより確実となる。

（１）請求項１、２に記載の発明によれば、スナバコンデンサの電圧がスイッチング素子の電圧を超えることがないため、スイッチング素子のサージ電圧をスナバコンデンサによって確実に吸収することができる。これによって、電磁ノイズ発生低減および周辺機器の誤動作防止が可能となる。
（２）請求項２に記載の発明によれば、スナバコンデンサの電圧上昇を確実に抑えることができ、これによりスナバコンデンサの電圧上昇を確実に抑えることが可能となり、これによってスナバコンデンサのサージ吸収動作がより確実となる。

本発明の実施例１の回路図。本発明の実施例１における上側スイッチ素子のスイッチング時の状態を表す回路図。本発明の実施例１におけるスナバのサージ吸収から回生までの動きを表す回路図。本発明の実施例１における電流阻止の状態を表す回路図。本発明の実施例１における下側スイッチ素子のスイッチング時の状態を表す回路図。本発明の実施例１における主回路スイッチとサブスイッチのタイムチャート。本発明の実施例２の回路図。従来のＡ−ＮＰＣ方式のスナバ回路の一例を示す回路図。従来のＡ−ＮＰＣ方式のスナバ回路の他の例を示す回路図。

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。図１は本発明の実施例１におけるスナバ回路の回路図を示し、図９と同一部分は同一符号をもって示している。

図１において図９と異なる点は、スナバ用コンデンサＣ１と交流入出力端ＡＣの間に、前記スナバ用ダイオードＤ１に代えて、サブスイッチＳ１および逆阻止ダイオードｄ１を直列に接続し、スナバ用コンデンサＣ４と交流入出力端ＡＣの間に、前記スナバ用ダイオードＤ４に代えて、サブスイッチＳ４および逆阻止ダイオードｄ４を直列に接続した点にあり、その他の部分は図９と同一に構成されている。

前記サブスイッチＳ１，Ｓ４はＭＯＳ−ＦＥＴの他、サイリスタ、トランジスタ、ＩＧＢＴ等で構成してもよい。

図２〜図５は実施例１の動作を説明するための回路図（図１と同じ回路図）であり、図６はタイムチャートである。まず図２に示すように、主回路スイッチ中性点クランプ素子Ｔｒ３がＯＮし、主回路スイッチ正極側素子Ｔｒ１および主回路スイッチ中性点クランプ素子Ｔｒ２が互い違いにスイッチングしている期間（図２の主回路スイッチ正極側素子Ｔｒ１がスイッチングしている期間：第１の期間）は、サブスイッチＳ１をＯＮし、サブスイッチＳ４をＯＦＦとする。

これによってスナバ用コンデンサＣ１、スナバ用抵抗Ｒ１および逆阻止ダイオードｄ１がＣＲＤスナバとして作用し、主回路スイッチ正極側素子Ｔｒ１の電圧サージが吸収される。

また、このときサブスイッチＳ４がＯＦＦのためスナバ用コンデンサＣ４への充電が阻止され、スナバ用コンデンサＣ４に直流電圧源Ｅ１とＥ２の合計電圧が印加されることは防止される。

具体的には、主回路スイッチ正極側素子Ｔｒ１がＯＦＦすると（図２の主回路スイッチ正極側素子Ｔｒ１がスイッチングしている期間におけるＯＦＦタイミング時）、図３に一点鎖線で示すように、主回路を構成する導体リアクトル分エネルギーがスナバ用コンデンサＣ１→サブスイッチＳ１→逆阻止ダイオードｄ１→交流入出力端ＡＣの経路を通過し、スナバ用コンデンサＣ１がサージ電圧を吸収し、該コンデンサＣ１の電圧がＥ（Ｖ）よりも増加した場合、図３に点線で示すように、スナバコンデンサＣ１に吸収されたサージ電圧はスナバ用抵抗Ｒ１経由で放電し、直流電圧源Ｅ１に回生される。

尚、サブスイッチＳ１自身の寄生逆並列ダイオードによる放電経路は、図４に一点鎖線で示すように逆阻止ダイオードｄ１により阻止されるため逆方向に電流は流れず、スナバ用コンデンサＣ１の電圧が制限抵抗（スナバ用抵抗Ｒ１）を経由せずに放電することはない。

また、主回路スイッチ正極側素子Ｔｒ１がＯＮしているとき（図２の主回路スイッチ正極側素子Ｔｒ１のスイッチング期間におけるＯＮタイミング時）は、図４に点線で示すように、逆阻止ダイオードｄ１により阻止されるため、スナバ用コンデンサＣ１が主回路スイッチ正極側素子Ｔｒ１およびサブスイッチＳ１の寄生逆並列ダイオード経由で短絡することはない。

次に図５に示すように、主回路スイッチ中性点クランプ素子Ｔｒ２がＯＮし、主回路スイッチ負極側素子Ｔｒ４および主回路スイッチ中性点クランプ素子Ｔｒ３が互い違いにスイッチングしている期間（図５の主回路スイッチ負極側素子Ｔｒ４がスイッチングしている期間：第２の期間）は、サブスイッチＳ１をＯＦＦし、サブスイッチＳ４をＯＮとする。

これによって図２〜図４の場合と同様に、スナバ用コンデンサＣ４、スナバ用抵抗Ｒ４および逆阻止ダイオードｄ４がＣＲＤスナバとして作用し、主回路スイッチ正極側素子Ｔｒ４の電圧サージが吸収される。

また、このときサブスイッチＳ１がＯＦＦのためスナバ用コンデンサＣ１への充電が阻止され、スナバ用コンデンサＣ１に直流電圧源Ｅ１とＥ２の合計電圧が印加されることは防止される。

尚、前記サブスイッチＳ１，Ｓ４の各々のＯＮ，ＯＦＦの切り換えは、主回路スイッチ正極側素子Ｔｒ１のスイッチング期間と、主回路スイッチ負極側素子Ｔｒ４のスイッチング期間との切り換わりで、かつ主回路スイッチ中性点クランプ素子Ｔｒ２，Ｔｒ３がともにＯＮのタイミングで実行される。

すなわち、図２の主回路スイッチ正極側素子Ｔｒ１がスイッチングしている期間→図５の主回路スイッチ負極側素子Ｔｒ４がスイッチングしている期間（又は主回路スイッチ負極側素子Ｔｒ４がスイッチングしている期間→主回路スイッチ正極側素子Ｔｒ１がスイッチングしている期間）に切り換えるタイミングにおいて、主回路スイッチ中性点クランプ素子Ｔｒ２，Ｔｒ３がともにＯＮとなる時刻Ｔｘに行う。

これによって、スナバ用コンデンサＣ１，Ｃ４の電圧上昇を確実に抑えることができ、サージ吸収動作が確実なものとなる。

尚、スナバ用コンデンサＣ１，Ｃ４の予備充電時は、スナバ用抵抗Ｒ１，Ｒ４が突入電流防止抵抗として働き、前記コンデンサＣ１，Ｃ４に過電流が流れることが防止される。

図７は本発明の実施例２の回路図を示している。図７において図１と異なる点は、サブスイッチＳ１および逆阻止ダイオードｄ１の代わりに、逆阻止型サブスイッチ（例えばリバースブロッキングＩＧＢＴ）Ｓ’１が接続され、サブスイッチＳ４および逆阻止ダイオードｄ４の代わりに、逆阻止型サブスイッチ（例えばリバースブロッキングＩＧＢＴ）Ｓ’４が接続されている点にあり、その他の部分は図１と同一に構成されている。

本実施例２においては、前記逆阻止ダイオードｄ１、ｄ４が無くても逆阻止型サブスイッチＳ’１、Ｓ’４自体が前記ｄ１、ｄ４の逆阻止機能を有しているため、前記実施例１と同様の原理でスナバ動作、制御が行える。

以上のように実施例１、２によれば、スナバ用コンデンサ（Ｃ１，Ｃ４）の電圧がスイッチング素子（Ｔｒ１，Ｔｒ４）の電圧を超えることがないので、スイッチング時にスナバ回路によりサージ電圧を吸収する動作が確実になり（スナバ回路の機能が有効になり）、電磁ノイズ発生低減および周辺機器の誤動作防止ができる。

また、スナバ用コンデンサの低電圧化が可能になり（２Ｅ[Ｖ］の電圧が必要であったが、Ｅ[Ｖ］＋導体リアクトル分サージまで下げられる）、スナバ用コンデンサの小型化およびコストダウンが可能となる。

Ｅ１，Ｅ２…直流電圧源
Ｃ１〜Ｃ４…スナバ用コンデンサ
Ｄ１〜Ｄ４…スナバ用ダイオード
ｄ１、ｄ４…逆阻止ダイオード
Ｒ１〜Ｒ４…スナバ用抵抗
Ｔｒ１…主回路スイッチ正極側素子
Ｔｒ２，Ｔｒ３…主回路スイッチ中性点クランプ素子
Ｔｒ４…主回路スイッチ負極側素子
Ｓ１，Ｓ４…サブスイッチ
Ｓ’１、Ｓ’４…逆阻止型サブスイッチ

Claims

電源中性点を有した直流電源回路の正極端と交流入出力端の間に接続された正極側スイッチング素子と、
前記直流電源回路の負極端と前記交流入出力端の間に接続された負極側スイッチング素子と、
前記電源中性点と前記交流入出力端の間に少なくとも２直列接続された、互いに逆の耐圧方向に制御できる中性点クランプ用スイッチング素子と、
前記少なくとも２直列接続された中性点クランプ用スイッチング素子の両端間に第１のスナバコンデンサおよび第１のスナバダイオードを直列接続し、該第１のスナバコンデンサおよび第１のスナバダイオードの共通接続点と前記直流電源回路の正極端の間に第１のスナバ抵抗を接続して構成された第１のスナバ回路と、
前記中性点クランプ用スイッチング素子の両端間に第２のスナバコンデンサおよび第２のスナバダイオードを直列接続し、該第２のスナバコンデンサおよび第２のスナバダイオードの共通接続点と前記直流電源回路の負極端の間に第２のスナバ抵抗を接続して構成された第２のスナバ回路と、
前記直流電源回路の正極端および正極側スイッチング素子の共通接続点と、前記交流入出力端の間に、第３のスナバコンデンサおよび逆阻止特性を有する第１のスイッチング手段を順次直列に接続し、前記第３のスナバコンデンサおよび第１のスイッチング手段の共通接続点と前記電源中性点の間に第３のスナバ抵抗を接続して構成された第３のスナバ回路と、
前記直流電源回路の負極端および負極側スイッチング素子の共通接続点と、前記交流入出力端の間に、第４のスナバコンデンサおよび逆阻止特性を有する第２のスイッチング手段を順次直列に接続し、前記第４のスナバコンデンサおよび第２のスイッチング手段の共通接続点と前記電源中性点の間に第４のスナバ抵抗を接続して構成された第４のスナバ回路と、
を備えたことを特徴とする３レベルインバータのスナバ回路。
前記正極側スイッチング素子と前記一方の耐圧方向に制御できる中性点クランプ用スイッチング素子のオン、オフ制御は、第１の期間に、互いに逆転関係で同時に制御され、前記他方の耐圧方向に制御できる中性点クランプ用スイッチング素子は前記第１の期間にオン制御され、
前記負極側スイッチング素子と前記他方の耐圧方向に制御できる中性点クランプ用スイッチング素子のオン、オフ制御は、前記第１の期間に続く第２の期間に、互いに逆転関係で同時に制御され、前記一方の耐圧方向に制御できる中性点クランプ用スイッチング素子は前記第２の期間にオン制御され、
前記第１のスイッチング手段は前記第２の期間にオフ制御され、第１の期間にオン制御され、前記第２のスイッチング手段は前記第１の期間にオフ制御され、第２の期間にオン制御され、
前記第１および第２のスイッチング手段の各々のオン、オフの切り換えは、前記互いに逆の耐圧方向に制御できる中性点クランプ用スイッチング素子がともにオン制御されているタイミングで実行されることを特徴とする請求項１に記載の３レベルインバータのスナバ回路。