JP6370524B1 - ゲート駆動回路 - Google Patents
ゲート駆動回路 Download PDFInfo
- Publication number
- JP6370524B1 JP6370524B1 JP2018520204A JP2018520204A JP6370524B1 JP 6370524 B1 JP6370524 B1 JP 6370524B1 JP 2018520204 A JP2018520204 A JP 2018520204A JP 2018520204 A JP2018520204 A JP 2018520204A JP 6370524 B1 JP6370524 B1 JP 6370524B1
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- semiconductor switch
- period
- gate
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
直流電源に対して、第1のスイッチング素子と第2のスイッチング素子からなる直列回路、および第3のスイッチング素子と第4のスイッチング素子からなる直列回路を並列に接続し、
上記第1のスイッチング素子と上記第2のスイッチング素子との互いの接続点である第1のノードと、上記第3のスイッチング素子と上記第4のスイッチング素子との互いの接続点である第2のノードとの間にリアクトルを接続し、
上記第1のノードを駆動制御対象となる半導体スイッチのゲート端子に接続し、
上記第2のスイッチング素子と上記直流電源の負極端子の間にダイオードを接続し、
上記第1、第2、第3、第4のスイッチング素子のそれぞれのオン・オフ動作を制御するスイッチング制御回路を備え、
上記スイッチング制御回路は、上記半導体スイッチがオンされている状態で上記第1のスイッチング素子をオフしかつ上記第4のスイッチング素子をオンすることにより、上記半導体スイッチの入力容量の蓄積電荷にてリアクトルを励磁した後、上記第4のスイッチング素子をオフすることにより上記半導体スイッチの入力容量の蓄積電荷を上記直流電源へ電力回生するものである。
図1は、この実施の形態1におけるゲート駆動回路の構成を示す回路図である。
この実施の形態1のゲート駆動回路100は、入力容量10を備えた電圧駆動型の半導体スイッチ9を駆動制御対象として、1つの直流電源7で上記半導体スイッチ9をオン・オフ駆動するものである。
(2)期間T2:入力容量10の蓄積電荷Cissの電力回生期間および半導体スイッチ9のゲートヘの負電圧印加期間
(3)期間T3:半導体スイッチ9のオフ固定継続期間
(4)期間T4:リアクトル6の励磁期間
(5)期間T5:半導体スイッチ9のゲートへの正電圧印加期間
(6)期間T6:半導体スイッチ9のオン固定継続期間
この期間T1では、第1のスイッチング素子1がオン、第2、第3、第4のスイッチング素子2、3、4が共にオフしていて、半導体スイッチ9がオン固定されている状態から、第1のスイッチング素子1をオフすると共に、第4のスイッチング素子4を予め定めた時間taだけオンする。そうすると、図4に示すように、電流は、入力容量10からノード11に流れ込み、リアクトル6およびノード12を介して第4のスイッチング素子4に流れ込み、入力容量10に帰還する。
この期間T2では、第4のスイッチング素子4をオフし、予め定めた時間tbだけ第2のスイッチング素子2をオフする。そうすると、図5に示すように、リアクトル6によってリアクトル電流iLが継続して流れるため、第3のスイッチング素子3の寄生ダイオードが導通し、直流電源7の正極に流れ込み、入力容量10に帰還する。この時、リアクトル6の励磁エネルギの一部は直流電源7に電力回生し、励磁エネルギの残りは直流電源7の負極から入力容量10へ流れ込むので、ゲートソース間電圧VgsLは負極に向けて、リアクトル電流iLは正極に向けてそれぞれ増加する。よって、半導体スイッチ9のゲートヘは負電圧が印加される。
この期間T3では、第2のスイッチング素子2をオンする。その際、図3に示すように、ゲートソース間電圧VgsLが負電圧、リアクトル電流iLがゼロであるため、第4のスイッチング素子4の寄生ダイオードが導通する。その結果、図6に示すように、電流は入力容量10から第4のスイッチング素子4の寄生ダイオードを介してノード12へ流れ込む。その後、ノード12からリアクトル6を介してノード11に流れ、入力容量10に帰還する。
この期間T4では、第3のスイッチング素子3をオンする。その結果、電流は直流電源7の正極から第3のスイッチング素子3を介してノード12に流れ込む。その後、ノード12からリアクトル6および第2のスイッチング素子2を介してダイオード8のカソードに流れ、直流電源7の負極に帰還する。この電流経路によりリアクトル6は励磁されるので、リアクトル電流iLは正極に増加する。
この期間T5では、第2のスイッチング素子2をオフする。この場合、リアクトル6によって、リアクトル電流iLは継続して流れ、入力容量10を充電する。その結果、ゲートソース間電圧VgsLは正極に向けて増加する。
この期間T6では、第1のスイッチング素子1をオンする。そうすると、電流は直流電源7の正極から第1のスイッチング素子1および入力容量10を介して、直流電源7の負極に帰還する経路を形成する。この電流経路によりゲートソース間電圧VgsLは電源電圧Vdcにクランプされ、半導体スイッチ9はオンを継続する。
この時間taのゲートソース間電圧VgsLおよびリアクトル電流iLは、次の(式2)と(式3)で示すように三角関数で表すことができる。
図7に示したゲート駆動回路100におけるその他の構成および作用効果は、図1に示した構成の場合と同様であるから、詳しい説明は省略する。
上記実施の形態1では、半導体スイッチ9のターンオフ時は、入力容量10の蓄積電荷Cissの一部をリアクトル6により直流電源7側に電力回生し、入力容量10の蓄積電荷Cissの残りを半導体スイッチ9のゲート端子−ソース端子間に負電圧として印加するようにしている。
(2)期間T2:入力容量10の蓄積電荷Cissの電力回生期間および半導体スイッチ9のゲートへの負電圧印加期間
(3)期間T3:半導体スイッチ9のオフ固定継続期間
(4)期間T4:入力容量10と第1のコンデンサ21による蓄積電荷の電力回生期間およびリアクトル6の励磁期間
(5)期間T5:入力容量10への電荷注入期間
(6)期間T6:リアクトル6への還流期間
(7)期間T7:リアクトル6の励磁電流による直流電源7への電力回生期間
(8)期間T8:リアクトル6の励磁電流による直流電源7への電力回生継続期間
(9)期間T9:半導体スイッチ9のオン固定継続期間
この期間T1では、第1のスイッチング素子1がオン、第2、第3、第4、第5のスイッチング素子2、3、4、5が共にオフしていて、半導体スイッチ9がオン固定されている状態から、第1のスイッチング素子1をオフすると共に、第4、第5のスイッチング素子4、5を予め定めた時間taだけオンする。そうすると、図11に示すように、電流は、入力容量10からノード11に流れ込み、リアクトル6およびノード12を介して第4、第5のスイッチング素子4、5に流れ込み、入力容量10に帰還する。
この期間T2では、第4のスイッチング素子4をオフし、予め定めた時間だけ第2のスイッチング素子2をオフする。そうすると、図12に示すように、リアクトル6によってリアクトル電流iLは継続して流れるため、第3のスイッチング素子3の寄生ダイオードが導通し、直流電源7の正極に流れ込む。そして、電流の一方は第1のコンデンサ21と第2のスイッチング素子2の寄生ダイオードとを介してリアクトル6に帰還し、電流の他方は入力容量10を介してリアクトル6に帰還する。
この期間T3では、第2のスイッチング素子2をオンする。このとき、ゲートソース間電圧VgsLと第1のコンデンサ21の印加電圧とは共に負電圧であるが、一般的に第1のコンデンサ21の容量は、半導体スイッチ9の入力容量10よりも大きいので、ゲートソース間電圧VgsLと第1のコンデンサ21の印加電圧とに電圧差が生じる。
この期間T4では、半導体スイッチ9がターンオンされた状態で、第2のスイッチング素子2および第3のスイッチング素子3を予め定めた時間tcだけオンする。そうすると、図14に示すように、電流は直流電源7の正極から第3のスイッチング素子3、および第2のノード12を介してリアクトル6に流れ込む。そして、この電流の一方は第1のノード11から第2のスイッチング素子2、第1のコンデンサ21を介して直流電源7の負極に帰還する。また、上記電流の他方は第1のノード11から入力容量10を介して直流電源7の負極に帰還する。
この期間T5では、第2のスイッチング素子2をオフする。その場合、図15に示すように、リアクトル6はリアクトル電流iLを継続して流すために、電流はリアクトル6から第1のノード11、入力容量10、直流電源7の負極に向かって流れ、入力容量10を充電する。
この期間T6では、第1のスイッチング素子1をオンする。この場合もリアクトル6はリアクトル電流iLを継続して流すため、図16に示すように、電流はリアクトル6から第1のノード11、第1のスイッチング素子1、第3のスイッチング素子3、第2のノード12に向かって流れる。すなわち、リアクトル6は還流動作を継続しているので、リアクトル電流iLの値は変化しない。
この期間T7では、第5のスイッチング素子5をオンし、第3のスイッチング素子3をオフにする。この場合もリアクトル6はリアクトル電流iLを継続して流すため、図17に示すように、電流はリアクトル6から第1のノード11、第1のスイッチング素子1を介して、直流電源7の正極に流れ込み、さらに直流電源7の負極から第5のスイッチング素子5、および第4のスイッチング素子4の寄生ダイオードを介してリアクトル6に帰還する。
この電流経路により、リアクトル6の励磁電力は直流電源7に電力回生されるので、リアクトル電流iLは正極から次第にゼロへ近づいていく。
この期間T8では、第4のスイッチング素子4をオンする。この場合もリアクトル6はリアクトル電流iLを継続して流すため、図18に示すように、電流はリアクトル6から第1のノード11、第1のスイッチング素子1を介して直流電源7の正極に流れ込み、さらに、直流電源7の負極から第5のスイッチング素子5、および第4のスイッチング素子4を介してリアクトル6に帰還する。
この電流経路により、リアクトル6の励磁電力は直流電源7に電力回生されるので、リアクトル電流iLは正極からゼロへ近づいていく。
この期間T9では、第5のスイッチング素子5をオフにする。そうすると、図19に示すように、直流電源7の正極から第1のスイッチング素子1、入力容量10を介して、直流電源7の負極に帰還する電流経路を形成する。この電流経路により、ゲートソース間電圧VgsLは電源電圧Vdcにクランプされ、半導体スイッチ9はオンを継続する。
図21は、この発明の実施の形態3におけるゲート駆動回路の構成を示す回路図であり、図1に示した構成と対応もしくは相当する構成部分には同一の符号を付す。
(2)期間T2:第1の半導体スイッチ9のセルフターンオンの発生期間
(3)期間T3:第1の半導体スイッチ9のオフ固定継続期間
(4)期間T4:リアクトル6の励磁期間
(5)期間T5:第1の半導体スイッチ9のゲートへの正電圧印加期間
(6)期間T6:第1の半導体スイッチ9のオン固定継続期間
この期間T1では、第1の半導体スイッチ9がオン固定している状態から、第1のスイッチング素子1をオフし、第4のスイッチング素子4を予め定めた時間だけオンする。この予め定めた時間は、第2の半導体スイッチ60がターンオンによって第1の半導体スイッチ9がセルフターンオンさせるように設定する。
この期間T2では、第4のスイッチング素子4をオフし、予め定めた時間だけ第2のスイッチング素子2をオフする。この予め定めた時間は、ゲートソース間電圧VgsLがゼロ以下と設定する。そうすると、図25に示すように、リアクトル6によってリアクトル電流iLは継続して流れるため、第3のスイッチング素子3の寄生ダイオードが導通する。その結果、電流は直流電源7に流れ込み、入力容量10に帰還する。ゲートソース間電圧VgsLは、電流が直流電源7の負極から入力容量10へ流れ込むことで、負極に増加する。しかし、前記の期間T1で、半導体スイッチ9がこの期間にセルフターンオンするように設定しているので、ゲートソース間電圧VgsLの値は、実施の形態1および実施の形態2で説明したゲートソース間電圧VgsLの値と比べてゼロに近い。
この期間T3では、第2のスイッチング素子2をオンする。その場合、ゲートソース間電圧VgsLが正電圧であるため、ダイオード8が導通する。そうすると、図26に示すように、電流は入力容量10から第1のノード11に流れ込み、第2のスイッチング素子2とダイオード8を介して、入力容量10に帰還する。その際、第2のスイッチング素子2がオンしているので、ダイオード8により第1の半導体スイッチ9のゲートソース間電圧VgsLはゼロにクランプされてオフを継続する。
この期間T4では、第3のスイッチング素子3をオンする。その結果、電流は直流電源7の正極から第3のスイッチング素子3を介して第2のノード12に流れ込む。続いて、第2のノード12からリアクトル6を介して第1のノード11に流れ込む。その後、第1のノード11から第2のスイッチング素子2を介してダイオード8のカソードに流れ、直流電源7の負極に帰還する。この電流経路によりリアクトル6は励磁される。
この期間T5では、第2のスイッチング素子2をオフする。この場合、リアクトル6によって電流は継続して流れるので、入力容量10が充電される。その結果、ゲートソース間電圧VgsLは正極に増加する。
この期間T6では、第1のスイッチング素子1をオンする。そうすると、電流は直流電源7の正極から第1のスイッチング素子1、および入力容量10を介して直流電源7の負極に帰還する経路を形成する。この電流経路により、ゲートソース間電圧VgsLは電源電圧Vdcにクランプされ、半導体スイッチ9はオンを継続する。
実施の形態4では、実施の形態1の期間T1に、第1のスイッチング素子1をオンする期間を追加することで、半導体スイッチ9のターンオフ損失を実施の形態1より低減させるものである。以下、その内容について具体的に説明する。
(2)期間T2:リアクトル6の励磁期間
(3)期間T3:入力容量10の蓄積電荷Cissの電力回生期間および半導体スイッチ9のゲートへの負電圧印加期間
(4)期間T4:半導体スイッチ9のオフ固定継続期間
この期間T1では、実施の形態1(図2)と異なり、第1のスイッチング素子1がオンしている状態を継続する。第1のスイッチング素子1がオンを継続する時間は、第4のスイッチング素子4を予め定めた時間taより短く設定する。このとき、図30に示すように、電流は直流電源7から、第1のノード11に流れ込み、リアクトル6、第2のノード12を介して第4のスイッチング素子4に流れ込み、直流電源7に帰還する。
この期間T2では、第1のスイッチング素子1をオフし、第4のスイッチング素子4は予め定めた時間taだけオンを継続する。そうすると、リアクトル6によってリアクトル電流iLが継続して流れるため、電流は図4に示すように流れる。この時、リアクトル6は初期励磁されているので、図29に示すとおり実施の形態1のリアクトル電流iL(破線)より大きい電流値になる。
この期間T3では、第4のスイッチング素子4をオフし、予め定めた時間tbだけ第2のスイッチング素子2をオフする。そうすると、電流は図5に示すように流れる。この時、リアクトル6は初期励磁されているので、図29に示すとおり実施の形態1のリアクトル電流iL(破線)より大きい電流値になる。
この期間T4では、第2のスイッチング素子2をオンする。このとき、電流は図6に示すように流れる。その結果、ゲートソース間電圧VgsLは図29に示すとおり正極に向けて増加されるが、第2のスイッチング素子2がオンしているので、ダイオード8により半導体スイッチ9のゲートソース間電圧VgsLはゼロにクランプされて半導体スイッチ9はオフを継続する。
Claims (15)
- 直流電源に対して、第1のスイッチング素子と第2のスイッチング素子からなる直列回路、および第3のスイッチング素子と第4のスイッチング素子からなる直列回路を並列に接続し、
上記第1のスイッチング素子と上記第2のスイッチング素子との互いの接続点である第1のノードと、上記第3のスイッチング素子と上記第4のスイッチング素子との互いの接続点である第2のノードとの間にリアクトルを接続し、
上記第1のノードを駆動制御対象となる半導体スイッチのゲート端子に接続し、
上記第2のスイッチング素子と上記直流電源の負極端子の間にダイオードを接続し、
上記第1、第2、第3、第4のスイッチング素子のそれぞれのオン・オフ動作を制御するスイッチング制御回路を備え、
上記スイッチング制御回路は、上記半導体スイッチがオンされている状態で上記第1のスイッチング素子をオフしかつ上記第4のスイッチング素子をオンすることにより、上記半導体スイッチの入力容量の蓄積電荷にてリアクトルを励磁した後、上記第4のスイッチング素子をオフすることにより上記半導体スイッチの入力容量の蓄積電荷を上記直流電源へ電力回生する、ゲート駆動回路。 - 上記スイッチング制御回路は、上記半導体スイッチのオン固定時には、上記第1のスイッチング素子を継続的にオン固定とするとともに、上記第2、第3、第4のスイッチング素子は継続的にオフ固定とし、また、上記半導体スイッチのオフ固定時は、上記第2のスイッチング素子を継続的にオン固定とするとともに、上記第1、第3、第4のスイッチング素子は継続的にオフ固定とし、上記半導体スイッチのターンオフ時には、上記半導体スイッチがオン固定になっている状態から上記第4のスイッチング素子を予め定めた時間だけオンした後に上記第4のスイッチング素子をオフしかつ上記第4のスイッチング素子をオフするよりも先に上記第1のスイッチング素子をオフし、上記第4のスイッチング素子がオフになった状態から上記第2のスイッチング素子を予め定めた時間だけオフし、その後に上記第2のスイッチング素子をオン固定することで、上記半導体スイッチをオフ固定させる請求項1に記載のゲート駆動回路。
- 直流電源に対して、第1のスイッチング素子と第2のスイッチング素子からなる直列回路、および第3のスイッチング素子と第4のスイッチング素子からなる直列回路を並列に接続し、
上記第1のスイッチング素子と上記第2のスイッチング素子との互いの接続点である第1のノードと、上記第3のスイッチング素子と上記第4のスイッチング素子との互いの接続点である第2のノードとの間にリアクトルを接続し、
上記第1のノードを駆動制御対象となる半導体スイッチのゲート端子に接続し、
上記第2のスイッチング素子と上記直流電源の負極端子の間にダイオードを接続し、
上記第1、第2、第3、第4のスイッチング素子のそれぞれのオン・オフ動作を制御するスイッチング制御回路を備え、
上記スイッチング制御回路は、上記半導体スイッチのオン固定時には、上記第1のスイッチング素子を継続的にオン固定とするとともに、上記第2、第3、第4のスイッチング素子は継続的にオフ固定とし、また、上記半導体スイッチのオフ固定時は、上記第2のスイッチング素子を継続的にオン固定とするとともに、上記第1、第3、第4のスイッチング素子は継続的にオフ固定とし、上記半導体スイッチのターンオフ時には、上記半導体スイッチがオン固定になっている状態から上記第4のスイッチング素子を予め定めた時間だけオンして、上記半導体スイッチの入力容量の蓄積電荷にてリアクトルを励磁した後、上記第4のスイッチング素子をオフして上記半導体スイッチの入力容量の蓄積電荷を上記直流電源へ電力回生し、上記第4のスイッチング素子がオフになった状態から上記第2のスイッチング素子を予め定めた時間だけオフし、その後に上記第2のスイッチング素子をオン固定することで、上記半導体スイッチをオフ固定させる、ゲート駆動回路。 - 上記スイッチング制御回路は、上記半導体スイッチがオン固定になっている状態から上記第4のスイッチング素子をオンする予め定めた時間として、上記リアクトルと上記半導体スイッチの入力容量とで決まる共振周期の4分の1よりも長く、かつ上記共振周期の2分の1よりも短く設定するとともに、上記第4のスイッチング素子がオフになった状態から上記第2のスイッチング素子をオフする予め定めた時間として、上記半導体スイッチのゲート端子―ソース端子間電圧がゼロ以下の期間に設定する請求項2または請求項3に記載のゲート駆動回路。
- 上記第4のスイッチング素子と上記直流電源の負極端子の間に第5のスイッチング素子を直列接続するとともに、上記ダイオードに並列に第1のコンデンサを並列接続すると共に、
上記スイッチング制御回路は、上記半導体スイッチのターンオン時において、上記半導体スイッチがオフ固定になっている状態から上記第2のスイッチング素子および上記第3のスイッチング素子を予め定めた時間だけオンして上記第2のノードから上記第1のノードへ電流を流して上記リアクトルを励磁した後、上記第2のスイッチング素子をオフして上記半導体スイッチの入力容量を充電し、次に上記第5のスイッチング素子をオンするとともに上記第3のスイッチング素子をオフして上記リアクトルの励磁電流を上記直流電源に電力回生し、その後に上記第1のスイッチング素子をオン固定することで上記半導体スイッチをオン固定させる請求項2から請求項4のいずれか1項に記載のゲート駆動回路。 - 上記スイッチング制御回路は、上記半導体スイッチがオフ固定になっている状態から上記第2のスイッチング素子および上記第3のスイッチング素子をオンする予め定めた時間として、上記第1のコンデンサの印加電圧がゼロに達するまでの期間に設定する請求項5に記載のゲート駆動回路。
- 上記スイッチング制御回路は、上記第4のスイッチング素子の駆動信号と上記第5のスイッチング素子の駆動信号とを互いに異なる信号に設定する請求項5または請求項6に記載のゲート駆動回路。
- 上記半導体スイッチのゲート端子−ソース端子間に対して、第2のコンデンサを並列接続している請求項1から請求項7のいずれか1項に記載のゲート駆動回路。
- 上記半導体スイッチのゲート端子に第1のツェナーダイオードのカソード端子を接続し、上記半導体スイッチのソース端子に第2のツェナーダイオードのカソード端子を接続し、上記第1のツェナーダイオードのアノード端子と上記第2のツェナーダイオードのアノード端子を接続し、かつ、上記第1のツェナーダイオードと上記第2のツェナーダイオードの各ツェナー電圧を互いに異なる値に設定している請求項1から請求項8のいずれか1項に記載のゲート駆動回路。
- 上記第1のスイッチング素子と上記第1のノードとの間に第1の抵抗を接続し、上記第2のスイッチング素子と上記第1のノードとの間に第2の抵抗を接続し、かつ、上記第1の抵抗と上記第2の抵抗の各抵抗値を互いに異なる値に設定している請求項1から請求項9のいずれか1項に記載のゲート駆動回路。
- 上記半導体スイッチを第1の半導体スイッチとし、上記第1の半導体スイッチに対して第2の半導体スイッチを直列接続し、かつ上記第1の半導体スイッチと上記第2の半導体スイッチの接続点に誘導性負荷が結線される場合において、
上記スイッチング制御回路は、上記第1の半導体スイッチがオン固定になっている状態から上記第4のスイッチング素子をオンする予め定めた時間として、上記第2の半導体スイッチのターンオンによって上記第1の半導体スイッチがセルフターンオンするように設定する一方、上記第4のスイッチング素子がオフになった状態から上記第2のスイッチング素子をオフする予め定めた時間として、上記第1の半導体スイッチのゲート端子−ソース端子間電圧がゼロ以下の期間に設定する請求項2、請求項3、請求項5、請求項6、請求項7のいずれか1項に記載のゲート駆動回路。 - 上記第1の半導体スイッチのゲート端子−ソース端子間に対して、第2のコンデンサを並列接続している請求項11に記載のゲート駆動回路。
- 上記第1の半導体スイッチのゲート端子に第1のツェナーダイオードのカソード端子を接続し、上記第1の半導体スイッチのソース端子に第2のツェナーダイオードのカソード端子を接続し、上記第1のツェナーダイオードのアノード端子と上記第2のツェナーダイオードのアノード端子を接続し、かつ、上記第1のツェナーダイオードと上記第2のツェナーダイオードの各ツェナー電圧を互いに異なる値に設定している請求項11または請求項12に記載のゲート駆動回路。
- 上記第1のスイッチング素子と上記第1のノードとの間に第1の抵抗を接続し、上記第2のスイッチング素子と上記第1のノードとの間に第2の抵抗を接続し、かつ、上記第1の抵抗と上記第2の抵抗の各抵抗値を互いに異なる値に設定している請求項11から請求項13のいずれか1項に記載のゲート駆動回路。
- 上記スイッチング制御回路は、上記第1のスイッチング素子がオン固定になっている状態から、オンを継続する時間を追加し、追加する時間は、上記第4のスイッチング素子をオンする予め定めた時間よりも短く設定する請求項2から請求項7のいずれか1項に記載のゲート駆動回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017102513 | 2017-05-24 | ||
JP2017102513 | 2017-05-24 | ||
PCT/JP2017/045072 WO2018216251A1 (ja) | 2017-05-24 | 2017-12-15 | ゲート駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6370524B1 true JP6370524B1 (ja) | 2018-08-08 |
JPWO2018216251A1 JPWO2018216251A1 (ja) | 2019-06-27 |
Family
ID=63104371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018520204A Active JP6370524B1 (ja) | 2017-05-24 | 2017-12-15 | ゲート駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6370524B1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077462A (ja) * | 2009-10-02 | 2011-04-14 | Hitachi Ltd | 半導体駆動回路、及びそれを用いた半導体装置 |
JP2015119625A (ja) * | 2013-11-15 | 2015-06-25 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置 |
JP2016040967A (ja) * | 2014-08-12 | 2016-03-24 | ニチコン株式会社 | ゲート駆動回路 |
JP2016123199A (ja) * | 2014-12-25 | 2016-07-07 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置 |
-
2017
- 2017-12-15 JP JP2018520204A patent/JP6370524B1/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077462A (ja) * | 2009-10-02 | 2011-04-14 | Hitachi Ltd | 半導体駆動回路、及びそれを用いた半導体装置 |
JP2015119625A (ja) * | 2013-11-15 | 2015-06-25 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置 |
JP2016040967A (ja) * | 2014-08-12 | 2016-03-24 | ニチコン株式会社 | ゲート駆動回路 |
JP2016123199A (ja) * | 2014-12-25 | 2016-07-07 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2018216251A1 (ja) | 2019-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10164550B2 (en) | Method, circuit configuration and bridge circuit for charging a capacitance effective on main current terminals of semiconductor switch | |
US8766711B2 (en) | Switching circuit with controlled driver circuit | |
US9729060B2 (en) | Power conversion apparatus having DC-DC converters with different gate resistances | |
WO2012153836A1 (ja) | スイッチング回路及び半導体モジュール | |
US20160285386A1 (en) | Rectifier | |
US20100085105A1 (en) | Circuit arrangement including a voltage supply circuit and semiconductor switching element | |
US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
US10020731B2 (en) | Power switch circuit | |
KR101986475B1 (ko) | 구동 장치 | |
JP2009515501A (ja) | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 | |
US6909620B2 (en) | Inverter configurations with shoot-through immunity | |
JP6008079B2 (ja) | 電力変換装置 | |
KR102090665B1 (ko) | 전력 변환 회로 | |
EP3872990A1 (en) | Semiconductor switching assembly and gate driver circuit | |
JP2022553339A (ja) | 例えば力率補正で使用するための、インバータ回路及び方法 | |
JP6370524B1 (ja) | ゲート駆動回路 | |
CN109845080B (zh) | 直流电压转换器和用于运行直流电压转换器的方法 | |
US11336087B2 (en) | Electronic circuit and electronic apparatus | |
WO2018203422A1 (ja) | 半導体素子の駆動装置および電力変換装置 | |
US20220140748A1 (en) | Semiconductor device and inverter device | |
WO2018216251A1 (ja) | ゲート駆動回路 | |
JP4319336B2 (ja) | Mosスイッチング回路 | |
KR102077825B1 (ko) | 부스트 컨버터 | |
JPH10209832A (ja) | 半導体スイッチ回路 | |
WO2019039064A1 (ja) | 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180419 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180419 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180419 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6370524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |