JP7157138B2 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP7157138B2
JP7157138B2 JP2020507466A JP2020507466A JP7157138B2 JP 7157138 B2 JP7157138 B2 JP 7157138B2 JP 2020507466 A JP2020507466 A JP 2020507466A JP 2020507466 A JP2020507466 A JP 2020507466A JP 7157138 B2 JP7157138 B2 JP 7157138B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor device
opening
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020507466A
Other languages
English (en)
Other versions
JPWO2019181391A1 (ja
Inventor
雅弘 小川
大輔 柴田
聡之 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2019181391A1 publication Critical patent/JPWO2019181391A1/ja
Application granted granted Critical
Publication of JP7157138B2 publication Critical patent/JP7157138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本開示は、窒化物半導体装置に関する。
ＧａＮ（窒化ガリウム）などの窒化物半導体は、バンドギャップが大きいワイドギャップ半導体であり、絶縁破壊電界が大きく、電子の飽和ドリフト速度がＧａＡｓ（ヒ化ガリウム）半導体又はＳｉ（シリコン）半導体などに比べて大きいという特長を有している。このため、高出力化、かつ、高耐圧化に有利な窒化物半導体を用いたパワートランジスタの研究開発が行われている。
例えば、特許文献１には、ＧａＮ系積層体に形成された半導体装置が開示されている。特許文献１に記載の半導体装置は、ＧａＮ系積層体に設けられた開口部を覆うように位置する再成長層と、再成長層に沿って再成長層上に位置するゲート電極とを備える縦型の電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。再成長層に発生する二次元電子ガス（２ＤＥＧ：２－Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）によってチャネルが形成され、移動度が高く、オン抵抗が低いＦＥＴが実現されている。
特開２０１１－８２３９７号公報
縦型の電界効果トランジスタでは、ゲート電極とソース電極とが近くに設けられているため、ゲート－ソース間にリーク電流が流れる恐れがある。
そこで、本開示は、リーク電流が抑制された窒化物半導体装置を提供する。
上記課題を解決するため、本開示の一態様に係る窒化物半導体装置は、互いに背向する第１の主面及び第２の主面を有する基板と、前記第１の主面の上方に設けられた、第１の導電型を有する第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられた、前記第１の導電型とは異なる第２の導電型を有する第２の窒化物半導体層と、前記第２の窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記第２の窒化物半導体層の上方に、及び、前記第１の開口部の内面に沿って設けられた電子走行層と、前記電子走行層の上方で、かつ、前記第１の開口部を覆うように設けられたゲート電極と、前記第２の窒化物半導体層に接続されたソース電極と、前記第２の主面側に設けられたドレイン電極と、前記第１の開口部において前記第２の窒化物半導体層と前記電子走行層との間に設けられた、窒化物半導体からなり、前記第２の窒化物半導体層よりも抵抗値が高い高抵抗層とを備える。
本開示によれば、リーク電流が抑制された窒化物半導体装置を提供することができる。
図１は、実施の形態１に係る窒化物半導体装置の平面レイアウトを示す平面図である。 図２は、実施の形態１に係る窒化物半導体装置の断面図である。 図３は、実施の形態１に係る窒化物半導体装置の高抵抗層のＦｅドーズ量とチャネルを流れる電流値との関係を示す図である。 図４Ａは、実施の形態１に係る窒化物半導体装置の製造方法において、窒化物半導体の積層工程を示す断面図である。 図４Ｂは、実施の形態１に係る窒化物半導体装置の製造方法において、レジストのパターニング工程を示す断面図である。 図４Ｃは、実施の形態１に係る窒化物半導体装置の製造方法において、ゲート開口部の形成工程を示す断面図である。 図４Ｄは、実施の形態１に係る窒化物半導体装置の製造方法において、イオン注入時のマスク用のレジストのパターニング工程を示す断面図である。 図４Ｅは、実施の形態１に係る窒化物半導体装置の製造方法において、イオン注入工程を示す断面図である。 図４Ｆは、実施の形態１に係る窒化物半導体装置の製造方法において、窒化物半導体の再成長工程を示す断面図である。 図４Ｇは、実施の形態１に係る窒化物半導体装置の製造方法において、ゲート電極の形成工程を示す断面図である。 図５は、実施の形態１の変形例に係る窒化物半導体装置の断面図である。 図６は、実施の形態２に係る窒化物半導体装置の断面図である。 図７Ａは、実施の形態２に係る窒化物半導体装置の製造方法において、高抵抗層の成膜工程を示す断面図である。 図７Ｂは、実施の形態２に係る窒化物半導体装置の製造方法において、レジストのパターニング工程を示す断面図である。 図７Ｃは、実施の形態２に係る窒化物半導体装置の製造方法において、高抵抗層のエッチング工程を示す断面図である。 図７Ｄは、実施の形態２に係る窒化物半導体装置の製造方法において、窒化物半導体の再成長工程を示す断面図である。 図７Ｅは、実施の形態２に係る窒化物半導体装置の製造方法において、ゲート電極の形成工程を示す断面図である。 図８は、実施の形態２の変形例に係る窒化物半導体装置の断面図である。
（本開示の概要）
上記課題を解決するために、本開示の一態様に係る窒化物半導体装置は、互いに背向する第１の主面及び第２の主面を有する基板と、前記第１の主面の上方に設けられた、第１の導電型を有する第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられた、前記第１の導電型とは異なる第２の導電型を有する第２の窒化物半導体層と、前記第２の窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記第２の窒化物半導体層の上方に、及び、前記第１の開口部の内面に沿って設けられた電子走行層と、前記電子走行層の上方で、かつ、前記第１の開口部を覆うように設けられたゲート電極と、前記第２の窒化物半導体層に接続されたソース電極と、前記第２の主面側に設けられたドレイン電極と、前記第１の開口部において前記第２の窒化物半導体層と前記電子走行層との間に設けられた、窒化物半導体からなり、前記第２の窒化物半導体層よりも抵抗値が高い高抵抗層とを備える。
これにより、第２の窒化物半導体層と電子走行層との間に高抵抗層が設けられているので、ソース電極から第２の窒化物半導体層及び電子走行層を介してゲート電極に至るリーク電流が高抵抗層によって抑制される。例えば、高抵抗層が絶縁層として機能することで、リーク電流の経路が実質的に遮断され、リーク電流を十分に低減することができる。したがって、本態様によれば、リーク電流が抑制された窒化物半導体装置が提供される。
また、例えば、前記高抵抗層は、鉄を含んでもよい。
これにより、窒化物半導体に鉄を含ませることにより、高抵抗層の抵抗を高くすることができるので、リーク電流をより低減することができる。また、高抵抗層は、イオン注入などによって所望の領域に所望の形状で容易に形成することができる。例えば、イオン注入によれば、鉄イオンが注入された領域の窒化物半導体の結晶構造が破壊されるので、当該領域を高抵抗化することができる。イオン注入によれば、高抵抗層の抵抗値及び形状などを精度良く調整できるので、リーク電流の抑制効果の信頼性を高めることができる。
また、例えば、前記高抵抗層は、炭素を含んでもよい。
これにより、窒化物半導体に炭素を含ませることにより、不純物を含まない窒化物半導体よりも抵抗が高い高抵抗層が形成されるので、リーク電流を低減することができる。例えば、炭素を含む窒化物半導体は、再成長によって所望の領域に均一な厚さで容易に形成することができる。
また、例えば、前記高抵抗層の炭素濃度は、前記電子走行層の炭素濃度より高くてもよい。
これにより、炭素濃度が高い程、高抵抗層の抵抗を高めることができる。したがって、リーク電流の低減効果を高めることができる。
また、例えば、前記第１の開口部は、底部と、側壁部とを含み、前記高抵抗層は、前記側壁部から前記底部の一部に亘って設けられていてもよい。
これにより、第１の開口部の内面の側壁部から底部の一部に亘って設けられているので、側壁部と底部との境界部分に電界が集中するのを抑制することができる。電界集中が抑制されることで、窒化物半導体装置の耐圧を高めることができる。
また、例えば、本開示の一態様に係る窒化物半導体装置は、さらに、前記ゲート電極と前記電子走行層との間に設けられた、前記第２の導電型の第３の窒化物半導体層を備えてもよい。
これにより、第３の窒化物半導体層によってゲート電極の直下のキャリア濃度を低減することができ、窒化物半導体装置の閾値電圧を正側にシフトさせることができる。したがって、本態様に係る窒化物半導体装置を、ノーマリオフ型のＦＥＴとして実現することができる。
また、例えば、前記基板を平面視した場合に、前記ゲート電極の端部は、前記第１の開口部の端部よりも前記ソース電極に近い位置に位置していてもよい。
これにより、再成長層に形成されるチャネルの制御性を高めることができる。
また、例えば、本開示の一態様に係る窒化物半導体装置は、さらに、前記ゲート電極から離れた位置において、前記電子走行層を貫通し、前記第２の窒化物半導体層にまで達する第２の開口部を備え、前記ソース電極は、前記第２の開口部に設けられていてもよい。
これにより、ソース電極及びドレイン電極間に印加される電圧によって、第２の窒化物半導体層と第１の窒化物半導体層との界面近傍に空乏層を形成することができる。空乏層が形成されることにより、ソース－ドレイン間のリーク電流の発生を抑制することができる。したがって、窒化物半導体装置の耐圧を高めることができる。
以下では、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。
また、本明細書において、平行又は垂直などの要素間の関係性を示す用語、及び、長方形又は円形などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構造における積層順を基に相対的な位置関係により規定される用語として用いる。本明細書では、基板を基準としてゲート電極及びソース電極などが設けられた側を「上方」、ドレイン電極が設けられた側を「下方」としている。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
また、本明細書において、ＡｌＧａＮとは、三元混晶ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）のことを表す。以下、多元混晶は、それぞれの構成元素の配列、例えば、ＡｌＩｎＮ、ＧａＩｎＮなどのように略記される。例えば、窒化物半導体の１つであるＡｌｘＧａ１－ｘ－ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ＝１）は、ＡｌＧａＩｎＮと略記される。
（実施の形態１）
［構成］
まず、実施の形態１に係る窒化物半導体装置の構成について、図１及び図２を用いて説明する。
図１は、本実施の形態に係る窒化物半導体装置１０の平面レイアウトを示す平面図である。図２は、本実施の形態に係る窒化物半導体装置１０の断面図である。
ここで、また、図１の（ａ）は、窒化物半導体装置１０を上方から見たときの平面図である。図１の（ｂ）は、窒化物半導体装置１０の１つの単位セル１１を拡大して示している。図２は、図１のＩＩ－ＩＩ線における本実施の形態に係る窒化物半導体装置１０の断面を示している。
図１の（ａ）に示すように、窒化物半導体装置１０は、複数の単位セル１１を備える。複数の単位セル１１は、二次元状に並んで設けられている。複数の単位セル１１はそれぞれ、互いに同じ構成を有する。１つの単位セル１１の平面視形状は、六角形である。複数の単位セル１１は、平面視において、充填配置された正六角形の頂点に複数の単位セル１１の各々の中心が位置するように配置されている。
単位セル１１は、１つのソース電極３４を中心に構成されている。図２は、隣り合う２つの単位セル１１の中心を通るＩＩ－ＩＩ線における断面を示している。
図２に示すように、窒化物半導体装置１０は、基板１２と、ドリフト層１４と、第１の下地層１６と、第２の下地層１８と、第３の下地層２０と、ゲート開口部２２と、高抵抗層２４と、電子走行層２６と、電子供給層２８と、ゲート電極３０と、ソース開口部３２と、ソース電極３４と、ドレイン電極３６とを備える。さらに、図１の（ａ）に示すように、窒化物半導体装置１０は、ゲート電極パッド３８と、ソース電極パッド４０とを備える。なお、図１の（ａ）では、ソース電極パッド４０の外形を破線で模式的に表している。
窒化物半導体装置１０は、ＧａＮ及びＡｌＧａＮなどの窒化物半導体を主成分とする半導体層の積層構造を有するデバイスである。具体的には、窒化物半導体装置１０は、ＡｌＧａＮ膜とＧａＮ膜とのヘテロ構造を有する。
ＡｌＧａＮ膜とＧａＮ膜とのヘテロ構造において、（０００１）面で表されるｃ面上での自発分極又はピエゾ分極によって、ヘテロ界面には高濃度の二次元電子ガス（２ＤＥＧ）４２が発生する。このため、アンドープ状態であっても、当該界面には、１×１０１３ｃｍ－２以上のシートキャリア濃度が得られる特徴を有する。
本実施の形態に係る窒化物半導体装置１０は、ＡｌＧａＮ／ＧａＮのヘテロ界面に発生する二次元電子ガス４２をチャネルとして利用した電界効果トランジスタ（ＦＥＴ）である。具体的には、窒化物半導体装置１０は、いわゆる縦型ＦＥＴである。
基板１２は、窒化物半導体からなる基板であり、図２に示すように、互いに背向する第１の主面１２ａ及び第２の主面１２ｂを有する。第１の主面１２ａは、ドリフト層１４が形成される側の主面である。具体的には、第１の主面１２ａは、ｃ面に略一致する。第２の主面１２ｂは、ドレイン電極３６が形成される側の主面である。基板１２の平面視形状は、例えば矩形であるが、これに限らない。
基板１２は、例えば、厚さが３００μｍであり、キャリア濃度が１×１０１８ｃｍ－３であるｎ型のＧａＮからなる基板である。なお、ｎ型及びｐ型は、半導体の導電型を示している。本実施の形態では、ｎ型は、窒化物半導体の第１の導電型の一例である。ｐ型は、第１の導電型とは極性が異なる第２の導電型の一例である。
ドリフト層１４は、基板１２の第１の主面１２ａの上方に設けられた、第１の導電型を有する第１の窒化物半導体層の一例である。ドリフト層１４は、例えば、厚さが８μｍであり、キャリア濃度が１×１０１６ｃｍ－３であるｎ型のＧａＮからなる膜である。ドリフト層１４は、基板１２の第１の主面１２ａに接触して設けられている。
第１の下地層１６は、ドリフト層１４の上方に設けられた、第１の導電型とは異なる第２の導電型を有する第２の窒化物半導体層の一例である。第１の下地層１６は、例えば、厚さが４００ｎｍであり、キャリア濃度が１×１０１７ｃｍ－３であるｐ型のＧａＮからなる膜である。第１の下地層１６は、ドリフト層１４の上面に接触して設けられている。
第１の下地層１６は、ソース電極３４とドレイン電極３６との間のリーク電流を抑制する。例えば、第１の下地層１６とドリフト層１４とで形成されるｐｎ接合に対して逆方向電圧が印加された場合、具体的には、ソース電極３４よりもドレイン電極３６が高電位となった場合に、ドリフト層１４に空乏層が延びる。これにより、窒化物半導体装置１０の高耐圧化が可能である。
第２の下地層１８は、第１の下地層１６上に配置されている。第２の下地層１８は、絶縁性又は半絶縁性の窒化物半導体により形成されている。第２の下地層１８は、例えば、厚さが２００ｎｍであるアンドープＧａＮからなる膜である。第２の下地層１８は、第１の下地層１６に接触して設けられている。
なお、ここで“アンドープ”とは、ＧａＮの極性をｎ型又はｐ型に変化させるシリコン（Ｓｉ）又はマグネシウム（Ｍｇ）などのドーパントがドープされていないことを意味する。本実施の形態では、第２の下地層１８には、炭素がドープされている。具体的には、第２の下地層１８の炭素濃度は、第１の下地層１６の炭素濃度より高い。
また、第２の下地層１８には、成膜時に混入する珪素（Ｓｉ）又は酸素（Ｏ）が含まれる場合がある。この場合に、第２の下地層１８の炭素濃度は、珪素濃度又は酸素濃度より低い。例えば、第２の下地層１８の炭素濃度は、例えば３×１０１７ｃｍ－３以上であるが、１×１０１８ｃｍ－３以上でもよい。第２の下地層１８の珪素濃度又は酸素濃度は、例えば、５×１０１６ｃｍ－３以下であるが、２×１０１６ｃｍ－３以下でもよい。
ここで、仮に、窒化物半導体装置１０が第２の下地層１８を備えない場合、ソース電極３４とドレイン電極３６との間には、ｎ型の電子供給層２８、電子走行層２６及び第３の下地層２０／ｐ型の第１の下地層１６／ｎ型のドリフト層１４という積層構造を有する。この積層構造は、寄生ｎｐｎ構造からなる寄生バイポーラトランジスタとなっている。
窒化物半導体装置１０がオフ状態である場合、第１の下地層１６に電流が流れると、この寄生バイポーラトランジスタがオンしてしまい、窒化物半導体装置１０の耐圧を低下させる場合がある。この場合、窒化物半導体装置１０の誤動作が生じやすい。
第２の下地層１８は、この寄生ｎｐｎ構造が形成されることを抑制する。このため、寄生ｎｐｎ構造が形成されることによる、窒化物半導体装置１０の誤動作を低減することができる。
第３の下地層２０は、第２の下地層１８上に配置されている。第３の下地層２０は、例えば、厚さが２０ｎｍのＡｌ０．２Ｇａ０．８Ｎからなる膜である。第３の下地層２０は、第２の下地層１８に接触して設けられている。
第３の下地層２０は、第１の下地層１６からのＭｇなどのｐ型不純物の拡散を抑制する。仮にＭｇが電子走行層２６中のチャネルにまで拡散した場合、二次元電子ガス４２のキャリア濃度が低下してオン抵抗が増加する恐れがある。なお、Ｍｇの拡散の程度は、エピタキシャル成長の成長条件などによっても異なる。このため、Ｍｇの拡散が抑制されている場合には、窒化物半導体装置１０は、第３の下地層２０を備えなくてもよい。
また、第３の下地層２０は、電子走行層２６と電子供給層２８との界面に形成されるチャネルへの電子の供給機能を有してもよい。第３の下地層２０は、例えば、電子供給層２８よりもバンドギャップが大きい。
ゲート開口部２２は、第１の下地層１６を貫通し、ドリフト層１４にまで達する第１の開口部の一例である。具体的には、ゲート開口部２２は、第３の下地層２０の上面から、第３の下地層２０、第２の下地層１８及び第１の下地層１６をこの順で貫通し、ドリフト層１４まで達している。ゲート開口部２２の底部２２ａは、ドリフト層１４の上面である。本実施の形態では、図２に示すように、ゲート開口部２２の底部２２ａは、ドリフト層１４と第１の下地層１６との界面よりも下側に位置している。
本実施の形態では、ゲート開口部２２は、基板１２から遠ざかる程、開口面積が大きくなるように形成されている。具体的には、ゲート開口部２２の側壁部２２ｂは、斜めに傾斜している。例えば、ゲート開口部２２の断面形状は、逆台形、より具体的には、逆等脚台形である。なお、図１の（ｂ）では、ゲート開口部２２の上端の輪郭を破線で示している。ゲート開口部２２の底部２２ａの輪郭は、図１の（ｂ）に示す輪郭よりも一回り小さくなる。
高抵抗層２４は、ゲート開口部２２において第１の下地層１６と電子走行層２６との間に設けられている。本実施の形態では、高抵抗層２４は、ゲート開口部２２の側壁部２２ｂから底部２２ａの一部に亘って設けられている。具体的には、高抵抗層２４は、ゲート開口部２２の上端部、すなわち、第３の下地層２０の上面の一部から、底部２２ａの一部に至るまで、側壁部２２ｂの全面を覆うように設けられている。つまり、高抵抗層２４は、第１の下地層１６、第２の下地層１８及び第３の下地層２０の各々と電子走行層２６との間に設けられている。
より具体的には、図２に示すように、高抵抗層２４の上端部の上面は、第３の下地層２０の上面と面一である。また、高抵抗層２４の下端部の上面は、ドリフト層１４の上面のうち、底部２２ａを形成する部分と面一である。高抵抗層２４は、第３の下地層２０の表層部分及び端面部分、第２の下地層１８の端面部分、第１の下地層１６の端面部分、並びに、ドリフト層１４の表層部分の各々に埋め込まれたように形成されている。
高抵抗層２４は、第１の下地層１６よりも抵抗値が高い。本実施の形態では、高抵抗層２４は、第２の下地層１８よりも抵抗値が高い。
高抵抗層２４は、窒化物半導体からなる。本実施の形態では、高抵抗層２４は、鉄（Ｆｅ）を含んでいる。高抵抗層２４は、例えば、鉄がドープされ、高抵抗化されたＧａＮからなる。高抵抗層２４の厚さは、例えば５０ｎｍである。
電子走行層２６は、第１の下地層１６の上方に、及び、ゲート開口部２２の内面に沿って設けられた第１の再成長層である。具体的には、電子走行層２６は、第３の下地層２０の上面と、ゲート開口部２２の側壁部２２ｂ及び底部２２ａとに沿って略均一な厚さで形成されている。電子走行層２６は、例えば、厚さが１００ｎｍであるアンドープＧａＮからなる膜である。
電子走行層２６は、ゲート開口部２２の底部２２ａにおいてドリフト層１４に接触している。電子走行層２６は、ゲート開口部２２の側壁部２２ｂにおいて高抵抗層２４に接触している。さらに、電子走行層２６は、第３の下地層２０の上面に接触している。
電子走行層２６は、チャネルを有する。具体的には、電子走行層２６と電子供給層２８との界面の近傍には、二次元電子ガス４２が発生する。二次元電子ガス４２が電子走行層２６のチャネルとして機能する。図２では、二次元電子ガス４２を模式的に破線で図示している。電子走行層２６は、アンドープであるが、Ｓｉドープなどにより、ｎ型化してもよい。
また、図示しないが、本実施の形態では、電子走行層２６と電子供給層２８との間に、厚さが１ｎｍ程度のＡｌＮ膜が第２の再成長層として設けられている。ＡｌＮ膜は、合金散乱を抑制し、チャネルの移動度を向上させることができる。
電子供給層２８は、第１の下地層１６の上方に、及び、ゲート開口部２２の内面に沿って設けられた第３の再成長層である。なお、電子走行層２６と電子供給層２８とは、基板１２側からこの順で設けられている。電子供給層２８は、電子走行層２６の上面に沿った形状で略均一な厚さで形成されている。電子供給層２８は、例えば、厚さが５０ｎｍのアンドープＡｌ０．２Ｇａ０．８Ｎからなる膜である。
電子供給層２８は、厚さが１ｎｍのＡｌＮ膜を挟んで、電子走行層２６との間でＡｌＧａＮ／ＧａＮのヘテロ界面を形成している。これにより、電子走行層２６内に二次元電子ガス４２が発生する。
電子供給層２８は、電子走行層２６に形成されるチャネル（すなわち、二次元電子ガス４２）への電子の供給を行う。なお、上述したように、本実施の形態では、第３の下地層２０も電子の供給機能を有している。電子供給層２８及び第３の下地層２０はいずれも、ＡｌＧａＮから形成されているが、このときのＡｌ組成比は特に限定されない。例えば、電子供給層２８のＡｌ組成比は２０％であってもよく、第３の下地層２０のＡｌ組成比は２５％であってもよい。
ゲート電極３０は、電子走行層２６の上方で、かつ、ゲート開口部２２を覆うように設けられている。本実施の形態では、ゲート電極３０は、電子供給層２８の上面に沿った形状で、電子供給層２８の上面に接触して略均一な厚さで形成されている。
ゲート電極３０は、金属などの導電性の材料を用いて形成されている。例えば、ゲート電極３０は、パラジウム（Ｐｄ）を用いて形成されている。なお、ゲート電極３０の材料としては、ｎ型の半導体に対してショットキー接続される材料を用いることができ、例えば、ニッケル（Ｎｉ）系材料、タングステンシリサイド（ＷＳｉ）、金（Ａｕ）などを用いることができる。
ゲート電極３０は、ソース電極３４と接触しないように、平面視において離間させて形成されている。具体的には、図１の（ｂ）に示すように、ゲート電極３０は、平面視において、ソース電極３４を囲むように設けられている。より具体的には、ゲート電極３０は、六角形のソース電極３４に相当する開口が複数設けられた一枚の板状に形成されている。
本実施の形態では、平面視において、ゲート電極３０の端部は、ゲート開口部２２の端部よりもソース電極３４に近い位置に位置している。具体的には、平面視において、ゲート電極３０の内側に、ゲート開口部２２が設けられている。
ソース開口部３２は、ゲート電極３０から離れた位置において、電子走行層２６を貫通し、第１の下地層１６にまで達する第２の開口部の一例である。具体的には、ソース開口部３２は、電子供給層２８、電子走行層２６、第３の下地層２０及び第２の下地層１８をこの順で貫通し、第１の下地層１６まで達している。本実施の形態では、図２に示すように、ソース開口部３２の底部３２ａは、第１の下地層１６の上面である。底部３２ａは、第１の下地層１６と第２の下地層１８との界面よりも下側に位置している。ソース開口部３２は、平面視において、ゲート開口部２２から離れた位置に配置されている。
図２に示すように、ソース開口部３２は、開口面積が略一定に形成されている。具体的には、ソース開口部３２の側壁部３２ｂは、基板１２の厚み方向に沿って略平行である。例えば、ソース開口部３２の断面形状は、矩形である。あるいは、ソース開口部３２の断面形状は、ゲート開口部２２と同様に、逆台形であってもよい。
本実施の形態では、ソース開口部３２の開口形状、すなわち、平面視形状は、図１の（ｂ）に示すように、正六角形である。ソース開口部３２の外周を囲むように設けられたゲート電極３０との距離は略一定である。ソース開口部３２の側壁部３２ｂは、｛１－１００｝面を有する。ここで、｛１－１００｝面は、（１－１００）面と、（１－１００）面に等価な面とを総称したものである。
ソース電極３４は、ソース開口部３２に設けられている。具体的には、ソース電極３４は、ソース開口部３２内を充填するように設けられている。
ソース電極３４は、第１の下地層１６に接続されている。ソース電極３４は、具体的には、電子供給層２８、電子走行層２６、第３の下地層２０及び第２の下地層１８の各々の端面に接続されている。ソース電極３４は、電子走行層２６及び電子供給層２８に対してオーミック接続されている。
ソース電極３４は、金属などの導電性の材料を用いて形成されている。ソース電極３４の材料としては、例えば、Ｔｉ／Ａｌなど、ｎ型の半導体層に対してオーミック接続される材料を用いることができる。
ソース電極３４が第１の下地層１６に接続されていることで、第１の下地層１６の電位を固定することができる。これにより、窒化物半導体装置１０の動作を安定させることができる。
また、Ａｌは、ｐ型の窒化物半導体からなる第１の下地層１６に対してショットキー接続される。このため、ソース電極３４の下層部分には、ｐ型の窒化物半導体に対して低コンタクト抵抗となるＰｄ又はＮｉなどの仕事関数の大きい金属材料を設けてもよい。これにより、第１の下地層１６の電位をより安定させることができる。
ドレイン電極３６は、基板１２の第２の主面１２ｂ側に設けられている。具体的には、ドレイン電極３６は、第２の主面１２ｂに接触して設けられている。ドレイン電極３６は、金属などの導電性の材料を用いて形成されている。ドレイン電極３６の材料としては、ソース電極３４の材料と同様に、例えばＴｉ／Ａｌなど、ｎ型の半導体層に対してオーミック接続される材料を用いることができる。
ゲート電極パッド３８は、ゲート電極３０と電気的に接続されている。ゲート電極パッド３８は、例えば、ゲート電極３０より上方に設けられている。本実施の形態では、ゲート電極３０が一枚の板状に形成されているので、図１の（ａ）に示すように、ゲート電極パッド３８は、窒化物半導体装置１０の平面視における一部の領域のみに設けられている。ゲート電極パッド３８には、ゲート電極３０の制御用の電源が接続される。
ソース電極パッド４０は、複数のソース電極３４の各々に電気的に接続されている。ソース電極パッド４０は、ソース電極３４の上方に設けられている。本実施の形態では、複数のソース電極３４がそれぞれ、六角形の島状に形成されている。このため、ソース電極パッド４０は、複数のソース電極３４の各々を覆うように、窒化物半導体装置１０の平面視において、ゲート電極パッド３８を除いた大部分の領域に設けられている。
以上のように、本実施の形態に係る窒化物半導体装置１０では、電子走行層２６と電子供給層２８との界面がＡｌＧａＮ／ＧａＮのヘテロ界面となる。これにより、電子走行層２６中に二次元電子ガス４２が発生し、チャネルが形成される。二次元電子ガス４２は、キャリア濃度が高いので、チャネルの移動度が高くなり、オン抵抗が低減される。
また、本実施の形態では、電子走行層２６と第１の下地層１６との間に高抵抗層２４が設けられているので、ソース電極３４から、第１の下地層１６及び電子走行層２６を通ってゲート電極３０に至るリーク電流を抑制することができる。このように、本実施の形態によれば、リーク電流が抑制された窒化物半導体装置１０が実現される。
図３は、本実施の形態に係る窒化物半導体装置１０の高抵抗層２４のＦｅドーズ量とチャネルを流れる電流値との関係を示す図である。図３において、横軸は高抵抗層２４のＦｅドーズ量（単位：ｃｍ－２）を表し、縦軸は所定の電圧を印加した時にチャネルを流れるドレイン電流の最大値Ｉｍａｘ（単位：Ａ）を示している。
図３に示されるように、高抵抗層２４にＦｅを添加していない場合、すなわち、Ｆｅドーズ量が０の場合、ドレイン電流の最大値Ｉｍａｘが約２２Ａであった。これに対して、高抵抗層２４にＦｅを添加した場合、具体的には、Ｆｅドーズ量が３×１０１３ｃｍ－２及び１×１０１４ｃｍ－２の場合、ドレイン電流の最大値Ｉｍａｘが２７Ａ～２９Ａ程度の値になった。このように、高抵抗層２４にＦｅを添加し、高抵抗層２４の抵抗値を高めることにより、ドレイン電流の最大値Ｉｍａｘが約１．２倍増加していることが分かる。つまり、高抵抗層２４を設けることにより、窒化物半導体装置１０の大電流化を実現することができる。
［製造方法］
続いて、本実施の形態に係る窒化物半導体装置１０の製造方法について、図４Ａ～図４Ｇを用いて説明する。図４Ａ～図４Ｇは、本実施の形態に係る窒化物半導体装置１０の製造方法の各工程を示す断面図である。
以下では、窒化物半導体装置１０を構成する各窒化物半導体層を、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法によって成膜する場合を説明する。なお、窒化物半導体層の成膜方法は、これに限らず、例えば、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法によって成膜してもよい。
また、ｎ型の窒化物半導体は、例えばシリコン（Ｓｉ）を添加することにより形成される。ｐ型の窒化物半導体は、マグネシウム（Ｍｇ）を添加することにより形成される。なお、ｎ型不純物及びｐ型不純物は、これらに限られない。
まず、第１の主面１２ａが（０００１）面、すなわち、ｃ面であるｎ型ＧａＮからなる基板１２を準備する。図４Ａに示すように、基板１２の第１の主面１２ａ上に、Ｓｉをｎ型不純物として添加したｎ型ＧａＮ膜１３、Ｍｇをｐ型不純物として添加したｐ型ＧａＮ膜１５、アンドープＧａＮ膜１７、及び、アンドープＡｌ０．２Ｇａ０．８ＮからなるアンドープＡｌＧａＮ膜１９をこの順で成膜する。なお、ｎ型ＧａＮ膜１３、ｐ型ＧａＮ膜１５、アンドープＧａＮ膜１７及びアンドープＡｌＧａＮ膜１９はそれぞれ、所定形状にパターニングされることで、図２に示すドリフト層１４、第１の下地層１６、第２の下地層１８及び第３の下地層２０になる。
各層の厚さ及びキャリア濃度は、例えば、次の通りである。ｎ型ＧａＮ膜１３は、厚さが８μｍであり、キャリア濃度が１×１０１６ｃｍ－３である。ｐ型ＧａＮ膜１５は、厚さが４００ｎｍであり、キャリア濃度が１×１０１７ｃｍ－３である。アンドープＧａＮ膜１７は、厚さが２００ｎｍである。アンドープＡｌＧａＮ膜１９は、厚さ２０ｎｍである。なお、これらの数値は一例に過ぎない。
図４Ｂに示すように、アンドープＡｌＧａＮ膜１９上にレジストを塗布し、塗布したレジストをフォトリソグラフィによってパターニングすることで、レジストマスク９０を形成する。レジストマスク９０は、ゲート開口部２２を形成するためのマスクであり、ゲート開口部２２の平面視形状に応じた開口９１を有する。
次に、図４Ｃに示すように、ドライエッチングによって、ゲート開口部２２を形成する。ゲート開口部２２は、アンドープＡｌＧａＮ膜１９、アンドープＧａＮ膜１７及びｐ型ＧａＮ膜１５を貫通しており、ｎ型ＧａＮ膜１３が露出している。このとき、ゲート開口部２２の底部２２ａは、基板１２の第１の主面１２ａに平行である。ゲート開口部２２の側壁部２２ｂは、底部２２ａに対して、所定の傾斜角で傾斜している。傾斜角は、例えば、２０°以上８０°以下の範囲である。これにより、側壁部２２ｂ上に再成長層を均一な厚さで形成することができるので、チャネルの狭窄が抑えられ、キャリア濃度の低下及びオン抵抗の増加の両方を抑制することができる。
次に、レジストマスク９０を除去した後、アンドープＡｌＧａＮ膜１９上、及び、ゲート開口部２２内に再びレジストを塗布する。図４Ｄに示すように、塗布したレジストをフォトリソグラフィによってパターニングすることで、レジストマスク９２を形成する。
レジストマスク９２は、高抵抗層２４を形成するためのマスクである。レジストマスク９２は、ゲート開口部２２の側壁部２２ｂより大きな開口９３を有する。開口９３は、側壁部２２ｂの上端からアンドープＡｌＧａＮ膜１９の上面の一部から底部２２ａの一部にかけて設けられ、平面視において、少なくとも側壁部２２ｂを露出させている。
次に、レジストマスク９２の開口９３に露出した部分に、鉄イオンのイオン注入を行うことで、図４Ｅに示すように、高抵抗層２４を形成する。高抵抗層２４は、アンドープＡｌＧａＮ膜１９、アンドープＧａＮ膜１７、ｐ型ＧａＮ膜１５及びｎ型ＧａＮ膜１３の各々の、開口９３に露出した部分に鉄がドープされた層である。なお、ｎ型ＧａＮ膜１３の高抵抗層２４を除いた部分がドリフト層１４になる。
イオン注入の注入条件は、例えば加速エネルギー４０ｋｅＶ、ドーズ量１×１０１４ｃｍ－２である。これにより、約５０ｎｍの厚さの高抵抗層２４が形成される。鉄イオンが注入された領域、すなわち、高抵抗層２４は、結晶構造が破壊されることにより、高抵抗化される。
このとき、鉄イオンの代わりに、例えば、チタンイオン、クロムイオン、銅イオン又はニッケルイオンなどの、原子番号が大きい金属のイオンを利用してもよい。これにより、後工程における加熱処理による高抵抗層２４の再結晶化を抑制することができ、高抵抗層２４の抵抗値が大きくなる。
次に、レジストマスク９２を除去した後、図４Ｆに示すように、ゲート開口部２２の形状に沿って全面に、アンドープＧａＮ膜２５、アンドープＡｌＮ膜（図示せず）、及び、アンドープＡｌＧａＮ膜２７を、ＭＯＶＰＥ法によってこの順で成膜する。アンドープＧａＮ膜２５及びアンドープＡｌＧａＮ膜２７はそれぞれ、所定形状にパターニングされることで電子走行層２６及び電子供給層２８になる。
各層の厚さは、略均一であり、例えば、次の通りである、アンドープＧａＮ膜２５は、厚さが１００ｎｍである。アンドープＡｌＮ膜は、厚さが１ｎｍである。アンドープＡｌＧａＮ膜２７は、厚さが５０ｎｍである。なお、これらの数値は一例に過ぎない。
なお、高抵抗層２４が窒化物半導体で形成されているので、アンドープＧａＮ膜２５、アンドープＡｌＮ膜（図示せず）及びアンドープＡｌＧａＮ膜２７の再成長による膜質が高められる。
次に、ゲート開口部２２を覆うように、Ｐｄからなるゲート金属膜を蒸着法又はスパッタリング法などによって成膜する。図４Ｇに示すように、成膜したゲート金属膜をパターニングすることで、ゲート電極３０を形成する。
さらに、ゲート電極３０から離れた位置に、アンドープＡｌＧａＮ膜２７、アンドープＡｌＮ膜（図示せず）、アンドープＧａＮ膜２５、アンドープＡｌＧａＮ膜１９、及び、アンドープＧａＮ膜１７を貫通し、ｐ型ＧａＮ膜１５にまで達するソース開口部３２を形成する。ソース開口部３２の形成は、ゲート開口部２２と同様に、フォトリソグラフィ及びドライエッチングによって形成される。アンドープＡｌＧａＮ膜２７、アンドープＧａＮ膜２５、アンドープＡｌＧａＮ膜１９、アンドープＧａＮ膜１７及びｐ型ＧａＮ膜１５がそれぞれパターニングされることで、電子供給層２８、電子走行層２６、第３の下地層２０、第２の下地層１８及び第１の下地層１６が形成される。
続いて、ソース開口部３２を埋めるように、ＴｉとＡｕとからなるソース金属膜を蒸着法又はスパッタリング法などによって成膜し、パターニングすることで、ソース電極３４を形成する。さらに、基板１２の第２の主面１２ｂに、ＴｉとＡｌとからなるドレイン金属膜を蒸着法又はスパッタリング法などによって成膜し、必要に応じてパターニングすることで、ドレイン電極３６を形成する。
以上の工程を経て、図２に示す窒化物半導体装置１０が形成される。
なお、ゲート電極３０及びソース電極３４を形成した後、絶縁膜を成膜し、複数のソース電極３４の各々の一部、及び、ゲート電極３０の一部を露出させるコンタクトホールを、成膜した絶縁膜に形成する。その後、金属膜を成膜してパターニングすることで、ゲート電極パッド３８及びソース電極パッド４０が形成される。
［変形例］
ここで、本実施の形態に係る窒化物半導体装置１０の変形例について、図５を用いて説明する。
図５は、本変形例に係る窒化物半導体装置１１０の断面図である。図５に示されるように、窒化物半導体装置１１０は、図２に示す窒化物半導体装置１０と比較して、閾値制御層１４４を備える点が相違する。以下では、実施の形態との相違点を中心に説明し、共通点の説明を省略又は簡略化する。
閾値制御層１４４は、ゲート電極３０と電子走行層２６との間に設けられた、第２の導電型の第３の窒化物半導体層の一例である。閾値制御層１４４は、電子供給層２８上に設けられ、電子供給層２８とゲート電極３０とに接触している。
本変形例では、基板１２を平面視した場合に、閾値制御層１４４の端部は、ゲート電極３０の端部よりもソース電極３４に近い位置に位置している。閾値制御層１４４とソース電極３４とは離間しており、接触していない。
閾値制御層１４４は、例えば、厚さが１００ｎｍであり、キャリア濃度が１×１０１７ｃｍ－３であるｐ型のＧａＮからなる窒化物半導体層である。閾値制御層１４４は、電子供給層２８を形成するアンドープＡｌＧａＮ膜２７の成膜から引き続いてＭＯＶＰＥ法によって成膜され、パターニングされることで形成される。
本変形例によれば、閾値制御層１４４によって、チャネル部分の伝導帯端のポテンシャルが持ち上げられる。このため、窒化物半導体装置１１０の閾値電圧を大きくすることができる。したがって、窒化物半導体装置１１０をノーマリオフ型のＦＥＴとして実現することができる。
（実施の形態２）
次に、実施の形態２について説明する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略又は簡略化する。
［構成］
まず、本実施の形態に係る窒化物半導体装置の構成について、図６を用いて説明する。図６は、本実施の形態に係る窒化物半導体装置２１０の断面図である。
図６に示すように、本実施の形態に係る窒化物半導体装置２１０は、実施の形態１に係る窒化物半導体装置１０と比較して、高抵抗層２４の代わりに、高抵抗層２２４を備える点が相違する。高抵抗層２２４は、実施の形態１に係る高抵抗層２４と比較して、その形成方法が相違する。
なお、高抵抗層２２４の形成方法の相違に伴って、ドリフト層１４、第１の下地層１６、第２の下地層１８、第３の下地層２０及び電子走行層２６も実施の形態１とは、形状及び大きさが異なる場合があるが、以下では説明を省略する。
高抵抗層２２４は、ゲート開口部２２において第１の下地層１６と電子走行層２６との間に設けられている。本実施の形態では、高抵抗層２２４は、ゲート開口部２２の側壁部２２ｂから底部２２ａの一部に亘って設けられている。具体的には、高抵抗層２２４は、第３の下地層２０の上面の全体を覆い、かつ、ゲート開口部２２の上端から底部２２ａの一部に至るまで、側壁部２２ｂの全面を覆うように設けられている。つまり、高抵抗層２２４は、第１の下地層１６、第２の下地層１８及び第３の下地層２０の各々と電子走行層２６との間に設けられている。高抵抗層２４の端部は、ソース開口部３２に露出しており、ソース電極３４に接触している。
高抵抗層２２４は、第１の下地層１６よりも抵抗値が高い。本実施の形態では、高抵抗層２２４は、第２の下地層１８よりも抵抗値が高い。
高抵抗層２２４は、窒化物半導体からなる。本実施の形態では、高抵抗層２２４は、炭素（Ｃ）を含んでいる。高抵抗層２２４の炭素濃度は、例えば、電子走行層２６の炭素濃度より高い。例えば、高抵抗層２２４の炭素濃度は、２×１０１８ｃｍ－３である。これに対して、電子走行層２６の炭素濃度は、例えば、２×１０１６ｃｍ－３である。高抵抗層２２４の厚さは、例えば５０ｎｍである。高抵抗層２２４に含まれる炭素濃度が高い程、高抵抗層２２４を高抵抗化できる。
以上のように、本実施の形態に係る窒化物半導体装置２１０によれば、実施の形態１と同様に、電子走行層２６と第１の下地層１６との間に高抵抗層２２４が設けられているので、ソース電極３４から、第１の下地層１６及び電子走行層２６を通ってゲート電極３０に至るリーク電流を抑制することができる。このように、本実施の形態によれば、リーク電流が抑制された窒化物半導体装置２１０が実現される。
［製造方法］
続いて、実施の形態２に係る窒化物半導体装置２１０の製造方法について、図７Ａ～図７Ｅを用いて説明する。図７Ａ～図７Ｅは、本実施の形態に係る窒化物半導体装置２１０の製造方法の各工程を示す断面図である。
本実施の形態に係る窒化物半導体装置２１０の製造方法は、図４Ａ～図４Ｃを用いて説明したゲート開口部２２の形成工程までは、実施の形態１に係る窒化物半導体装置１０の製造方法と同じである。
ゲート開口部２２を形成し、レジストマスク９０（図４Ｃを参照）を除去した後、本実施の形態では、図７Ａに示すように、アンドープＡｌＧａＮ膜１９上、及び、ゲート開口部２２内に、炭素濃度が高いＧａＮ膜２２３をＭＯＶＰＥ法によって成膜する。ＧａＮ膜２２３の厚さは、例えば５０ｎｍであり、炭素濃度は２×１０１８ｃｍ－３である。
なお、炭素濃度の高低は、例えば、ＭＯＶＰＥ法に用いる原料を調整することで制御される。ＧａＮ膜の形成には、例えば、トリメチルガリウムが利用される。トリメチルガリウムに含まれるメチル基の炭素原子がＧａＮ膜に多く取り込まれることによって、ＧａＮ膜の炭素濃度を高めることができる。例えば、結晶成長温度を下げることで、又は、原料の量を増やすことで、炭素濃度を高めることができる。
次に、図７Ｂに示すように、ＧａＮ膜２２３上にレジストを塗布し、塗布したレジストをフォトリソグラフィによってパターニングすることで、レジストマスク１９２を形成する。
レジストマスク１９２は、ＧａＮ膜２２３をパターニングすることで、高抵抗層２２４を形成するためのマスクである。レジストマスク１９２は、ゲート開口部２２の底部２２ａより小さい開口１９３を有する。
次に、図７Ｃに示すように、ドライエッチングによって、ＧａＮ膜２２３の一部を除去することによって、高抵抗層２２４を形成する。高抵抗層２２４の取り除かれた部分が、ドレイン電極３６とソース電極３４との間で、電子走行層２６を介して流れる電流の経路となる。
なお、高抵抗層２２４の、アンドープＡｌＧａＮ膜１９の上面に設けられた部分を除去してもよい。つまり、実施の形態１と同様に、アンドープＡｌＧａＮ膜１９の上面が露出していてもよい。
次に、レジストマスク１９２を除去した後、図７Ｄに示すように、ゲート開口部２２の形状に沿って全面に、アンドープＧａＮ膜２５、アンドープＡｌＮ膜（図示せず）、及び、アンドープＡｌＧａＮ膜２７を、ＭＯＶＰＥ法によってこの順で成膜する。アンドープＧａＮ膜２５及びアンドープＡｌＧａＮ膜２７はそれぞれ、所定形状にパターニングされることで電子走行層２６及び電子供給層２８になる。
各層の厚さは、例えば、略均一であり、次の通りである、アンドープＧａＮ膜２５は、厚さが１００ｎｍである。アンドープＡｌＮ膜は、厚さが１ｎｍである。アンドープＡｌＧａＮ膜２７は、厚さが５０ｎｍである。なお、これらの数値は一例に過ぎない。
なお、高抵抗層２２４が窒化物半導体で形成されているので、アンドープＧａＮ膜２５、アンドープＡｌＮ膜（図示せず）及びアンドープＡｌＧａＮ膜２７の再成長による膜質が高められる。
次に、ゲート開口部２２を覆うように、Ｐｄからなるゲート金属膜を蒸着法又はスパッタリング法などによって成膜する。図７Ｅに示すように、成膜したゲート金属膜をパターニングすることで、ゲート電極３０を形成する。
さらに、ゲート電極３０から離れた位置に、アンドープＡｌＧａＮ膜２７、アンドープＡｌＮ膜（図示せず）、アンドープＧａＮ膜２５、アンドープＡｌＧａＮ膜１９、及び、アンドープＧａＮ膜１７を貫通し、ｐ型ＧａＮ膜１５にまで達するソース開口部３２を形成する。ソース開口部３２の形成は、ゲート開口部２２と同様に、フォトリソグラフィ及びドライエッチングによって形成される。アンドープＡｌＧａＮ膜２７、アンドープＧａＮ膜２５、アンドープＡｌＧａＮ膜１９、アンドープＧａＮ膜１７及びｐ型ＧａＮ膜１５がそれぞれパターニングされることで、電子供給層２８、電子走行層２６、第３の下地層２０、第２の下地層１８及び第１の下地層１６が形成される。
続いて、ソース開口部３２を埋めるように、ＴｉとＡｕとからなるソース金属膜を蒸着法又はスパッタリング法などによって成膜し、パターニングすることで、ソース電極３４を形成する。さらに、基板１２の第２の主面１２ｂに、ＴｉとＡｌとからなるドレイン金属膜を蒸着法又はスパッタリング法などによって成膜し、必要に応じてパターニングすることで、ドレイン電極３６を形成する。
以上の工程を経て、図６に示す窒化物半導体装置２１０が形成される。
［変形例］
ここで、本実施の形態に係る窒化物半導体装置２１０の変形例について、図８を用いて説明する。
図８は、本変形例に係る窒化物半導体装置２１１の断面図である。図８に示されるように、窒化物半導体装置２１１は、図６に示す窒化物半導体装置２１０と比較して、閾値制御層１４４を備える点が相違する。以下では、実施の形態との相違点を中心に説明し、共通点の説明を省略又は簡略化する。
閾値制御層１４４は、ゲート電極３０と電子走行層２６との間に設けられた、第２の導電型の第３の窒化物半導体層の一例であり、実施の形態１の変形例に係る閾値制御層１４４と同じである。
したがって、本変形例によれば、閾値制御層１４４によって、チャネル部分の伝導帯端のポテンシャルが持ち上げられる。このため、窒化物半導体装置２１１の閾値電圧を大きくすることができる。したがって、窒化物半導体装置２１１をノーマリオフ型のＦＥＴとして実現することができる。
（他の実施の形態）
以上、１つ又は複数の態様に係る窒化物半導体装置について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
例えば、上記の各実施の形態では、第１の導電型がｎ型であり、第２の導電型がｐ型である例について示したが、これに限らない。第１の導電型がｐ型であり、第２の導電型がｎ型でもよい。
また、例えば、高抵抗層２４又は２２４は、電子走行層２６と第１の下地層１６との間にのみ設けられていてもよい。例えば、高抵抗層２４又は２２４は、ゲート開口部２２の側壁部２２ｂの一部にのみ設けられていてもよく、第２の下地層１８及び第３の下地層２０の端面を覆っていなくてもよい。
また、例えば、平面視において、ゲート電極３０の端部は、ゲート開口部２２の端部と一致していてもよい。あるいは、平面視において、ゲート電極３０は、ゲート開口部２２の内側に設けられていてもよい。
また、例えば、上記の実施の形態では、第１の下地層１６にまで達するソース開口部３２を設けたが、これに限らない。例えば、ソース開口部３２は、電子走行層２６にまで達する開口部であってもよく、ソース電極３４は、電子走行層２６に接続され、第１の下地層１６には接続されていなくてもよい。
また、上記の各実施の形態は、請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本開示は、リーク電流が抑制された窒化物半導体装置として利用でき、例えば、テレビなどの民生機器の電源回路などで用いられるパワートランジスタなどに利用することができる。
１０、１１０、２１０、２１１ 窒化物半導体装置
１１ 単位セル
１２ 基板
１２ａ 第１の主面
１２ｂ 第２の主面
１３ ｎ型ＧａＮ膜
１４ ドリフト層
１５ ｐ型ＧａＮ膜
１６ 第１の下地層
１７、２５ アンドープＧａＮ膜
１８ 第２の下地層
１９、２７ アンドープＡｌＧａＮ膜
２０ 第３の下地層
２２ ゲート開口部
２２ａ、３２ａ 底部
２２ｂ、３２ｂ 側壁部
２４、２２４ 高抵抗層
２６ 電子走行層
２８ 電子供給層
３０ ゲート電極
３２ ソース開口部
３４ ソース電極
３６ ドレイン電極
３８ ゲート電極パッド
４０ ソース電極パッド
４２ 二次元電子ガス
９０、９２、１９２ レジストマスク
９１、９３、１９３ 開口
１４４ 閾値制御層
２２３ ＧａＮ膜

Claims (8)

  1. 互いに背向する第１の主面及び第２の主面を有する基板と、
    前記第１の主面の上方に設けられた、第１の導電型を有する第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上方に設けられた、前記第１の導電型とは異なる第２の導電型を有する第２の窒化物半導体層と、
    前記第２の窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、
    前記第２の窒化物半導体層の上方に、及び、前記第１の開口部の内面に沿って設けられた電子走行層と、
    前記電子走行層の上方で、かつ、前記第１の開口部を覆うように設けられたゲート電極と、
    前記第２の窒化物半導体層に接続されたソース電極と、
    前記第２の主面側に設けられたドレイン電極と、
    前記第１の開口部において前記第２の窒化物半導体層と前記電子走行層との間に設けられた、窒化物半導体からなり、前記第２の窒化物半導体層よりも抵抗値が高い高抵抗層とを備える
    窒化物半導体装置。
  2. 前記高抵抗層は、鉄を含む
    請求項１に記載の窒化物半導体装置。
  3. 前記高抵抗層は、炭素を含む
    請求項１に記載の窒化物半導体装置。
  4. 前記高抵抗層の炭素濃度は、前記電子走行層の炭素濃度より高い
    請求項３に記載の窒化物半導体装置。
  5. 前記第１の開口部は、底部と、側壁部とを含み、
    前記高抵抗層は、前記側壁部から前記底部の一部に亘って設けられている
    請求項１～４のいずれか１項に記載の窒化物半導体装置。
  6. さらに、
    前記ゲート電極と前記電子走行層との間に設けられた、前記第２の導電型の第３の窒化物半導体層を備える
    請求項１～５のいずれか１項に記載の窒化物半導体装置。
  7. 前記基板を平面視した場合に、前記ゲート電極の端部は、前記第１の開口部の端部よりも前記ソース電極に近い位置に位置している
    請求項１～６のいずれか１項に記載の窒化物半導体装置。
  8. さらに、
    前記ゲート電極から離れた位置において、前記電子走行層を貫通し、前記第２の窒化物半導体層にまで達する第２の開口部を備え、
    前記ソース電極は、前記第２の開口部に設けられている
    請求項１～７のいずれか１項に記載の窒化物半導体装置。
JP2020507466A 2018-03-22 2019-02-26 窒化物半導体装置 Active JP7157138B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018054381 2018-03-22
JP2018054381 2018-03-22
PCT/JP2019/007406 WO2019181391A1 (ja) 2018-03-22 2019-02-26 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019181391A1 JPWO2019181391A1 (ja) 2021-03-11
JP7157138B2 true JP7157138B2 (ja) 2022-10-19

Family

ID=67986537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020507466A Active JP7157138B2 (ja) 2018-03-22 2019-02-26 窒化物半導体装置

Country Status (4)

Country Link
US (1) US11362206B2 (ja)
JP (1) JP7157138B2 (ja)
CN (1) CN111886683B (ja)
WO (1) WO2019181391A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354777A (zh) * 2018-12-24 2020-06-30 东南大学 一种低导通电阻的异质结半导体器件
JP7361723B2 (ja) 2018-12-27 2023-10-16 パナソニックホールディングス株式会社 窒化物半導体装置
JPWO2021140898A1 (ja) * 2020-01-08 2021-07-15
WO2022181100A1 (ja) * 2021-02-24 2022-09-01 パナソニックホールディングス株式会社 窒化物半導体装置
CN112925142A (zh) * 2021-03-16 2021-06-08 京东方科技集团股份有限公司 一种基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082397A (ja) 2009-10-08 2011-04-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2012049892A1 (ja) 2010-10-13 2012-04-19 住友電気工業株式会社 半導体装置およびその製造方法
WO2015122135A1 (ja) 2014-02-13 2015-08-20 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
WO2017138505A1 (ja) 2016-02-12 2017-08-17 パナソニック株式会社 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4645034B2 (ja) * 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
JP4450719B2 (ja) * 2004-10-22 2010-04-14 株式会社神戸製鋼所 半導体素子の製造方法
US7985984B2 (en) * 2007-02-28 2011-07-26 Nec Corporation III-nitride semiconductor field effect transistor
JP4985760B2 (ja) * 2009-12-28 2012-07-25 住友電気工業株式会社 半導体装置およびその製造方法
JP5353735B2 (ja) 2010-01-28 2013-11-27 住友電気工業株式会社 半導体装置およびその製造方法
JP2012104568A (ja) * 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5003813B2 (ja) * 2010-11-15 2012-08-15 住友電気工業株式会社 半導体装置およびその製造方法
JP2013021106A (ja) * 2011-07-11 2013-01-31 Toyota Central R&D Labs Inc 半導体装置
CN103620751B (zh) * 2011-07-12 2017-08-01 松下知识产权经营株式会社 氮化物半导体装置及其制造方法
JP5591776B2 (ja) * 2011-09-21 2014-09-17 株式会社東芝 窒化物半導体装置およびそれを用いた回路
JP2013074068A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2013191637A (ja) * 2012-03-12 2013-09-26 Advanced Power Device Research Association 窒化物系化合物半導体素子
JP2016136547A (ja) * 2013-05-09 2016-07-28 シャープ株式会社 電界効果トランジスタ
KR20150007546A (ko) * 2013-07-11 2015-01-21 서울반도체 주식회사 p형 갈륨나이트라이드 전류장벽층을 갖는 수직형 트랜지스터 및 그 제조방법
JP2015177063A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP6314316B2 (ja) * 2014-03-31 2018-04-25 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
JP6444045B2 (ja) * 2014-04-02 2018-12-26 ローム株式会社 半導体装置および半導体装置の製造方法
JP6665157B2 (ja) * 2015-03-17 2020-03-13 パナソニック株式会社 窒化物半導体装置
JP6755892B2 (ja) * 2016-02-08 2020-09-16 パナソニック株式会社 半導体装置
WO2018063489A1 (en) * 2016-09-30 2018-04-05 Hrl Laboratories, Llc Doped gate dielectric materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082397A (ja) 2009-10-08 2011-04-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2012049892A1 (ja) 2010-10-13 2012-04-19 住友電気工業株式会社 半導体装置およびその製造方法
WO2015122135A1 (ja) 2014-02-13 2015-08-20 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
WO2017138505A1 (ja) 2016-02-12 2017-08-17 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2019181391A1 (ja) 2021-03-11
WO2019181391A1 (ja) 2019-09-26
CN111886683B (zh) 2024-01-02
US20200411679A1 (en) 2020-12-31
US11362206B2 (en) 2022-06-14
CN111886683A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
JP7157138B2 (ja) 窒化物半導体装置
JP6754782B2 (ja) 半導体装置
US8350297B2 (en) Compound semiconductor device and production method thereof
JP7195306B2 (ja) 窒化物半導体装置
JP2006086354A (ja) 窒化物系半導体装置
WO2022176455A1 (ja) 窒化物半導体デバイス
JP2016046320A (ja) 半導体装置
JP7303807B2 (ja) 窒化物半導体装置
US20240038887A1 (en) Semiconductor device and method for manufacturing the same
JP7017579B2 (ja) 窒化物半導体装置
US20230047842A1 (en) Nitride semiconductor device
US20220376055A1 (en) Nitride semiconductor device
US11990542B2 (en) Nitride semiconductor device
US20220254902A1 (en) Nitride semiconductor device and method of fabricating the same
WO2022181100A1 (ja) 窒化物半導体装置
WO2023112374A1 (ja) 窒化物半導体デバイス
WO2023219046A1 (ja) 窒化物半導体装置
WO2023127187A1 (ja) 窒化物半導体デバイス
JP2023133798A (ja) 窒化物半導体デバイス
JP2013197326A (ja) 窒化ガリウム系電力用半導体装置の製造方法および窒化ガリウム系電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221006

R151 Written notification of patent or utility model registration

Ref document number: 7157138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151