JP7017579B2 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP7017579B2
JP7017579B2 JP2019553705A JP2019553705A JP7017579B2 JP 7017579 B2 JP7017579 B2 JP 7017579B2 JP 2019553705 A JP2019553705 A JP 2019553705A JP 2019553705 A JP2019553705 A JP 2019553705A JP 7017579 B2 JP7017579 B2 JP 7017579B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor device
opening
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019553705A
Other languages
English (en)
Other versions
JPWO2019097813A1 (ja
Inventor
大輔 柴田
聡之 田村
奈々子 平下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2019097813A1 publication Critical patent/JPWO2019097813A1/ja
Application granted granted Critical
Publication of JP7017579B2 publication Critical patent/JP7017579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本開示は、窒化物半導体装置に関する。
ＧａＮ（窒化ガリウム）などの窒化物半導体は、バンドギャップが大きいワイドギャップ半導体であり、絶縁破壊電界が大きく、電子の飽和ドリフト速度がＧａＡｓ（ヒ化ガリウム）半導体又はＳｉ（シリコン）半導体などに比べて大きいという特長を有している。このため、高出力化、かつ、高耐圧化に有利な窒化物半導体を用いたパワートランジスタの研究開発が行われている。
例えば、特許文献１には、ＧａＮ系積層体に形成された半導体装置が開示されている。特許文献１に記載の半導体装置は、ＧａＮ系積層体に設けられた開口部を覆うように位置する再成長層と、再成長層に沿って再成長層上に位置するゲート電極とを備える。再成長層にチャネルが含まれており、チャネルの高い移動度を得ながら、かつ、縦方向の耐圧及びゲート電極端における耐圧性能を得ることを目的としている。
特開２０１１－１３８９１６号公報
しかしながら、上記従来の窒化物半導体装置では、開口部の端部においてゲート－ソース間にリーク電流が発生し、さらには半導体装置の耐圧が低下するという問題がある。
そこで、本開示は、低リーク電流で、かつ、高耐圧の窒化物半導体装置を提供する。
上記課題を解決するため、本開示の一態様に係る窒化物半導体装置は、互いに背向する第１の主面及び第２の主面を有する基板と、前記第１の主面の上方に設けられた、第１の導電型を有する第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられたブロック層と、前記ブロック層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記ブロック層の上方、及び、前記第１の開口部の内面に沿って、前記基板側から順に設けられた電子走行層及び電子供給層と、前記電子供給層の上方で、かつ、前記第１の開口部を覆うように設けられたゲート電極と、前記ゲート電極から離れた位置において、前記電子供給層及び前記電子走行層を貫通し、前記ブロック層にまで達する第２の開口部と、前記第２の開口部に設けられ、前記ブロック層と接続されたソース電極と、前記第２の主面側に設けられたドレイン電極とを備え、前記第１の主面を平面視した場合において、（ｉ）前記第１の開口部及び前記ソース電極はそれぞれ、所定の方向に長尺であり、（ｉｉ）前記第１の開口部の長手方向における第１の端部の輪郭の少なくとも一部は、円弧又は楕円弧に沿っている。
本開示によれば、低リーク電流で、かつ、高耐圧の窒化物半導体装置を提供することができる。
図１は、実施の形態１に係る窒化物半導体装置の断面図である。 図２は、実施の形態１に係る窒化物半導体装置の平面レイアウトを示す平面図である。 図３は、図２のＩＩＩ領域におけるゲート開口部の端部の形状を示す拡大平面図である。 図４は、実施の形態１の変形例に係るゲート開口部の端部の形状を示す拡大平面図である。 図５は、実施の形態２に係る窒化物半導体装置の平面レイアウトを示す平面図である。 図６は、図５のＶＩ領域におけるゲート開口部の端部の形状を示す拡大平面図である。 図７は、実施の形態３に係る窒化物半導体装置の平面レイアウトを示す平面図である。 図８は、実施の形態３に係る窒化物半導体装置において基板のオフ角に起因して発生する成長異常を説明するための平面図である。 図９は、実施の形態３に係るゲート開口部の両端部の形状を示す拡大平面図である。 図１０は、実施の形態４に係る窒化物半導体装置の平面レイアウトを示す平面図である。 図１１は、実施の形態４に係るゲート開口部の両端部の形状を示す拡大平面図である。
（本開示の基礎となった知見）
本発明者らは、「背景技術」の欄において記載した従来の半導体装置に関し、以下の問題が生じることを見出した。
従来の半導体装置では、開口部の端部において再成長層の成長異常が確認された。本発明者らは、成長異常の原因を検討した結果、従来の開口部の端部の平面視形状が六角形である点に起因することを見出した。具体的には、開口部の端部における六角形の頂点が成長特異点となって、当該頂点の付近では、開口部の側壁からの成長が複数の方向から発生した。頂点の近傍の再成長層には、ボイドが発生し、当該ボイドがリーク電流の要因となって、結果として半導体装置の耐圧が低下した。
このように、従来の半導体装置では、リーク電流が発生し、かつ、耐圧が低下するという問題がある。
上記問題を解決するために、本開示の一態様に係る窒化物半導体装置は、互いに背向する第１の主面及び第２の主面を有する基板と、前記第１の主面の上方に設けられた、第１の導電型を有する第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられたブロック層と、前記ブロック層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記ブロック層の上方、及び、前記第１の開口部の内面に沿って、前記基板側から順に設けられた電子走行層及び電子供給層と、前記電子供給層の上方で、かつ、前記第１の開口部を覆うように設けられたゲート電極と、前記ゲート電極から離れた位置において、前記電子供給層及び前記電子走行層を貫通し、前記ブロック層にまで達する第２の開口部と、前記第２の開口部に設けられ、前記ブロック層と接続されたソース電極と、前記第２の主面側に設けられたドレイン電極とを備え、前記第１の主面を平面視した場合において、（ｉ）前記第１の開口部及び前記ソース電極はそれぞれ、所定の方向に長尺であり、（ｉｉ）前記第１の開口部の長手方向における第１の端部の輪郭の少なくとも一部は、円弧又は楕円弧に沿っている。
これにより、平面視における第１の開口部の端部の輪郭の少なくとも一部が円弧又は楕円弧に沿っているので、第１の開口部の側壁からの成長方向の急激な変化が抑制される。成長方向の変化が抑制されるので、電子供給層及び電子走行層などの再成長層の成長異常が抑制されて、第１の開口部の端部における再成長層の膜質が向上する。したがって、当該端部におけるリーク電流が抑制され、窒化物半導体装置の耐圧の低下が抑制される。このように、本態様に係る窒化物半導体装置によれば、低リーク電流で、かつ、高耐圧が実現される。
また、例えば、前記ゲート電極は、金属膜と、前記金属膜と前記電子供給層とに挟まれた、前記第１の導電型とは極性が異なる第２の導電型を有する半導体層とを備えてもよい。
これにより、半導体層によって、ゲート電極の直下方向のチャネルのポテンシャルが高められるので、ゲート電極の直下方向のキャリア濃度を低減することができる。したがって、窒化物半導体装置をノーマリオフ動作させることができる。
また、例えば、前記第１の開口部は、前記第１の主面を平面視した場合に前記ソース電極を間に挟んで前記長手方向に沿って直線状に延びる２つの直線部と、前記２つの直線部の端部同士を接続する、前記第１の端部である第１の接続部とを有してもよい。
これにより、２つの直線部を接続する接続部の輪郭が、径の大きい円弧又は楕円弧となる。このため、接続部の側壁からの成長方向の急激な変化が更に抑制されるので、再成長層の成長異常が抑制される。したがって、接続部の近傍におけるリーク電流が抑制され、窒化物半導体装置の耐圧の低下が抑制される。
また、例えば、前記第１の主面は、前記長手方向に沿って傾斜したオフ角を有してもよい。
これにより、エピタキシャル成長などにより成膜した窒化物半導体の膜質が高められる。窒化物半導体に生じる欠陥が抑制されるので、欠陥に起因するリーク電流などを低減することができ、窒化物半導体装置の耐圧を高めることができる。
また、例えば、前記第１の端部は、前記第１の開口部の長手方向における両端部のうち、前記第１の主面のオフ角による傾斜の上端側の端部であり、前記第１の主面を平面視した場合において、（ａ）前記ゲート電極は、前記ソース電極を囲んでおり、（ｂ）第１の距離は、前記長手方向に沿った第１の仮想直線上での距離であって、前記ソース電極側の前記第１の接続部の輪郭と前記ソース電極側の前記ゲート電極の輪郭との距離であり、（ｃ）第２の距離は、前記第１の仮想直線に直交する第２の仮想直線上での距離であって、前記ソース電極側の前記直線部の輪郭と前記ソース電極側の前記ゲート電極の輪郭との距離であり、前記第１の距離は、前記第２の距離より長くてもよい。
これにより、オフ角に起因する成長異常が発生する領域とソース電極とを離すことができ、ソース電極の近傍には成長異常が発生していない再成長層が形成されやすくなる。このため、ゲート電極によるチャネルの制御が適切に行われるので、ゲート－ソース間のリーク電流を抑制することができる。したがって、本態様に係る窒化物半導体装置によれば、より低リーク電流で、かつ、より高耐圧が実現される。
また、例えば、前記第１の開口部は、さらに、前記第１の接続部とは反対側の前記２つの直線部の端部同士を接続する第２の接続部を有し、前記第２の接続部の輪郭の少なくとも一部は、円弧又は楕円弧に沿っていてもよい。
これにより、第１の開口部の両端部において成長異常が抑制される。したがって、両端部におけるリーク電流が抑制され、窒化物半導体装置の耐圧の低下が抑制される。
また、例えば、前記第１の仮想直線上での距離であって、前記ソース電極側の前記第２の接続部の輪郭と前記ソース電極側の前記ゲート電極の輪郭との距離である第３の距離は、前記第１の距離以下であってもよい。
これにより、オフ角に起因する成長異常が発生する領域とソース電極とを離すことができるので、ゲート－ソース間のリーク電流を抑制することができる。したがって、本態様に係る窒化物半導体装置によれば、より低リーク電流で、かつ、より高耐圧が実現される。
また、例えば、前記第３の距離は、前記第２の距離に等しくてもよい。
これにより、平面レイアウトにおける無駄なスペースを少なくすることができるので、窒化物半導体装置を小型化することができる。
また、例えば、前記第１の開口部の長手方向における第１の端部の反対側の第２の端部の輪郭の少なくとも一部は、円弧又は楕円弧に沿っていてもよい。
これにより、第１の開口部の両端部において成長異常が抑制される。したがって、両端部におけるリーク電流が抑制され、窒化物半導体装置の耐圧の低下が抑制される。
また、例えば、前記窒化物半導体装置は、複数の前記ソース電極及び複数の前記第１の開口部を備え、複数の前記第１の開口部の前記長手方向に沿って延びる部分と複数の前記ソース電極とは、前記長手方向に直交する方向において１つずつ交互に並んで設けられていてもよい。
これにより、チャネル長が短いチャネルを面内で複数設けることができ、窒化物半導体装置の高出力化を実現することができる。
また、例えば、前記第１の端部の輪郭の少なくとも一部は、円弧又は楕円弧に一致していてもよい。
これにより、第１の開口部の側壁からの成長方向が滑らかに変化するので、成長特異点の発生が十分に抑制される。したがって、再成長層の成長異常が十分に抑制され、リーク電流を十分に抑制することができる。
また、例えば、前記第１の端部の輪郭の少なくとも一部は、円弧又は楕円弧上に位置する複数の頂点を有し、前記複数の頂点の各々における頂角は、１２０°より大きくてもよい。
これにより、頂点付近での第１の開口部の側壁からの成長方向がほとんど同じ方向になる。このため、頂点付近での成長方向の急激な変化が抑制され、成長特異点の発生が抑制される。したがって、再成長層の成長異常が抑制され、リーク電流を十分に抑制することができる。
また、例えば、前記ブロック層は、前記第１の導電型とは極性が異なる第２の導電型の第２の窒化物半導体層を含んでもよい。
これにより、第１の窒化物半導体層と第２の窒化物半導体層との界面に空乏層が形成されるので、ブロック層によるキャリアのブロック性能を高めることができる。したがって、ソース－ドレイン間のリーク電流の発生を抑制することができ、窒化物半導体装置の耐圧を高めることができる。
以下では、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。
また、本明細書において、平行又は垂直などの要素間の関係性を示す用語、及び、長方形又は円形などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構造における積層順を基に相対的な位置関係により規定される用語として用いる。本明細書では、基板を基準としてドリフト層及びゲート電極などが設けられた側を「上方」、ドレイン電極が設けられた側を「下方」としている。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
また、本明細書及び図面において、ａ軸、ｍ軸及びｃ軸は、六方晶における結晶方位を示している。ａ軸方向は、［１１－２０］で表される方向である。ｍ軸方向は、［１－１００］で表される方向である。ｃ軸方向は、［０００１］で表される方向である。ａ軸、ｍ軸及びｃ軸は、各々が互いに直交している。
また、本明細書において、「平面視」とは、ｃ軸方向に沿って基板の上面を見たときのことをいう。具体的には、「平面視」とは、（０００１）で表されるｃ面を正面から見た場合に相当する。
また、本明細書において、ＡｌＧａＮとは、三元混晶ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）のことを表す。以下、多元混晶は、それぞれの構成元素の配列、例えば、ＡｌＩｎＮ、ＧａＩｎＮなどのように略記される。例えば、窒化物半導体の１つであるＡｌｘＧａ１－ｘ－ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ＝１）は、ＡｌＧａＩｎＮと略記される。
（実施の形態１）
［構成］
まず、実施の形態１に係る窒化物半導体装置の構成について、図１及び図２を用いて説明する。
図１は、本実施の形態に係る窒化物半導体装置１００の断面図である。図２は、本実施の形態に係る窒化物半導体装置１００の平面レイアウトを示す平面図である。
ここで、図１は、図２のＩ－Ｉ線における本実施の形態に係る窒化物半導体装置１００の断面を示している。また、図２では、ソース電極パッド１８１Ｓ及び絶縁層１９０を透視した場合の窒化物半導体装置１００の平面図を示している。このため、図１と比較して分かるように、図２に示す平面図においては、ゲート金属膜１７２と、閾値制御層１７１の一部と、電子供給層１５１の一部と、ソース電極１８０Ｓとが表されている。
窒化物半導体装置１００は、ＧａＮ及びＡｌＧａＮなどの窒化物半導体を主成分とする半導体層の積層構造を有するデバイスである。具体的には、窒化物半導体装置１００は、ＡｌＧａＮ膜とＧａＮ膜とのヘテロ構造を有する。
ＡｌＧａＮ膜とＧａＮ膜とのヘテロ構造において、（０００１）面上での自発分極又はピエゾ分極によって、ヘテロ界面には高濃度の二次元電子ガス（２ＤＥＧ：２－Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）が発生する。このため、アンドープ状態であっても、当該界面には、１×１０１３ｃｍ－２以上のシートキャリア濃度が得られる特徴を有する。
本実施の形態に係る窒化物半導体装置１００は、ＡｌＧａＮ／ＧａＮのヘテロ界面に発生する二次元電子ガスをチャネルとして利用した電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。具体的には、窒化物半導体装置１００は、いわゆる縦型ＦＥＴである。
図１に示すように、窒化物半導体装置１００は、基板１１０と、ドリフト層１２０と、ブロック層１３０と、ゲート開口部１４０と、電子走行層１５０と、電子供給層１５１と、ソース開口部１６０と、ゲート電極１７０と、ソース電極１８０Ｓと、ドレイン電極１８０Ｄと、ゲート電極パッド１８１Ｇ、ソース電極パッド１８１Ｓと、絶縁層１９０とを備える。ブロック層１３０は、第１のブロック層１３１と、第２のブロック層１３２と、第３のブロック層１３３とを有する。本実施の形態では、電子走行層１５０と電子供給層１５１との界面がＡｌＧａＮ／ＧａＮのヘテロ界面となる。これにより、電子走行層１５０中に２ＤＥＧが発生し、チャネルが形成される。
基板１１０は、窒化物半導体からなる基板であり、互いに背向する第１の主面及び第２の主面を有する。第１の主面は、ドリフト層１２０が形成される側の主面である。具体的には、第１の主面は、ｃ面に略一致する。第２の主面は、ドレイン電極１８０Ｄが形成される側の主面である。
基板１１０は、例えば、ｎ＋型のＧａＮからなる基板である。なお、ｎ型及びｐ型は、半導体の導電型を示している。本実施の形態では、ｎ型は、窒化物半導体の第１の導電型の一例である。ｐ型は、第１の導電型とは極性が異なる第２の導電型の一例である。ｎ＋型は、半導体にｎ型のドーパントが過剰に添加された状態、いわゆるヘビードープを表している。また、ｎ－型とは、半導体にｎ型のドーパントが過少に添加された状態、いわゆるライトドープを表している。ｐ＋型及びｐ－型についても同様である。なお、ｉ型は、ドーパントが添加されていない状態を表している。
ドリフト層１２０は、基板１１０の第１の主面の上方に設けられた、第１の導電型を有する第１の窒化物半導体層の一例である。ドリフト層１２０は、例えば、膜厚が８μｍのｎ－型のＧａＮからなる膜であり、基板１１０の第１の主面に接触して設けられている。ドリフト層１２０のキャリア濃度は、例えば、１×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下の範囲であるが、これに限らない。ドリフト層１２０は、有機金属気相エピタキシャル成長（ＭＯＶＰＥ）法などの結晶成長により、基板１１０の第１の主面上に形成される。
ブロック層１３０は、ドリフト層１２０の上方に設けられている。ブロック層１３０は、ソース電極１８０Ｓとドレイン電極１８０Ｄとの間でのリーク電流を抑制する。具体的には、ブロック層１３０は、第１のブロック層１３１、第２のブロック層１３２及び第３のブロック層１３３がこの順に積層されて構成されている。
第１のブロック層１３１は、第１の導電型とは極性が異なる第２の導電型の第２の窒化物半導体層の一例である。例えば、第１のブロック層１３１は、厚さが４００ｎｍのｐ型ＧａＮから形成されたｐ型の窒化物半導体層であり、ドリフト層１２０の上面に接触して設けられている。第１のブロック層１３１は、例えば、ドリフト層１２０の形成工程に続いて、ＭＯＶＰＥ法などの結晶成長法によって形成されるが、これに限らない。第１のブロック層１３１は、例えば、ｉ型ＧａＮにマグネシウム（Ｍｇ）をイオン注入することにより形成されてもよい。
ここで、第１のブロック層１３１とドリフト層１２０とで形成されるｐｎ接合に対して逆方向電圧が印加された場合、具体的には、ソース電極１８０Ｓよりもドレイン電極１８０Ｄが高電位となった場合、ドリフト層１２０に空乏層が延びる。これにより、窒化物半導体装置１００の高耐圧化が可能となる。
なお、第１のブロック層１３１は、絶縁層であってもよい。例えば、第１のブロック層１３１は、ｉ型ＧａＮに対して、鉄（Ｆｅ）をイオン注入することにより形成された絶縁層であってもよい。この場合、第１のブロック層１３１の膜厚でのみ耐圧が決定される。第１のブロック層１３１を厚膜化することで、窒化物半導体装置１００の高耐圧化が可能になる。
第２のブロック層１３２は、第１のブロック層１３１上に配置されている。第２のブロック層１３２は、絶縁性又は半絶縁性の窒化物半導体により形成されている。例えば、第２のブロック層１３２は、炭素がドープされた厚さが２００ｎｍのＧａＮから形成された窒化物半導体層であり、第１のブロック層１３１の上面に接触して設けられている。第２のブロック層１３２は、例えば、第１のブロック層１３１の形成工程に続いて、ＭＯＶＰＥ法などの結晶成長法によって形成される。
なお、第２のブロック層１３２には、成膜時に混入する珪素（Ｓｉ）又は酸素（Ｏ）が含まれる場合がある。この場合に、第２のブロック層１３２の炭素濃度は、珪素濃度又は酸素濃度より低い。例えば、第２のブロック層１３２の炭素濃度は、例えば３×１０１７ｃｍ－３以上であるが、１×１０１８ｃｍ－３以上でもよい。第２のブロック層１３２の珪素濃度又は酸素濃度は、例えば、５×１０１６ｃｍ－３以下であるが、２×１０１６ｃｍ－３以下でもよい。
また、第２のブロック層１３２には、鉄（Ｆｅ）、マグネシウム（Ｍｇ）、ホウ素（Ｂ）のいずれか１つ以上が添加されていてもよい。具体的には、第２のブロック層１３２は、ＧａＮにＦｅ、Ｍｇ又はＢなどをイオン注入することで形成されてもよい。注入するイオンは、第２のブロック層１３２を高抵抗化できるイオン種であれば、上記以外のイオン種でもよい。
第２のブロック層１３２は、寄生ｎｐｎ構造が形成されることを抑制する。このため、寄生ｎｐｎ構造が形成されることによる、窒化物半導体装置１００の誤動作を低減することができる。
仮に、窒化物半導体装置１００が第２のブロック層１３２を備えない場合、ソース電極１８０Ｓとドレイン電極１８０Ｄとの間には、ｎ型の電子供給層１５１、電子走行層１５０及び第３のブロック層１３３／ｐ型の第１のブロック層１３１／ｎ型のドリフト層１２０という積層構造を有する。この積層構造は、寄生ｎｐｎ構造からなる寄生バイポーラトランジスタとなっている。
窒化物半導体装置１００がオフ状態である場合、第１のブロック層１３１に電流が流れると、この寄生バイポーラトランジスタがオンしてしまい、窒化物半導体装置１００の耐圧を低下させる場合がある。この場合、窒化物半導体装置１００の誤動作が生じやすい。なお、寄生バイポーラトランジスタの影響が十分に小さい場合、窒化物半導体装置１００は、第２のブロック層１３２を備えなくてもよい。
第３のブロック層１３３は、第２のブロック層１３２上に配置されている。第３のブロック層１３３は、例えば、厚さが２０ｎｍのＡｌＧａＮから形成された窒化物半導体層であり、第２のブロック層１３２の上面に接触して設けられている。第３のブロック層１３３は、ＩｎＡｌＧａＮから形成されていてもよい。第３のブロック層１３３は、例えば、第２のブロック層１３２の形成工程に続いて、ＭＯＶＰＥ法などの結晶成長法によって形成される。
第３のブロック層１３３は、第１のブロック層１３１からのＭｇなどのｐ型不純物の拡散を抑制する。仮にＭｇが電子走行層１５０中のチャネルにまで拡散した場合、２ＤＥＧのキャリア濃度が低下してオン抵抗が増加する恐れがある。なお、Ｍｇの拡散の程度は、エピタキシャル成長の成長条件などによっても異なる。このため、Ｍｇの拡散が抑制されている場合には、窒化物半導体装置１００は、第３のブロック層１３３を備えていなくてもよい。
また、第３のブロック層１３３は、電子走行層１５０と電子供給層１５１との界面に形成されるチャネルへの電子の供給機能を有してもよい。第３のブロック層１３３は、例えば、電子供給層１５１よりもバンドギャップが大きい。
ゲート開口部１４０は、ブロック層１３０を貫通し、ドリフト層１２０にまで達する第１の開口部の一例である。具体的には、ゲート開口部１４０は、第３のブロック層１３３の上面から、第３のブロック層１３３、第２のブロック層１３２及び第１のブロック層１３１をこの順で貫通し、ドリフト層１２０まで達している。本実施の形態では、図１に示すように、ゲート開口部１４０の底面は、ドリフト層１２０と第１のブロック層１３１との界面よりも下側に位置している。
本実施の形態では、ゲート開口部１４０は、基板１１０から遠ざかる程、開口面積が大きくなるように形成されている。具体的には、ゲート開口部１４０の側面部は、斜めに傾斜している。例えば、ゲート開口部１４０の断面形状は、逆台形、より具体的には、逆等脚台形である。なお、図２では、ゲート開口部１４０の底面の輪郭を破線で示している。ゲート開口部１４０の上端の輪郭は、図２に示す輪郭よりも一回り大きくなる。
ゲート開口部１４０は、基板１１０の第１の主面上に、ドリフト層１２０から第３のブロック層１３３までを順に形成した後、部分的にドリフト層１２０を露出させるように、第３のブロック層１３３、第２のブロック層１３２及び第１のブロック層１３１をエッチングすることにより形成される。このとき、ドリフト層１２０の表層部分も除去することで、ゲート開口部１４０の底面がドリフト層１２０の上面よりも下方に形成される。ゲート開口部１４０は、例えば、フォトリソグラフィによるパターニング、及び、ドライエッチングなどによって所定形状に形成される。
電子走行層１５０は、ブロック層１３０の上方、及び、ゲート開口部１４０の内面に沿って設けられた再成長層である。具体的には、電子走行層１５０は、第３のブロック層１３３の上面と、ゲート開口部１４０の側面及び底面とに沿って略均一な膜厚で形成されている。例えば、電子走行層１５０は、厚さが１００ｎｍのＧａＮから形成されている。電子走行層１５０は、ゲート開口部１４０を形成した後に、結晶の再成長により形成される。
電子走行層１５０は、ゲート開口部１４０の底面においてドリフト層１２０に接触しており、ゲート開口部１４０の側面においてブロック層１３０に接触している。さらに、電子走行層１５０は、ブロック層１３０の上面、具体的には、第３のブロック層１３３の上面に接触している。
電子走行層１５０は、チャネルを有する。具体的には、電子走行層１５０は、電子供給層１５１との界面の近傍に二次元電子ガスがチャネルとして形成されている。
電子走行層１５０は、例えばアンドープであるが、Ｓｉドープなどにより、ｎ型化してもよい。また、例えば、膜厚が１ｎｍ程度のＡｌＮ膜が電子走行層１５０と電子供給層１５１との間に設けられてもよい。ＡｌＮ膜は、合金散乱を抑制し、チャネルの移動度を向上させることができる。
電子供給層１５１は、ブロック層１３０の上方、及び、ゲート開口部１４０の内面に沿って設けられた再成長層である。電子走行層１５０と電子供給層１５１とは、基板１１０側からこの順で設けられている。具体的には、電子供給層１５１は、電子走行層１５０の上面に沿った形状で略均一な膜厚で形成されている。例えば、電子供給層１５１は、厚さが５０ｎｍのＡｌＧａＮから形成されている。電子供給層１５１は、電子走行層１５０の上面と接触しており、ＡｌＧａＮ／ＧａＮのヘテロ界面を形成している。電子供給層１５１は、電子走行層１５０の形成工程に続いて、結晶の再成長により形成される。
電子供給層１５１は、電子走行層１５０に形成されるチャネルへの電子の供給を行う。なお、上述したように、本実施の形態では、第３のブロック層１３３も電子の供給機能を有している。電子供給層１５１及び第３のブロック層１３３はいずれも、ＡｌＧａＮから形成されているが、このときのＡｌ組成比は特に限定されない。例えば、電子供給層１５１のＡｌ組成比は２０％であってもよく、第３のブロック層１３３のＡｌ組成比は２５％であってもよい。
ソース開口部１６０は、ゲート電極１７０から離れた位置において、電子供給層１５１及び電子走行層１５０を貫通し、ブロック層１３０にまで達する第２の開口部の一例である。具体的には、ソース開口部１６０は、電子供給層１５１、電子走行層１５０、第３のブロック層１３３及び第２のブロック層１３２をこの順で貫通し、第１のブロック層１３１まで達している。本実施の形態では、図１に示すように、ソース開口部１６０の底面は、第１のブロック層１３１と第２のブロック層１３２との界面よりも下側に位置している。ソース開口部１６０は、平面視において、ゲート開口部１４０から離れた位置に配置されている。
図１に示すように、ソース開口部１６０は、開口面積が略一定に形成されている。具体的には、ソース開口部１６０の側面部は、基板１１０の厚み方向に沿って略平行である。例えば、ソース開口部１６０の断面形状は、矩形である。あるいは、ソース開口部１６０の断面形状は、ゲート開口部１４０と同様に、逆台形であってもよい。
ソース開口部１６０は、電子供給層１５１又は閾値制御層１７１の形成工程に続いて、ゲート開口部１４０とは異なる領域において第１のブロック層１３１を露出させるように、電子供給層１５１、電子走行層１５０、第３のブロック層１３３及び第２のブロック層１３２をエッチングすることにより形成される。このとき、第１のブロック層１３１の表層部分も除去することにより、ソース開口部１６０の底面が第１のブロック層１３１の上面よりも下方に形成される。ソース開口部１６０は、例えば、フォトリソグラフィによるパターニング、及び、ドライエッチングなどによって所定形状に形成される。
ゲート電極１７０は、電子供給層１５１の上方で、かつ、ゲート開口部１４０を覆うように設けられている。ゲート電極１７０は、閾値制御層１７１と、ゲート金属膜１７２とを備える。
閾値制御層１７１は、ゲート金属膜１７２と電子供給層１５１とに挟まれた、第２の導電型を有する半導体層の一例である。具体的には、閾値制御層１７１は、電子供給層１５１の上面に沿った形状で、電子供給層１５１の上面に接触して略均一な膜厚で形成されている。例えば、閾値制御層１７１は、膜厚が２００ｎｍのｐ型のＡｌＧａＮから形成されている。閾値制御層１７１は、電子供給層１５１の上面とゲート金属膜１７２の下面との両方に接触して設けられている。
閾値制御層１７１は、例えば、電子供給層１５１の形成に続いて、結晶の再成長及びパターニングにより形成される。なお、閾値制御層１７１は、ソース開口部１６０を形成した後に、結晶の再成長及びパターニングにより形成されてもよい。
閾値制御層１７１は、ゲート金属膜１７２の直下方向に形成されるチャネルのポテンシャルを持ち上げる。これにより、閾値電圧を高めることができるので、窒化物半導体装置１００のノーマリオフ化が実現される。
なお、閾値制御層１７１は、窒化物半導体ではなく、絶縁性の材料を用いて形成されていてもよい。例えば、閾値制御層１７１は、シリコン窒化物（ＳｉＮ）又はシリコン酸化物（ＳｉＯ）などから形成されていてもよい。
ゲート金属膜１７２は、電子供給層１５１の上方で、かつ、ゲート開口部１４０を覆うように設けられている。本実施の形態では、ゲート金属膜１７２は、閾値制御層１７１の上面に沿った形状で、閾値制御層１７１の上面に接触して略均一な膜厚で形成されている。
ゲート金属膜１７２は、金属などの導電性の材料を用いて形成されている。例えば、ゲート金属膜１７２は、パラジウム（Ｐｄ）を用いて形成されている。なお、ゲート金属膜１７２の材料には、ｎ型の半導体に対してショットキー接続される材料を用いることができ、例えばニッケル（Ｎｉ）系材料、タングステンシリサイド（ＷＳｉ）、金（Ａｕ）などを用いることができる。ゲート金属膜１７２は、例えば、スパッタ又は蒸着などによって成膜した導電膜をパターニングすることにより形成される。
ゲート金属膜１７２は、ソース電極１８０Ｓと接触しないように、平面視において離間させて形成されている。具体的には、ゲート金属膜１７２は、平面視において、閾値制御層１７１の内側に形成されている。このため、図２に示すように、平面視において、ゲート金属膜１７２の輪郭に沿って、閾値制御層１７１の一部が表れている。
ソース電極１８０Ｓは、ソース開口部１６０に設けられ、ブロック層１３０と接続された電極である。具体的には、ソース電極１８０Ｓは、ソース開口部１６０内を充填するように設けられており、第１のブロック層１３１に接続されている。また、ソース電極１８０Ｓは、電子供給層１５１、電子走行層１５０、第３のブロック層１３３及び第２のブロック層１３２の各々の端面に接触している。ソース電極１８０Ｓは、電子走行層１５０及び電子供給層１５１に対してオーミック接続されている。
ソース電極１８０Ｓは、金属などの導電性の材料を用いて形成されている。ソース電極１８０Ｓの材料としては、例えばＴｉ／Ａｌなど、ｎ型の半導体層に対してオーミック接続される材料を用いることができる。ソース電極１８０Ｓは、例えば、スパッタ又は蒸着などによって成膜した導電膜をパターニングすることにより形成される。
ソース電極１８０Ｓが第１のブロック層１３１に接続されていることで、第１のブロック層１３１の電位を固定することが可能になる。これにより、窒化物半導体装置１００の動作を安定させることができる。
なお、Ａｌは、ｐ型の窒化物半導体からなる第１のブロック層１３１に対してショットキー接続される。このため、ソース電極１８０Ｓの下層部分には、ｐ型の窒化物半導体に対して低コンタクト抵抗となるＰｄ又はＮｉなどの仕事関数の大きい金属材料を設けてもよい。これにより、第１のブロック層１３１の電位をより安定させることができる。
ドレイン電極１８０Ｄは、基板１１０の第２の主面側に設けられている。ドレイン電極１８０Ｄは、金属などの導電性の材料を用いて形成されている。ドレイン電極１８０Ｄの材料としては、ソース電極Ｓの材料と同様に、例えばＴｉ／Ａｌなど、ｎ型の半導体層に対してオーミック接続される材料を用いることができる。ドレイン電極１８０Ｄは、例えば、スパッタ又は蒸着などによって導電膜を成膜することで形成される。
ゲート電極パッド１８１Ｇは、ゲート電極１７０と電気的に接続されている。ゲート電極パッド１８１Ｇは、図２に示すように、窒化物半導体装置１００の最上層に設けられている。本実施の形態では、ゲート金属膜１７２が一枚の板状に形成されているので、ゲート電極パッド１８１Ｇは、窒化物半導体装置１００の平面視における一部の領域のみに設けられている。ゲート電極パッド１８１Ｇには、ゲート電極１７０の制御用の電源が接続される。
ソース電極パッド１８１Ｓは、複数のソース電極１８０Ｓの各々に電気的に接続されている。ソース電極パッド１８１Ｓは、図２に示すように、窒化物半導体装置１００の最上層に設けられている。本実施の形態では、複数のソース電極１８０Ｓがそれぞれ、島状に形成されている。このため、ソース電極パッド１８１Ｓは、複数のソース電極１８０Ｓの各々を覆うように、窒化物半導体装置１００の平面視において、ゲート電極パッド１８１Ｇを除いた大部分の領域に設けられている。ソース電極パッド１８１Ｓは、例えば接地されている。
絶縁層１９０は、ゲート電極１７０とソース電極パッド１８１Ｓ及びソース電極１８０Ｓとを電気的に絶縁するために設けられている。絶縁層１９０は、例えば、シリコン酸化膜又はシリコン窒化膜などである。
［平面レイアウト］
続いて、本実施の形態に係る窒化物半導体装置１００の平面レイアウトについて、図２を用いて説明する。
窒化物半導体装置１００は、図２に示すように、複数のソース電極１８０Ｓ及び複数のゲート開口部１４０を備える。複数のソース電極１８０Ｓ及び複数のゲート開口部１４０はそれぞれ、所定の方向に長尺である。本実施の形態では、所定の方向は、基板１１０を構成するＧａＮのａ軸方向である。なお、所定の方向、すなわち、長手方向は、ａ軸方向に対して交差する方向であってもよい。このときの所定の方向とａ軸方向とのなす角度は、例えば、１°以下であってもよい。
図２に示すように、ソース電極１８０Ｓは、ａ軸方向に沿って直線状に細長く延びている。ソース電極１８０Ｓの平面視形状は、例えば、長手方向の長さが短手方向の長さの１０倍以上で十分に長い長方形である。複数のソース電極１８０Ｓの各々の平面視形状は、互いに略同じである。なお、ゲート電極パッド１８１Ｇが設けられている領域では、ゲート電極パッド１８１Ｇとの接触を避けるため、ソース電極１８０Ｓの長さが短くなっている。
複数のソース電極１８０Ｓは、各々が延びるａ軸方向に直交する方向、すなわち、ｍ軸方向に沿って並んでいる。さらに、複数のソース電極１８０Ｓは、ａ軸方向にも並んでいる。図２に示す例では、窒化物半導体装置１００は、２行×９列でマトリクス状に配置された合計１８個のソース電極１８０Ｓを備えている。なお、ａ軸方向に沿って並ぶ２つのソース電極１８０Ｓは、１本の長いソース電極として構成されていてもよい。
なお、複数のソース電極１８０Ｓは、長手方向の両端部の少なくとも一方で互いに接続されていてもよい。具体的には、複数のソース電極１８０Ｓは、櫛状に構成された電極のフィンガー部分であってもよい。
図２に示すように、ゲート電極１７０は、平面視において、ソース電極１８０Ｓを囲んでいる。具体的には、ゲート金属膜１７２は、基板１１０の全面に設けられた１つの導電層であり、複数のソース電極１８０Ｓの各々に対応する領域に開口が設けられている。ゲート金属膜１７２に設けられた複数の開口は、ソース電極パッド１８１Ｓと電気的に接続されるように、ソース電極１８０Ｓを露出させている。閾値制御層１７１についても同様である。これらの開口は、平面視において、ａ軸方向に長尺であり、長手方向の端部の輪郭は円弧に沿っている。なお、開口の平面視形状は、ａ軸方向に長尺な長方形でもよい。また、ゲート電極１７０は、ゲート開口部１４０に対応するフィンガー部分を有する櫛状の電極であってもよい。
ゲート開口部１４０は、ａ軸方向に沿って直線状に細長く延びている。ゲート開口部１４０の平面視形状は、例えば、長手方向の長さが短手方向の長さの１０倍以上で十分に長い長方形であって、長手方向の両端部の輪郭が円弧又は楕円弧に沿っている。ゲート開口部１４０は、ａ軸方向に沿って並んだ２つのソース電極１８０Ｓの一方端から他方端までに亘って延びている。
複数のゲート開口部１４０は、各々が延びるａ軸方向に直交する方向、すなわち、ｍ軸方向に沿って並んでいる。図２に示す例では、窒化物半導体装置１００は、ｍ軸方向に沿ってソース電極１８０Ｓと交互に並んだ１０個のゲート開口部１４０を備えている。複数のゲート開口部１４０の長手方向に沿って延びる部分と複数のソース電極１８０Ｓとは、ｍ軸方向において１つずつ交互に並んで設けられている。なお、複数のゲート開口部１４０は、ソース電極１８０Ｓと同様に、ａ軸方向に沿って並んでいてもよい。
本実施の形態では、ゲート開口部１４０の長手方向がａ軸方向であるので、ゲート開口部１４０の側壁の大半をｍ面にすることができる。これにより、ゲート開口部１４０の側壁にＧａＮ結晶のファセットの発生が抑制される。このため、ゲート電極１７０に対する良好な電極コンタクト、及び、側壁部に沿ったチャネルの低抵抗化を実現することができる。
［ゲート開口部の端部の形状］
ここで、ゲート開口部１４０の端部１４３の平面視形状について、図３を用いて説明する。
図３は、図２のＩＩＩ領域におけるゲート開口部１４０の端部１４３の形状を示す拡大平面図である。なお、図３では、窒化物半導体装置１００の構成のうちゲート開口部１４０のみを図示している。具体的には、ゲート開口部１４０の底面の輪郭が実線で表されている。
端部１４３は、ゲート開口部１４０の長手方向における第１の端部の一例である。図３に示すように、端部１４３の輪郭１４３ａの少なくとも一部は、円弧又は楕円弧に沿っている。本実施の形態では、端部１４３の輪郭１４３ａの少なくとも一部は、円弧又は楕円弧に一致している。
具体的には、輪郭１４３ａは、点Ｐを中心とする円Ｃの円弧に一致している。例えば、輪郭１４３ａは、円Ｃの全周の半分、すなわち、半円弧に一致している。例えば、円Ｃの直径は、ゲート開口部１４０の幅（すなわち、短手方向の長さ）に等しい。輪郭１４３ａは、半円弧に限らず、１／４円弧に一致していてもよい。
なお、図２に示すように、ゲート開口部１４０の長手方向における端部１４３の反対側の端部の輪郭の少なくとも一部も、円弧又は楕円弧に沿っている。具体的には、当該反対側の端部は、ｍ軸を基準として端部１４３を反転させた形状を有する。
［効果など］
図３には、ゲート開口部１４０内に形成される再成長層の成長方向を白抜きの矢印で表している。再成長層は、具体的には、電子走行層１５０、電子供給層１５１及び閾値制御層１７１である。
再成長層の成長方向は、ゲート開口部１４０の輪郭に対して直交する方向であり、かつ、ゲート開口部１４０の内方に向かう方向である。したがって、端部１４３の輪郭１４３ａが円弧に一致しているので、成長方向は、円弧の中心である点Ｐに向かう方向になり、円弧に沿って滑らかに変化している。つまり、端部１４３において、成長方向の急激な変化が発生せず、再成長層の成長特異点が発生しにくい。
成長特異点が発生しにくいため、結晶の再成長が安定し、再成長層内でのボイドの発生が抑制される。再成長層の膜質が向上するので、端部１４３におけるリーク電流が抑制され、窒化物半導体装置１００の耐圧の低下が抑制される。
以上のように、本実施の形態に係る窒化物半導体装置１００は、低リーク電流で、かつ、高耐圧が実現される。
［変形例］
続いて、実施の形態１の変形例について説明する。
本変形例では、実施の形態１と比較して、ゲート開口部の平面視形状が相違する。以下では、実施の形態１との相違点を中心に説明する。本変形例において、特に説明しない点は、実施の形態１と同様である。
図４は、本変形例に係るゲート開口部２４０の端部２４３の形状を示す拡大平面図である。図４は、図３と同様に、図２のＩＩＩ領域に相当する部分を示している。
本変形例に係るゲート開口部２４０の端部２４３は、実施の形態１に係るゲート開口部１４０の端部１４３に相当する部分である。端部２４３の輪郭２４３ａの少なくとも一部は、円弧又は楕円弧に沿っている。本変形例では、端部２４３の輪郭２４３ａの少なくとも一部は、円弧又は楕円弧上に位置する複数の頂点を有する。このとき、複数の頂点の各々における頂角は、１２０°より大きい。
具体的には、図４に示すように、輪郭２４３ａは、点Ｐを中心とする円Ｃの円弧上に位置する頂点Ｑ１～Ｑ７を有する。隣り合う頂点同士は、直線で結ばれている。つまり、輪郭２４３ａは、多角形の外周の一部に一致している。例えば、輪郭２４３ａは、正ｎ角形の外周の一部に一致している。ここで、ｎは、７以上の自然数である。本変形例では、ｎの値は８である。頂点Ｑ１～Ｑ７の各々の頂角θ１～θ７は、１３５°である。
なお、例えば、ｎの値は、８に限らず、１６、３２、６４、１２８、２５６などでもよい。また、頂角θ１～θ７は、互いに異なっていてもよい。また、隣り合う頂点を結ぶ辺の長さも、互いに異なっていてもよい。
本変形例に係る窒化物半導体装置では、ゲート開口部２４０の端部２４３の頂点Ｑ１～Ｑ７の周辺で成長方向が変化する。このとき、頂角θ１～θ７が１２０°より大きいので、成長方向の大きな変化が抑制される。つまり、頂点Ｑ１～Ｑ７は、成長特異点になりにくいので、結晶の再成長が安定し、再成長層内でのボイドの発生が抑制される。再成長層の膜質が向上するので、端部２４３におけるリーク電流が抑制され、本変形例に係る窒化物半導体装置の耐圧の低下が抑制される。
以上のように、本変形例に係る窒化物半導体装置は、低リーク電流で、かつ、高耐圧が実現される。
（実施の形態２）
続いて、実施の形態２について説明する。
実施の形態２では、実施の形態１と比較して、ゲート開口部の平面視形状が相違する。以下では、実施の形態１との相違点を中心に説明する。本実施の形態において、特に説明しない点は、実施の形態１と同様である。
図５は、本実施の形態に係る窒化物半導体装置３００の平面レイアウトを示す平面図である。図５は、図２と同様に、ソース電極パッド１８１Ｓ及び絶縁層１９０を透視した場合の窒化物半導体装置３００を示している。なお、本実施の形態に係る窒化物半導体装置３００において、図５のＩ－Ｉ線における断面構造は、図１に示す断面構造と同じである。
図５に示すように、窒化物半導体装置３００は、実施の形態１に係る窒化物半導体装置１００と比較して、ゲート開口部１４０の代わりにゲート開口部３４０を備える。ゲート開口部３４０は、ブロック層１３０を貫通し、ドリフト層１２０にまで達する第１の開口部の一例である。
１つのゲート開口部３４０は、実施の形態１に係る２つのゲート開口部１４０を、長手方向の両端部でそれぞれ接続した形状を有する。平面視において、ゲート開口部３４０は、ａ軸方向に沿って長尺な０字形状、又は、レーストラック形状を有する。具体的には、図５に示すように、ゲート開口部３４０は、２つの直線部３４１と、接続部３４２と、接続部３４３とを備える。
２つの直線部３４１は、第１の主面を平面視した場合にソース電極１８０Ｓを間に挟んで所定の方向に沿って直線状に延びている。具体的には、２つの直線部３４１は、互いに平行であり、ａ軸方向に沿って直線状に延びている。
接続部３４２は、２つの直線部３４１の端部同士を接続する第１の接続部の一例である。接続部３４２は、ゲート開口部３４０の第１の端部である。接続部３４２は、ソース電極１８０Ｓの長手方向における一方の端部を囲むように設けられている。
接続部３４３は、接続部３４２とは反対側の２つの直線部３４１の端部同士を接続する第２の接続部の一例である。接続部３４３は、ゲート開口部３４０の長手方向における両端部のうち、第１の端部とは反対側の第２の端部である。接続部３４３は、ソース電極１８０Ｓの長手方向における他方の端部を囲むように設けられている。
ここで、ゲート開口部３４０の端部である接続部３４３の平面視形状について、図６を用いて説明する。なお、接続部３４２の平面視形状は、ｍ軸を基準として図６に示す形状を反転させた形状である。
図６は、図５のＶＩ領域におけるゲート開口部３４０の端部の形状を示す拡大平面図である。なお、図６では、図３と同様に、窒化物半導体装置３００の構成のうちゲート開口部３４０のみを図示している。具体的には、ゲート開口部３４０の底面の輪郭が実線で表されている。
接続部３４３の輪郭３４３ａ及び３４３ｂの少なくとも一部はそれぞれ、円弧又は楕円弧に沿っている。本実施の形態では、輪郭３４３ａ及び３４３ｂの少なくとも一部は、円弧又は楕円弧に一致している。
具体的には、図６に示すように、輪郭３４３ａは、点Ｐを中心とする円Ｃ１の円弧に一致している。例えば、輪郭３４３ａは、円Ｃ１の全周の半分、すなわち、半円弧に一致している。例えば、円Ｃ１の直径は、隣り合う２つの直線部３４１間の距離に等しい。
輪郭３４３ｂは、点Ｐを中心とする円Ｃ２の円弧に一致している。例えば、輪郭３４３ｂは、円Ｃ２の全周の半分、すなわち、半円弧に一致している。例えば、円Ｃ２の直径は、隣り合う２つの直線部３４１間の距離と、２つの直線部３４１の各々の幅（すなわち、短手方向の長さ）との合計に等しい。なお、円Ｃ１と円Ｃ２とは、中心が異なっていてもよい。
また、輪郭３４３ａ及び３４３ｂの少なくとも一方は、実施の形態１の変形例と同様に、多角形の外周の一部であってもよい。あるいは、輪郭３４３ａ及び３４３ｂの一方は、円弧又は楕円弧に沿っていなくてもよい。
以上のように、接続部３４２及び３４３の各々の輪郭が沿う円弧又は楕円弧の径が大きくなる。したがって、図６に示すように、接続部３４２及び３４３における再成長層の成長方向は、実施の形態１に係るゲート開口部１４０と比較して、より滑らかに変化する。このため、接続部３４２及び３４３において、成長特異点の発生が更に抑制されるので、再成長層の膜厚がより向上する。
このように、本実施の形態に係る窒化物半導体装置３００によれば、リーク電流が更に低減され、かつ、耐圧が更に高められる。
（実施の形態３）
続いて、実施の形態３について説明する。
実施の形態３では、実施の形態２と比較して、ゲート開口部の形状が相違する。以下では、実施の形態２との相違点を中心に説明する。本実施の形態において、特に説明しない点は、実施の形態２と同様である。
図７は、本実施の形態に係る窒化物半導体装置４００の平面レイアウトを示す平面図である。図７は、図２と同様に、ソース電極パッド１８１Ｓ及び絶縁層１９０を透視した場合の窒化物半導体装置４００を示している。なお、本実施の形態に係る窒化物半導体装置４００において、図７のＩ－Ｉ線における断面構造は、図１に示す断面構造と同じである。
図７に示すように、窒化物半導体装置４００は、実施の形態２に係る窒化物半導体装置３００と比較して、ゲート開口部３４０の代わりにゲート開口部４４０を備える。ゲート開口部４４０は、ブロック層１３０を貫通し、ドリフト層１２０にまで達する第１の開口部の一例である。
ゲート開口部４４０は、平面視において、ａ軸方向に沿って長尺な０字形状を有する。具体的には、ゲート開口部４４０は、２つの直線部４４１と、接続部３４２と、接続部３４３とを備える。接続部３４２及び３４３は、実施の形態２で説明した通り、その輪郭の少なくとも一部が円弧又は楕円弧に沿っている。
２つの直線部４４１は、ソース電極１８０Ｓを間に挟んで、ａ軸方向に沿って直線状に延びている。２つの直線部４４１は、実施の形態２に係る直線部３４１よりも、ａ軸方向に沿った長さが長い。２つの直線部４４１が長く延びていることで、接続部３４２及び接続部３４３の各々とソース電極１８０Ｓとの距離が長くなっている。
以下では、２つの直線部４４１の長さが長い理由について説明する。
本実施の形態では、基板１１０の第１の主面は、ａ軸方向に沿って傾斜したオフ角を有する。具体的には、基板１１０の第１の主面は、ＧａＮのｃ面に対して［１１－２０］方向に向かう程、低くなるように傾斜している。このときのオフ角は、例えば約０．４°である。図７における平面図では、下側の部分が紙面手前側で、上側部分が紙面奥側に位置している。
基板１１０の第１の主面がオフ角を有することにより、第１の主面上への結晶成長が促進され、膜質が優れたドリフト層１２０などを形成することができる。一方で、オフ角に起因してゲート開口部４４０に形成する再成長層に成長異常が発生する恐れがある。
図８は、本実施の形態に係る窒化物半導体装置４００において基板１１０のオフ角に起因して発生する成長異常を説明するための平面図である。図８では、窒化物半導体装置４００を構成する構成要素のうち、ゲート開口部４４０のみを図示している。
このとき、接続部３４２は、ゲート開口部３４０の長手方向における両端部のうち、基板１１０の第１の主面のオフ角による傾斜の上端側の端部、すなわち、図８における紙面手前側の端部である。接続部３４３は、ゲート開口部３４０の長手方向における両端部のうち、基板１１０の第１の主面のオフ角による傾斜の下端側の端部、すなわち、図８における紙面奥側の端部である。
このとき、接続部３４２に隣接する領域４５０ｘであって、オフ角によって接続部３４２から低くなっている領域４５０ｘでは、再成長層の成長異常が発生する。つまり、領域４５０ｘは、片流れの成長異常領域である。なお、基板１１０のオフ角の傾斜の向きが反対である場合、領域４５０ｘは、接続部３４３側に発生する。
領域４５０ｘで成長異常が発生することにより、再成長層の膜厚が薄くなる。このため、領域４５０ｘにソース電極１８０Ｓの一部が含まれる場合、ゲート電極１７０とソース電極１８０Ｓとの間でリーク電流が発生する恐れがある。
そこで、本実施の形態では、領域４５０ｘにソース電極１８０Ｓが含まれないように、平面視において、接続部３４２とソース電極１８０Ｓとの距離を大きく確保している。
図９は、本実施の形態に係るゲート開口部４４０の両端部の形状を示す拡大平面図である。図９には、平面視における仮想直線Ｌ１及びＬ２が示されている。
仮想直線Ｌ１は、ソース電極１８０Ｓ及びゲート開口部４４０の長手方向に沿った第１の仮想直線の一例である。具体的には、仮想直線Ｌ１は、ａ軸方向に平行で、かつ、ソース電極１８０Ｓ及びゲート開口部４４０の各々の短手方向における中央を通っている。
仮想直線Ｌ２は、仮想直線Ｌ１直交する第２の仮想直線の一例である。仮想直線Ｌ２は、ｍ軸方向に平行である。図９に図示した例とは異なるが、仮想直線Ｌ２は、ソース電極１８０Ｓ及びゲート開口部４４０の各々の長手方向における中央を通っていてもよい。
図９に示す距離Ｌｇ１は、第１の距離の一例である。距離Ｌｇ１は、仮想直線Ｌ１上での距離であって、ソース電極１８０Ｓ側の接続部３４２の輪郭とソース電極１８０Ｓ側のゲート電極１７０の輪郭との距離である。具体的には、距離Ｌｇ１は、ソース電極１８０Ｓ側の接続部３４２の輪郭とソース電極１８０Ｓ側の閾値制御層１７１の輪郭との距離である。
距離Ｌｇ２は、第２の距離の一例である。距離Ｌｇ２は、仮想直線Ｌ２上での距離であって、ソース電極１８０Ｓ側の直線部４４１の輪郭とソース電極１８０Ｓ側のゲート電極１７０の輪郭との距離である。具体的には、距離Ｌｇ２は、ソース電極１８０Ｓ側の直線部４４１の輪郭とソース電極１８０Ｓ側の閾値制御層１７１の輪郭との距離である。
距離Ｌｇ３は、第３の距離の一例である。距離Ｌｇ３は、仮想直線Ｌ１上での距離であって、ソース電極１８０Ｓ側の接続部３４３の輪郭とソース電極１８０Ｓ側のゲート電極１７０の輪郭との距離である。具体的には、距離Ｌｇ３は、ソース電極１８０Ｓ側の接続部３４３の輪郭とソース電極１８０Ｓ側の閾値制御層１７１の輪郭との距離である。
なお、距離Ｌｇ１～Ｌｇ３はいずれも、ゲート開口部４４０のソース電極１８０Ｓ側の輪郭と、ゲート電極１７０（具体的には、閾値制御層１７１）のソース電極１８０Ｓ側の輪郭との距離を示している。断面視した場合には、距離Ｌｇ１～Ｌｇ３は、図１に示す距離Ｌｇに相当している。
本実施の形態では、距離Ｌｇ１は、距離Ｌｇ２より長い。さらに、距離Ｌｇ３は、距離Ｌｇ１以下である。具体的には、距離Ｌｇ３は、距離Ｌｇ１に等しい。すなわち、Ｌｇ２＜Ｌｇ１＝Ｌｇ３が満たされている。
距離Ｌｇ１と距離Ｌｇ３とが等しいので、図７に示すように、窒化物半導体装置４００の平面レイアウトが対称となる。具体的には、平面視において、窒化物半導体装置４００の中央を通るｍ軸に平行な線を対称の軸として、窒化物半導体装置４００は線対称な平面レイアウトを有している。
ここで、図９に示すように、距離Ｌｇ１は、例えば、成長異常が起こりうる領域４５０ｘの仮想直線Ｌ１上での長さより長い。これにより、オフ角に起因する成長異常が発生しうる領域４５０ｘは、ゲート電極１７０の直下方向からソース電極１８０Ｓ側にはみ出ていない。すなわち、平面視において、ソース電極１８０Ｓに最も近いゲート電極１７０の直下方向には、オフ角に起因する成長異常が発生していない再成長層が形成されている。このため、ゲート電極１７０によるチャネルの制御が適切に行われるので、リーク電流が抑制される。
以上のように、本実施の形態に係る窒化物半導体装置４００によれば、低リーク電流で、かつ、高耐圧が実現される。
（実施の形態４）
続いて、実施の形態４について説明する。
実施の形態４では、実施の形態３と比較して、ゲート開口部の形状が相違する。以下では、実施の形態３との相違点を中心に説明する。本実施の形態において、特に説明しない点は、実施の形態３と同様である。
図１０は、本実施の形態に係る窒化物半導体装置５００の平面レイアウトを示す平面図である。図１０は、図７と同様に、ソース電極パッド１８１Ｓ及び絶縁層１９０を透視した場合の窒化物半導体装置５００を示している。なお、本実施の形態に係る窒化物半導体装置５００において、図１０のＩ－Ｉ線における断面構造は、図１に示す断面構造と同じである。
図１０に示すように、窒化物半導体装置５００は、実施の形態３に係る窒化物半導体装置４００と比較して、ゲート開口部４４０の代わりにゲート開口部５４０を備える。ゲート開口部５４０は、ブロック層１３０を貫通し、ドリフト層１２０にまで達する第１の開口部の一例である。
ゲート開口部５４０は、平面視において、ａ軸方向に沿って長尺な０字形状を有する。具体的には、ゲート開口部５４０は、２つの直線部５４１と、接続部３４２と、接続部３４３とを備える。接続部３４２及び３４３は、実施の形態２で説明した通り、その輪郭の少なくとも一部が円弧又は楕円弧に沿っている。
２つの直線部５４１は、ソース電極１８０Ｓを間に挟んで、ａ軸方向に沿って直線状に延びている。２つの直線部５４１は、実施の形態２に係る直線部３４１よりも、ａ軸方向に沿った長さが長く、実施の形態３に係る直線部４４１よりも短い。本実施の形態では、２つの直線部５４１が長く延びていることで、接続部３４２とソース電極１８０Ｓとの距離が長くなっている。
図１１は、本実施の形態に係るゲート開口部５４０の両端部の形状を示す拡大平面図である。図１１には、平面視における仮想直線Ｌ１及びＬ２が示されている。図１１に示す仮想直線Ｌ１及びＬ２、並びに、距離Ｌｇ１～Ｌｇ３はそれぞれ、実施の形態３と同様である。
ここで、図８を用いて説明したように、成長異常が発生する領域４５０ｘは、接続部３４２側でのみ発生し、接続部３４３側では発生しない。このため、接続部３４３側での距離Ｌｇ３を長く確保しなくてもよい。
そこで、本実施の形態では、距離Ｌｇ３は、距離Ｌｇ２に等しい。これにより、窒化物半導体装置５００の平面レイアウトにおいて無駄なスペースを少なくすることができるので、窒化物半導体装置５００を小型化することができる。
また、本実施の形態に係る窒化物半導体装置５００では、実施の形態３と同様に、平面視において、ソース電極１８０Ｓに最も近いゲート電極１７０の直下方向には、オフ角に起因する成長異常が発生していない再成長層が形成されている。このため、ゲート電極１７０によるチャネルの制御が適切に行われるので、リーク電流が抑制される。
（他の実施の形態）
以上、１つ又は複数の態様に係る窒化物半導体装置について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
例えば、上記の各実施の形態では、第１の導電型がｎ、ｎ＋又はｎ－型であり、第２の導電型がｐ、ｐ＋又はｐ－型である例について示したが、これに限らない。第１の導電型がｐ、ｐ＋又はｐ－型であり、第２の導電型がｎ、ｎ＋又はｎ－型でもよい。
また、例えば、各実施の形態において、窒化物半導体装置は閾値制御層１７１を備えなくてもよい。つまり、ゲート電極は、金属膜のみを備えてもよい。
また、例えば、実施の形態２～４では、第１の開口部の平面視形状が０字形状又はレーストラック形状である例について示したが、これに限らず、Ｕ字形状でもよい。つまり、第１の開口部は、第２の接続部を備えていなくてもよい。この場合、２つの直線部の各々の接続されていない端部の輪郭は、実施の形態１又はその変形例と同様に、各々が円弧又は楕円弧に沿っていてもよい。
また、例えば、各実施の形態において、第１の開口部の両端部の輪郭が互いに異なる形状でもよい。具体的には、第１の開口部の一方の端部の輪郭が円弧であり、他方の端部の輪郭が正Ｎ角形でもよい。また、例えば、第１の開口部の一方の端部の輪郭のみが円弧又は楕円弧に沿っていてもよい。
また、例えば、各実施の形態において、ゲート開口部の長手方向がＧａＮのａ軸方向である例を説明したが、これに限らない。例えば、ゲート開口部の長手方向は、ｍ軸方向であってもよい。
また、上記の各実施の形態は、請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本開示は、低リーク電流で、かつ、高耐圧の窒化物半導体装置として利用でき、例えば、テレビなどの民生機器の電源回路などで用いられるパワーデバイスなどに利用することができる。
１００、３００、４００、５００ 窒化物半導体装置
１１０ 基板
１２０ ドリフト層（第１の窒化物半導体層）
１３０ ブロック層
１３１ 第１のブロック層（第２の窒化物半導体層）
１３２ 第２のブロック層
１３３ 第３のブロック層
１４０、２４０、３４０、４４０、５４０ ゲート開口部（第１の開口部）
１４３、２４３ 端部
１４３ａ、２４３ａ、３４３ａ、３４３ｂ 輪郭
１５０ 電子走行層
１５１ 電子供給層
１６０ ソース開口部（第２の開口部）
１７０ ゲート電極
１７１ 閾値制御層
１７２ ゲート金属膜
１８０Ｄ ドレイン電極
１８０Ｓ ソース電極
１８１Ｇ ゲート電極パッド
１８１Ｓ ソース電極パッド
１９０ 絶縁層
３４１、４４１、５４１ 直線部
３４２、３４３ 接続部
４５０ｘ 領域

Claims (13)

  1. 互いに背向する第１の主面及び第２の主面を有する基板と、
    前記第１の主面の上方に設けられた、第１の導電型を有する第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上方に設けられたブロック層と、
    前記ブロック層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、
    前記ブロック層の上方、及び、前記第１の開口部の内面に沿って、前記基板側から順に設けられた電子走行層及び電子供給層と、
    前記電子供給層の上方で、かつ、前記第１の開口部を覆うように設けられたゲート電極と、
    前記ゲート電極から離れた位置において、前記電子供給層及び前記電子走行層を貫通し、前記ブロック層にまで達する第２の開口部と、
    前記第２の開口部に設けられ、前記ブロック層と接続されたソース電極と、
    前記第２の主面側に設けられたドレイン電極とを備え、
    前記第１の主面を平面視した場合において、
    （ｉ）前記第１の開口部及び前記ソース電極はそれぞれ、所定の方向に長尺であり、
    （ｉｉ）前記第１の開口部の長手方向における第１の端部の輪郭の少なくとも一部は、円弧又は楕円弧に沿っている
    窒化物半導体装置。
  2. 前記ゲート電極は、
    金属膜と、
    前記金属膜と前記電子供給層とに挟まれた、前記第１の導電型とは極性が異なる第２の導電型を有する半導体層とを備える
    請求項１に記載の窒化物半導体装置。
  3. 前記第１の開口部は、
    前記第１の主面を平面視した場合に前記ソース電極を間に挟んで前記長手方向に沿って直線状に延びる２つの直線部と、
    前記２つの直線部の端部同士を接続する、前記第１の端部である第１の接続部とを有する
    請求項１又は２に記載の窒化物半導体装置。
  4. 前記第１の主面は、前記長手方向に沿って傾斜したオフ角を有する
    請求項３に記載の窒化物半導体装置。
  5. 前記第１の端部は、前記第１の開口部の長手方向における両端部のうち、前記第１の主面のオフ角による傾斜の上端側の端部であり、
    前記第１の主面を平面視した場合において、
    （ａ）前記ゲート電極は、前記ソース電極を囲んでおり、
    （ｂ）第１の距離は、前記長手方向に沿った第１の仮想直線上での距離であって、前記ソース電極側の前記第１の接続部の輪郭と前記ソース電極側の前記ゲート電極の輪郭との距離であり、
    （ｃ）第２の距離は、前記第１の仮想直線に直交する第２の仮想直線上での距離であって、前記ソース電極側の前記直線部の輪郭と前記ソース電極側の前記ゲート電極の輪郭との距離であり、
    前記第１の距離は、前記第２の距離より長い
    請求項４に記載の窒化物半導体装置。
  6. 前記第１の開口部は、さらに、前記第１の接続部とは反対側の前記２つの直線部の端部同士を接続する第２の接続部を有し、
    前記第２の接続部の輪郭の少なくとも一部は、円弧又は楕円弧に沿っている
    請求項５に記載の窒化物半導体装置。
  7. 前記第１の仮想直線上での距離であって、前記ソース電極側の前記第２の接続部の輪郭と前記ソース電極側の前記ゲート電極の輪郭との距離である第３の距離は、前記第１の距離以下である
    請求項６に記載の窒化物半導体装置。
  8. 前記第３の距離は、前記第２の距離に等しい
    請求項７に記載の窒化物半導体装置。
  9. 前記第１の開口部の長手方向における第１の端部の反対側の第２の端部の輪郭の少なくとも一部は、円弧又は楕円弧に沿っている
    請求項１～５のいずれか１項に記載の窒化物半導体装置。
  10. 前記窒化物半導体装置は、複数の前記ソース電極及び複数の前記第１の開口部を備え、
    複数の前記第１の開口部の前記長手方向に沿って延びる部分と複数の前記ソース電極とは、前記長手方向に直交する方向において１つずつ交互に並んで設けられている
    請求項１～９のいずれか１項に記載の窒化物半導体装置。
  11. 前記第１の端部の輪郭の少なくとも一部は、円弧又は楕円弧に一致している
    請求項１～１０のいずれか１項に記載の窒化物半導体装置。
  12. 前記第１の端部の輪郭の少なくとも一部は、円弧又は楕円弧上に位置する複数の頂点を有し、
    前記複数の頂点の各々における頂角は、１２０°より大きい
    請求項１～１０のいずれか１項に記載の窒化物半導体装置。
  13. 前記ブロック層は、前記第１の導電型とは極性が異なる第２の導電型の第２の窒化物半導体層を含む
    請求項１～１２のいずれか１項に記載の窒化物半導体装置。
JP2019553705A 2017-11-16 2018-08-31 窒化物半導体装置 Active JP7017579B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017220910 2017-11-16
JP2017220910 2017-11-16
PCT/JP2018/032357 WO2019097813A1 (ja) 2017-11-16 2018-08-31 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019097813A1 JPWO2019097813A1 (ja) 2020-11-19
JP7017579B2 true JP7017579B2 (ja) 2022-02-08

Family

ID=66537818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019553705A Active JP7017579B2 (ja) 2017-11-16 2018-08-31 窒化物半導体装置

Country Status (4)

Country Link
US (2) US11621328B2 (ja)
JP (1) JP7017579B2 (ja)
CN (1) CN111344842B (ja)
WO (1) WO2019097813A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021140898A1 (ja) * 2020-01-08 2021-07-15
JP7354029B2 (ja) * 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
US20230411506A1 (en) * 2020-10-29 2023-12-21 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286942A (ja) 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置及びその製造方法
JP2011138916A (ja) 2009-12-28 2011-07-14 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013062442A (ja) 2011-09-14 2013-04-04 Sumitomo Electric Ind Ltd 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法
JP2013172108A (ja) 2012-02-22 2013-09-02 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2016147541A1 (ja) 2015-03-17 2016-09-22 パナソニック株式会社 窒化物半導体装置
WO2017138505A1 (ja) 2016-02-12 2017-08-17 パナソニック株式会社 半導体装置
WO2017138398A1 (ja) 2016-02-08 2017-08-17 パナソニック株式会社 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439555B2 (en) * 2003-12-05 2008-10-21 International Rectifier Corporation III-nitride semiconductor device with trench structure
JP2008053449A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
US7821032B2 (en) * 2007-01-26 2010-10-26 International Rectifier Corporation III-nitride power semiconductor device
JP5468768B2 (ja) * 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4700125B2 (ja) * 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
JP2011035066A (ja) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法
JP2012104568A (ja) * 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5003813B2 (ja) * 2010-11-15 2012-08-15 住友電気工業株式会社 半導体装置およびその製造方法
DE112011105130T5 (de) * 2011-04-05 2014-01-02 Sumitomo Electric Industries Ltd. Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen
JP2013005511A (ja) * 2011-06-14 2013-01-07 Sumitomo Electric Ind Ltd パワーモジュールおよび電力変換回路
JP5458084B2 (ja) * 2011-12-05 2014-04-02 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5880311B2 (ja) * 2012-06-26 2016-03-09 住友電気工業株式会社 炭化珪素半導体装置
KR101952175B1 (ko) * 2012-07-23 2019-02-26 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법
CN107359196B (zh) * 2012-09-12 2020-07-14 松下知识产权经营株式会社 半导体装置
US9660038B2 (en) * 2012-09-16 2017-05-23 Sensor Electronic Technology, Inc. Lateral/vertical semiconductor device
WO2015122135A1 (ja) * 2014-02-13 2015-08-20 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
JP2015162578A (ja) * 2014-02-27 2015-09-07 住友電気工業株式会社 ワイドバンドギャップ半導体装置およびその製造方法
JP6318914B2 (ja) * 2014-06-30 2018-05-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9397168B2 (en) * 2014-10-17 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method to define the active region of a transistor employing a group III-V semiconductor material
JP6404697B2 (ja) * 2014-12-10 2018-10-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
DE112017004339T5 (de) * 2016-08-31 2019-05-23 Sumitomo Electric Industries, Ltd. Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben
WO2018088063A1 (ja) * 2016-11-11 2018-05-17 住友電気工業株式会社 炭化珪素半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286942A (ja) 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置及びその製造方法
JP2011138916A (ja) 2009-12-28 2011-07-14 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013062442A (ja) 2011-09-14 2013-04-04 Sumitomo Electric Ind Ltd 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法
JP2013172108A (ja) 2012-02-22 2013-09-02 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2016147541A1 (ja) 2015-03-17 2016-09-22 パナソニック株式会社 窒化物半導体装置
WO2017138398A1 (ja) 2016-02-08 2017-08-17 パナソニック株式会社 半導体装置
WO2017138505A1 (ja) 2016-02-12 2017-08-17 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
US20200312964A1 (en) 2020-10-01
US20230215923A1 (en) 2023-07-06
CN111344842B (zh) 2023-02-21
CN111344842A (zh) 2020-06-26
JPWO2019097813A1 (ja) 2020-11-19
US11621328B2 (en) 2023-04-04
WO2019097813A1 (ja) 2019-05-23

Similar Documents

Publication Publication Date Title
US11699751B2 (en) Semiconductor device
US10529843B2 (en) Semiconductor device
JP6161910B2 (ja) 半導体装置
JP5589329B2 (ja) Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
JP4985760B2 (ja) 半導体装置およびその製造方法
JP5597581B2 (ja) 窒化物半導体装置及びその製造方法
JP2008311355A (ja) 窒化物半導体素子
JP2011071206A5 (ja)
JP6755892B2 (ja) 半導体装置
US20230215923A1 (en) Nitride semiconductor device
JP2011228428A (ja) Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
JP7157138B2 (ja) 窒化物半導体装置
US11515412B2 (en) Nitride semiconductor device
US9680001B2 (en) Nitride semiconductor device
JP2014078565A (ja) 半導体装置
WO2013137267A1 (ja) 窒化物系化合物半導体素子
US20230387286A1 (en) Nitride semiconductor device
WO2018181237A1 (ja) 半導体装置
WO2021079686A1 (ja) 窒化物半導体装置
JP2023133798A (ja) 窒化物半導体デバイス
JP2012138635A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220127