JP7140148B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7140148B2
JP7140148B2 JP2020008376A JP2020008376A JP7140148B2 JP 7140148 B2 JP7140148 B2 JP 7140148B2 JP 2020008376 A JP2020008376 A JP 2020008376A JP 2020008376 A JP2020008376 A JP 2020008376A JP 7140148 B2 JP7140148 B2 JP 7140148B2
Authority
JP
Japan
Prior art keywords
source region
layer
silicon carbide
type
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020008376A
Other languages
English (en)
Other versions
JP2020141130A (ja
JP2020141130A5 (ja
Inventor
有一 竹内
克己 鈴木
侑佑 山下
武寛 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to CN202080016354.9A priority Critical patent/CN113498544B/zh
Priority to PCT/JP2020/005592 priority patent/WO2020175157A1/ja
Priority to CN202311330705.5A priority patent/CN117276345A/zh
Publication of JP2020141130A publication Critical patent/JP2020141130A/ja
Publication of JP2020141130A5 publication Critical patent/JP2020141130A5/ja
Priority to US17/410,044 priority patent/US20210384343A1/en
Application granted granted Critical
Publication of JP7140148B2 publication Critical patent/JP7140148B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素（以下、ＳｉＣという）にて構成されるＭＯＳ構造の半導体素子を有したＳｉＣ半導体装置およびその製造方法に関する。
従来より、大電流が流せるようにチャネル密度を高くした構造として、トレンチゲート構造を有するＳｉＣ半導体装置がある。このＳｉＣ半導体装置は、ｎ型ドリフト層の上にｐ型ベース領域とｎ＋型ソース領域とが順に形成され、ｎ＋型ソース領域の表面からｐ型ベース領域を貫通してｎ＋型ドリフト層に達するようにトレンチゲートが形成された構造とされる。具体的には、ｎ型ドリフト層の上にｐ型ベース領域をエピタキシャル成長させたのち、ｐ型ベース領域に対してｎ型不純物をイオン注入で打ち返すことでｐ型ベース領域の一部をｎ型に反転させ、ｎ＋型ソース領域を形成している（例えば、特許文献１参照）。
国際公開第２０１６／０６３６４４号パンフレット
しかしながら、ｎ＋型ソース領域の全域を高濃度のｎ型不純物層によって形成しているため、負荷短絡時の飽和電流値が大きくなり、ＳｉＣ半導体装置の短絡耐量を得ることができない。
また、エピタキシャル成長させるときの膜厚バラツキは、成長させる膜厚が厚いほど大きくなるが、イオン注入の飛程のバラツキはあまり大きくないため、イオン注入後のｐ型ベース領域の膜厚バラツキは、エピタキシャル成長させた膜厚に対応するバラツキとなる。このため、ｐ型ベース領域に対してｎ＋型ソース領域をイオン注入で形成した場合、ｎ＋型ソース領域の厚みのバラツキは少なく、ｐ型ベース領域の厚みのバラツキが大きくなる。したがって、閾値Ｖｔのバラツキを生じさせるという課題がある。
また、ｎ＋型ソース領域をイオン注入によって形成すると、イオン注入時のダメージの影響により、トレンチゲートを形成したときに、トレンチゲートの側面が傾斜した状態となる。このため、チャネル移動度を低下させると共に、トレンチ入口側においてトレンチゲートが幅広になり、素子の微細化が困難になるという課題がある。
そこで、本発明者らは、ｐ型ベース領域だけでなく、ｎ＋型ソース領域についてもエピタキシャル成長によって形成することについて検討を行った。このようにすれば、ｐ型ベース領域とｎ＋型ソース領域それぞれに厚みのバラツキが分配されることから、ｐ型ベース領域の厚みのバラツキを小さくすることが可能となる。ところが、ｎ＋型ソース領域をエピタキシャル成長させるには、エピタキシャル成長装置内にｎ型ドーパントガスを高濃度に導入する必要があり、ｎ＋型ソース領域の形成後にもエピタキシャル成長装置内にｎ型ドーパントが残り、成長炉が汚染される。これにより、その後にｐ型層やｎ型層を形成しようとしたときにドーパントコンタミネーションが生じ、不純物濃度の管理が不安定になるという課題を発生させる。
本発明は上記点に鑑みて、短絡耐量の向上、閾値Ｖｔのバラツキやトレンチゲートの側面の傾斜の抑制が図れると共に、不純物濃度の管理を容易に行える構造のＳｉＣ半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１または２に記載のＳｉＣ半導体装置は、ＳｉＣからなる第１または第２導電型の基板（１）と、基板の上に形成され、基板よりも低不純物濃度とされた第１導電型のＳｉＣからなるドリフト層（２、３、５）と、ドリフト層の上に形成された第２導電型のＳｉＣからなるベース領域（６）と、ベース領域の上に形成され、ドリフト層よりも第１導電型不純物濃度が高くされた第１導電型のＳｉＣからなるソース領域（８）と、ソース領域の表面からベース領域よりも深く形成されたゲートトレンチ（１１）内に、該ゲートトレンチの内壁面を覆うゲート絶縁膜（１２）と該ゲート絶縁膜の上に配置されたゲート電極（１３）とを備えて構成され、一方向を長手方向として複数本がストライプ状に並べられたトレンチゲート構造と、ゲート電極およびゲート絶縁膜を覆うと共にコンタクトホールが形成された層間絶縁膜（１４）と、コンタクトホールを通じて、ソース領域にオーミック接触させられたソース電極（１５）と、基板の裏面側に形成されたドレイン電極（１６）と、を含む半導体素子を備えている。そして、ソース領域は、ベース領域側に形成されたエピタキシャル成長層によって構成されている第１ソース領域（８ａ）と、ソース電極に接すると共に第１ソース領域よりも第１導電型不純物濃度が高くされたイオン注入層によって構成されている第２ソース領域（８ｂ）と、を有している。
このように、ソース領域を比較的低濃度とされた第１ソース領域とそれよりも高濃度とされた第２ソース領域とによって構成している。そして、第１ソース領域についてはエピタキシャル成長により形成し、第２ソース領域についてはイオン注入によって形成している。このため、短絡耐量の向上、閾値Ｖｔのバラツキやトレンチゲートの側面の傾斜の抑制が図れると共に、不純物濃度の管理を容易に行える構造のＳｉＣ半導体装置とすることが可能となる。
請求項５または６に記載の発明は、請求項１または２に記載のＳｉＣ半導体装置の製造方法に関するものである。
具体的には、ＳｉＣからなる第１または第２導電型の基板（１）を用意することと、基板の上に、基板よりも低不純物濃度の第１導電型のＳｉＣからなるドリフト層（２、３、５）を形成することと、ドリフト層の上に、第２導電型のＳｉＣからなるベース領域（６）を形成することと、ベース領域の上に、ドリフト層よりも第１導電型不純物濃度が高くされた第１導電型のＳｉＣからなり、ベース領域側に配置される第１ソース領域（８ａ）と該第１ソース領域の上に該第１ソース領域よりも高不純物濃度とされた第２ソース領域（８ｂ）とを有するソース領域（８）を形成することと、ソース領域の表面からベース領域よりも深いゲートトレンチ（１１）を、一方向を長手方向としてストライプ状に複数本形成したのち、ゲートトレンチの内壁面にゲート絶縁膜（１２）を形成すると共に、ゲート絶縁膜の上にゲート電極（１３）を形成することでトレンチゲート構造を形成することと、ソース領域に電気的に接続されるソース電極（１５）を形成することと、基板の裏面側にドレイン電極（１６）を形成することと、を含み、ベース領域を形成することでは、ベース領域をエピタキシャル成長によって形成し、ソース領域を形成することでは、第１ソース領域をエピタキシャル成長によって形成したのち、第１ソース領域に対して第１導電型不純物をイオン注入することで第２ソース領域を形成する。
このようにして、第１ソース領域についてはエピタキシャル成長により形成し、第２ソース領域についてはイオン注入によって形成している。これにより、短絡耐量の向上、閾値Ｖｔのバラツキやトレンチゲートの側面の傾斜の抑制が図れると共に、不純物濃度の管理を容易に行える構造のＳｉＣ半導体装置を製造できる。
請求項９に記載の発明は、測定対象層となるｎ型のＳｉＣ層（２、５、８ａ）をエピタキシャル成長させることと、ＳｉＣ層をエピタキシャル成長させたのちに、ＳｉＣ層の表面電子を安定化させることと、表面電子の安定化後に、電荷を塗布してＳｉＣ層の表面を帯電させたのち、ＳｉＣ層の表面電位を測定することによって該ＳｉＣ層のｎ型不純物濃度を測定することと、を含んでいる。
このように、ＳｉＣ層の表面電子の安定化を行ってから、ＳｉＣ層の表面電位の測定を行うようにしている。これにより、ＳｉＣ層のｎ型不純物濃度を精度良く測定することが可能となる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態にかかるＳｉＣ半導体装置の断面図である。 図１に示すＳｉＣ半導体装置の斜視断面図である。 ｎ型ソース領域の全域を高濃度とした場合の電子電流密度をシミュレーションにより調べた結果を示す図である。 ｎ型ソース領域を第１ソース領域および第２ソース領域で構成した場合の電子電流密度をシミュレーションにより調べた結果を示す図である。 第１ソース領域の不純物濃度を変化させて、ドレイン電流の変化をシミュレーションにより調べた結果を示す図である。 第１ソース領域のｎ型不純物濃度とオン抵抗との関係についてシミュレーションにより調べた結果を示す図である。 図１に示すＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図７Ａに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図７Ｂに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図７Ｃに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図７Ｄに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図７Ｅに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図７Ｆに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 第２実施形態にかかるＳｉＣ半導体装置の断面図である。 ｎ型ソース領域の全域を高不純物濃度とした場合について、逆導通時の電圧分布を調べた結果を示した図である。 第１ソース領域をｐ型ベース領域に接するように形成した場合について、逆導通時の電圧分布を調べた結果を示した図である。 ノンドープ層を備えた場合について、逆導通時の電圧分布を調べた結果を示した図である。 第３実施形態で説明するｎ型不純物濃度の測定フローを示した図である。 第３実施形態で説明するｎ型不純物濃度の測定の様子を示した斜視図である。 ｎ型層をエピタキシャル成長させた後に、大気雰囲気に曝した時間と、ｎ型濃度の測定結果との関係を示した図である。 ＨＦ処理前後の濃度評価値の関係を示した図である。 第３実施形態の他の例として説明するｎ型不純物濃度の測定フローを示した図である。 第４実施形態で説明するｎ型不純物濃度の測定フローを示した図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について説明する。本実施形態にかかるＳｉＣ半導体装置は、半導体素子として、図１および図２に示すトレンチゲート構造の反転型の縦型ＭＯＳＦＥＴが形成されたものである。これらの図に示す縦型ＭＯＳＦＥＴは、ＳｉＣ半導体装置のうちのセル領域に形成されており、そのセル領域を囲むように外周耐圧構造が形成されることでＳｉＣ半導体装置が構成されているが、ここでは縦型ＭＯＳＦＥＴのみ図示してある。なお、以下では、図１および図２に示すように、縦型ＭＯＳＦＥＴの幅方向をＸ方向、Ｘ方向に対して交差する縦型ＭＯＳＦＥＴの奥行方向をＹ方向、縦型ＭＯＳＦＥＴの厚み方向もしくは深さ方向、つまりＸＹ平面に対する法線方向をＺ方向として説明する。
図１および図２に示されるように、ＳｉＣ半導体装置には、ＳｉＣからなるｎ＋型基板１が半導体基板として用いられている。ｎ＋型基板１の主表面上にＳｉＣからなるｎ－型層２が形成されている。ｎ＋型基板１は、表面が（０００１）Ｓｉ面とされ、例えばｎ型不純物濃度が５．９×１０１８／ｃｍ３とされ、厚さが１００μｍとされている。ｎ－型層２は、例えばｎ型不純物濃度が７．０×１０１５～２．０×１０１６／ｃｍ３とされ、厚さが８．０μｍとされている。
ｎ－型層２の上には、ＳｉＣからなるＪＦＥＴ部３と電界ブロック層４が形成されており、ｎ－型層２は、ｎ＋型基板１から離れた位置においてＪＦＥＴ部３と連結されている。
ＪＦＥＴ部３と電界ブロック層４は、飽和電流抑制層を構成するものであり、共に、Ｘ方向に延設され、Ｙ方向において交互に繰り返し並べられて配置されている。つまり、ｎ＋型基板１の主表面に対する法線方向から見て、ＪＦＥＴ部３の少なくとも一部と電界ブロック層４は、それぞれ複数の短冊状、つまりストライプ状とされ、それぞれが交互に並べられたレイアウトとされている。
なお、本実施形態の場合、ＪＦＥＴ部３が電界ブロック層４よりも下方まで形成されたものとされている。このため、ＪＦＥＴ部３のうちストライプ状とされている部分は電界ブロック層４の下方において連結した状態になっているが、ストライプ状とされている各部はそれぞれ複数の電界ブロック層４の間に配置された状態となっている。
ＪＦＥＴ部３のうちストライプ状とされている部分の各部、つまり各短冊状の部分は、幅が例えば０．２５μｍ、形成間隔となるピッチが例えば０．６～２．０μｍとされている。また、ＪＦＥＴ部３の厚みは、例えば１．５μｍとされており、ｎ型不純物濃度は、ｎ－型層２よりも高くされていて、例えば５．０×１０１６～２．０×１０１８／ｃｍ３とされている。
電界ブロック層４は、ｐ型不純物層によって構成されている。上記したように、電界ブロック層４は、ストライプ状とされており、ストライプ状とされた電界ブロック層４の各短冊状の部分は、幅が例えば０．１５μｍ、厚みが例えば１．４μｍとされている。また、電界ブロック層４は、例えばｐ型不純物濃度が３．０×１０１７～１．０×１０１８／ｃｍ３とされている。本実施形態の場合、電界ブロック層４は、深さ方向においてｐ型不純物濃度が一定とされている。また、電界ブロック層４は、ｎ－型層２と反対側の表面がＪＦＥＴ部３の表面と同一平面とされている。
さらに、ＪＦＥＴ部３および電界ブロック層４の上には、ＳｉＣからなるｎ型電流分散層５が形成されている。ｎ型電流分散層５は、後述するようにチャネルを通じて流れる電流がＸ方向に拡散できるようにする層であり、例えば、ｎ－型層２よりもｎ型不純物濃度が高くされている。本実施形態では、ｎ型電流分散層５は、Ｙ方向に向けて延設されており、ｎ型不純物濃度がＪＦＥＴ部３と同じかそれよりも高くされ、例えば厚みが０．５μｍとされている。
なお、ここでは、ドリフト層を、便宜的にｎ－型層２、ＪＦＥＴ部３およびｎ型電流分散層５に分けて説明しているが、これらは共にドリフト層を構成する部分であり、互いに連結されている。
ｎ型電流分散層５の上にはＳｉＣからなるｐ型ベース領域６が形成されている。また、ｐ型ベース領域６の上にはｎ型ソース領域８が形成されている。ｎ型ソース領域８は、ｐ型ベース領域６のうちｎ型電流分散層５と対応する部分の上に形成されている。
ｐ型ベース領域６は、電界ブロック層４よりも厚みが薄く、かつ、ｐ型不純物濃度が低くされており、例えばｐ型不純物濃度が３×１０１７／ｃｍ３とされ、厚さが０．４～０．６μｍとされている。
ｎ型ソース領域８は、ｐ型ベース領域６側とその反対側、つまり素子表面側とでｎ型不純物濃度が異なった構造とされている。具体的には、ｎ型ソース領域８は、ｐ型ベース領域６側に配置された第１ソース領域８ａと、素子表面側に配置された第２ソース領域８ｂとを有した構成とされている。
第１ソース領域８ａは、第２ソース領域８ｂよりもｎ型不純物濃度が低くされており、エピタキシャル成長層にて構成されたもので、本実施形態の場合はｐ型ベース領域６と接している。第１ソース領域８ａは、例えばｎ型不純物濃度が２．０×１０１６～１．０×１０１７／ｃｍ３以下とされ、厚みが０．２～０．５μｍ、好ましくは０．３μｍ以上とされている。
第２ソース領域８ｂは、後述するソース電極１５とのコンタクトを取るための領域であり、イオン注入層によって構成されたもので、ｎ型不純物が高濃度とされている。第２ソース領域８ｂは、例えばｎ型不純物濃度が１．０×１０１８～５．０×１０１９／ｃｍ３とされ、厚みが０．１～０．２μｍとされている。
また、ｐ型ベース領域６から下方に向けて、具体的にはＪＦＥＴ部３と電界ブロック層４の表面からｐ型ベース領域６の間であって、ｎ型電流分散層５が形成されていない部分に、ｐ型ディープ層９が形成されている。本実施形態では、ｐ型ディープ層９は、ＪＦＥＴ部３のうちのストライプ状の部分や電界ブロック層４の長手方向に対して交差する方向、ここではＹ方向を長手方向とした短冊状とされ、Ｘ方向に複数本並べられることでストライプ状にレイアウトされている。このｐ型ディープ層９を通じて、ｐ型ベース領域６や電界ブロック層４が電気的に接続されている。ｐ型ディープ層９の形成ピッチは、後述するトレンチゲート構造の形成間隔となるセルピッチと合わせてあり、隣り合うトレンチゲート構造の間にｐ型ディープ層９が配置されるようにしてある。
さらに、ｐ型ベース領域６上のうちｐ型ディープ層９と対応する位置、換言すればｎ型ソース領域８と異なる位置であってｎ型ソース領域８を挟んでトレンチゲート構造と反対側の位置に、ｐ型連結層１０が形成されている。ｐ型連結層１０は、ｐ型ベース領域６と後述するソース電極１５とを連結することで電気的に接続するための層である。本実施形態では、ｐ型連結層１０は、ｐ型ベース領域６側とその反対側、つまり素子表面側とでｐ型不純物濃度が異なった構造とされている。具体的には、ｐ型連結層１０は、ｐ型ベース領域６側に配置された第１領域１０ａと、素子表面側に配置された第２領域１０ｂとを有した構成とされている。
第１領域１０ａは、第１ソース領域８ａと同程度もしくは、より深く構成され、第２領域１０ｂよりもｐ型不純物濃度が低くされていて、ｐ型ベース領域６と接した構造とされている。第１領域１０ａは、例えばｐ型不純物濃度が２．０×１０１７～１．０×１０１９／ｃｍ３とされ、厚みが０．２～０．５μｍ、好ましくは０．３μｍ以上とされている。ただし、本実施形態の場合、第１領域１０ａを第１ソース領域８ａへのイオン注入によって形成していることから、キャリア濃度、つまりキャリアとして機能する分のｐ型不純物濃度が２．０×１０１７～１．０×１０１９／ｃｍ３となるようにしている。
第２領域１０ｂは、第２ソース領域８ｂと同程度の深さで構成され、後述するソース電極１５とのコンタクトを取るための領域であり、ｐ型不純物が高濃度とされている。第２領域１０ｂは、例えばｐ型不純物濃度が２．０×１０１８～１．０×１０２０／ｃｍ３とされ、厚みが０．２～０．３μｍとされている。ただし、本実施形態の場合、第２領域１０ｂを第２ソース領域８ｂへのイオン注入によって形成していることから、キャリア濃度、つまりキャリアとして機能する分のｐ型不純物濃度が２．０×１０１８～１．０×１０２０／ｃｍ３となるようにしている。
なお、後述するように、本実施形態では、ｎ型ソース領域８へのｐ型不純物のイオン注入によってｐ型連結層１０を形成している。その場合、第１領域１０ａや第２領域１０ｂのｐ型不純物濃度は、ｐ型不純物のうちキャリアとして機能する分の濃度のことを意味する。ｐ型不純物のうちの一部は、打ち込み前の第１ソース領域８ａに含まれているｎ型不純物とキャンセルされて、キャリアとしては機能しない。このため、イオン注入によってｐ型連結層１０を形成する場合、活性化率を加味して、例えば第１ソース領域８ａや第２ソース領域８ｂのｎ型不純物濃度の２～１０倍のドーズ量でｐ型不純物を注入すれば、上記したｐ型不純物濃度が得られる。
さらに、ｎ型ソース領域８およびｐ型ベース領域６を貫通してｎ型電流分散層５に達するように、例えば幅が０．４μｍ、深さがｐ型ベース領域６とｎ型ソース領域８の合計膜厚よりも０．２～０．４μｍ深くされたゲートトレンチ１１が形成されている。このゲートトレンチ１１の側面と接するように上述したｐ型ベース領域６やｎ型ソース領域８が配置されている。ゲートトレンチ１１は、図２のＸ方向を幅方向、ＪＦＥＴ部３や電界ブロック層４の長手方向と交差する方向、ここではＹ方向を長手方向、Ｚ方向を深さ方向とする短冊状のレイアウトで形成されている。そして、図１および図２には示していないが、ゲートトレンチ１１は、複数本がＸ方向に等間隔に配置されたストライプ状とされており、それぞれの間にｐ型ベース領域６やｎ型ソース領域８が配置されている。また、各ゲートトレンチ１１の中間位置に、ｐ型ディープ層９やｐ型連結層１０が配置されている。
このゲートトレンチ１１の側面の位置において、ｐ型ベース領域６は、縦型ＭＯＳＦＥＴの作動時にｎ型ソース領域８とｎ型電流分散層５との間を繋ぐチャネル領域を形成する。このチャネル領域を含むゲートトレンチ１１の内壁面は、ゲート絶縁膜１２で覆われている。ゲート絶縁膜１２の表面にはドープドＰｏｌｙ－Ｓｉにて構成されたゲート電極１３が形成されており、これらゲート絶縁膜１２およびゲート電極１３によってゲートトレンチ１１内が埋め尽くされ、トレンチゲート構造が構成されている。
このトレンチゲート構造は、ゲートトレンチ１１の側壁がほぼＺ方向と平行とされ、開口部の入口側において丸みを帯びて傾斜させられて、開口幅が底部よりも若干広くなった構造となっている。より詳しくは、ゲートトレンチ１１の側壁のうち第１ソース領域８ａやｐ型ベース領域６およびｎ型電流分散層５と接する部分についてはほぼＺ方向と平行とされ、第２ソース領域８ｂと接する部分については丸みを帯びて傾斜した状態となっている。
また、ｎ型ソース領域８の表面やゲート電極１３の表面には、層間絶縁膜１４を介してソース電極１５や図示しないゲート配線層などが形成されている。ソース電極１５やゲート配線層は、複数の金属、例えばＮｉ／Ａｌ等にて構成されている。そして、複数の金属のうち少なくともｎ型ＳｉＣ、具体的にはｎ型ソース領域８と接触する部分は、ｎ型ＳｉＣとオーミック接触可能な金属で構成されている。また、複数の金属のうち少なくともｐ型ＳｉＣ、具体的には第２領域１０ｂと接触する部分は、ｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、ソース電極１５は、層間絶縁膜１４上に形成されることでＳｉＣ部分と電気的に絶縁されているが、層間絶縁膜１４に形成されたコンタクトホールを通じて、ｎ型ソース領域８およびｐ型ディープ層９と電気的に接触させられている。
一方、ｎ＋型基板１の裏面側にはｎ＋型基板１と電気的に接続されたドレイン電極１６が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴが構成されている。このような縦型ＭＯＳＦＥＴが複数セル配置されることでセル領域が構成されている。そして、このような縦型ＭＯＳＦＥＴが形成されたセル領域を囲むように図示しないガードリングなどによる外周耐圧構造が構成されることでＳｉＣ半導体装置が構成されている。
このように構成される縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置は、例えば、ソース電圧Ｖｓを０Ｖ、ドレイン電圧Ｖｄを１～１．５Ｖとした状態で、ゲート電極１３に対して２０Ｖのゲート電圧Ｖｇを印加することで動作させられる。すなわち、縦型ＭＯＳＦＥＴは、ゲート電圧Ｖｇが印加されることにより、ゲートトレンチ１１に接する部分のｐ型ベース領域６にチャネル領域を形成する。これにより、ｎ型ソース領域８とｎ型電流分散層５との間が導通する。したがって、縦型ＭＯＳＦＥＴは、ｎ＋型基板１より、ｎ－型層２とＪＦＥＴ部３およびｎ型電流分散層５にて構成されるドリフト層を通じ、さらにチャネル領域からｎ型ソース領域８を通じて、ドレイン－ソース間に電流を流すという動作を行う。
また、このような半導体装置における縦型ＭＯＳＦＥＴを上アームと下アームが備えられたインバータ回路等に適用すると、縦型ＭＯＳＦＥＴに内蔵される寄生ダイオードが還流ダイオードとして働く。具体的には、ｎ－型層２などドリフト層を構成するｎ型層と電界ブロック層４やｐ型ベース領域６もしくはｐ型ディープ層９を含むｐ型層とによるＰＮ接合によって寄生ダイオードが構成され、これが還流ダイオードとして働く。
インバータ回路等は、直流電源を用いつつ交流モータ等の負荷に対して交流電流を供給する際に用いられる。例えば、インバータ回路等は、直流電源に対して上アームと下アームを直列接続したブリッジ回路を複数個並列接続し、各ブリッジ回路の上アームと下アームを交互に繰り返しオンオフさせることで、負荷に対して交流電流を供給する。
具体的には、インバータ回路等の各ブリッジ回路では、上アームの縦型ＭＯＳＦＥＴをオン、下アームの縦型ＭＯＳＦＥＴをオフすることで負荷に対して電流供給を行う。その後、上アームの縦型ＭＯＳＦＥＴをオフ、下アームの縦型ＭＯＳＦＥＴをオンして電流供給を停止する。また、各アームの縦型ＭＯＳＦＥＴのオンオフの切り替えの際には、オフされる側の縦型ＭＯＳＦＥＴに備えられる寄生ダイオードが還流ダイオードとして働き、還流電流をソース－ドレイン間に流すという逆導通時の動作を行う。このようにして、インバータ回路等による負荷の交流駆動が行われる。
このような動作を行うに当たり、負荷短絡が発生すると、例えば６００～１２００Ｖもしくはそれ以上の電圧がドレイン－ソース間電圧Ｖｄｓとしてドレインに印加されることになる。このとき、ｎ型ソース領域８の全域が高濃度のｎ型不純物層によって構成されていると、負荷短絡時の飽和電流値が大きくなり、ＳｉＣ半導体装置の短絡耐量を得ることができなくなる。これは、ｎ型ソース領域８が高濃度とされていることから、殆ど空乏化する領域が発生せず、ｎ型ソース領域８の全域において電流が流れているためと考えられる。
しかしながら、本実施形態のＳｉＣ半導体装置では、ｎ型ソース領域８を比較的低濃度とされた第１ソース領域８ａとそれよりも高濃度とされた第２ソース領域８ｂとによって構成していることから、負荷短絡時の飽和電流値を小さくすることが可能となる。これは、第１ソース領域８ａが低濃度とされていることから、第１ソース領域８ａの広範囲に入り込むように空乏化が生じ、空乏化した部分において電流が流れなくなるためと考えられる。このように、本実施形態のＳｉＣ半導体装置によれば、短絡耐量を向上させることが可能となる。
ここで、シミュレーションにより、ｎ型ソース領域８の全域を高濃度とした場合と、本実施形態のように第１ソース領域８ａおよび第２ソース領域８ｂで構成した場合、それぞれについて、電子電流密度を調べた。図３および図４は、それぞれの結果を示した図である。図中ハッチングの間隔が狭い部分ほど、電子電流密度が高いことを示している。また、第１ソース領域８ａの不純物濃度を変化させて、ドレイン電流の変化を調べた。図５は、その結果を示している。
なお、図３～図５のシミュレーションでは、ソース電圧Ｖｓを０Ｖ、ゲート電圧Ｖｇを２０Ｖ、ドレイン電圧Ｖｄを７５０Ｖとしている。また、図３のシミュレーションでは、ｎ型ソース領域８の全域のｎ型不純物濃度を１．０×１０１９／ｃｍ３としている。同様に、図４のシミュレーションでは、ｎ型ソース領域８を第１ソース領域８ａと第２ソース領域８ｂで構成しつつ、第１ソース領域８ａのｎ型不純物濃度を１．０×１０１６／ｃｍ３とし、第２ソース領域８ｂのｎ型不純物濃度を１．０×１０１９／ｃｍ３としている。図５のシミュレーションでは、ｎ型ソース領域８を第１ソース領域８ａと第２ソース領域８ｂで構成しつつ、第２ソース領域８ｂのｎ型不純物濃度を１．０×１０１９／ｃｍ３とし、第１ソース領域８ａのｎ型不純物濃度を変化させている。
図３に示すように、ｎ型ソース領域８の全域のｎ型不純物濃度を高濃度とした場合、ｎ型ソース領域８の全域において電子電流密度が高くなっていることが判る。これは、ｎ型ソース領域８が高濃度とされていることから、殆ど空乏化する領域が発生せず、ｎ型ソース領域８の全域において電流が流れているためと考えられる。
一方、図４に示すように、ｎ型ソース領域８を第１ソース領域８ａおよび第２ソース領域８ｂで構成した場合、第１ソース領域８ａにおいて、電子電流密度が小さくなっていることが判る。これは、第１ソース領域８ａが低濃度とされていることから、第１ソース領域８ａの広範囲に入り込むように空乏化が生じ、空乏化した部分において電流が流れなくなるためと考えられる。
このシミュレーション結果からも、ｎ型ソース領域８を第１ソース領域８ａおよび第２ソース領域８ｂによって構成することで、負荷短絡時における飽和電流値を低減できると言える。したがって、本実施形態の構造とすることで、ＳｉＣ半導体装置の短絡耐量を向上させることが可能になることが判る。
また、第１ソース領域８ａについては、第２ソース領域８ｂよりもｎ型不純物濃度が低ければ良いものの、ある程度の濃度でないと飽和電流値を所望値まで低下させることができない。具体的には、負荷短絡時のドレイン電流が１４０００Ａ／ｃｍ２以下となるようにすれば、所望の短絡耐量を得ることができる。そして、図５に示されるように、負荷短絡時のドレイン電流が１４０００Ａ／ｃｍ２以下となるのは、第１ソース領域８ａのｎ型不純物濃度が１．０×１０１７／ｃｍ３以下となる場合である。したがって、本実施形態のＳｉＣ半導体装置のように、第１ソース領域８ａのｎ型不純物濃度を１．０×１０１７／ｃｍ３以下とすることで、短絡耐量を向上させることが可能となる。
ただし、第１ソース領域８ａのｎ型不純物濃度が低すぎると、第１ソース領域８ａの抵抗値が大きくなり過ぎ、オン抵抗Ｒｏｎを増大させることになる。第１ソース領域８ａのｎ型不純物濃度とオン抵抗Ｒｏｎとの関係について調べたところ、図６に示す結果となった。ＳｉＣ半導体装置の高速スイッチング動作を鑑みると、オン抵抗Ｒｏｎについては１．２ｍΩｃｍ２以下であることが好ましい。図６の結果によれば、第１ソース領域８ａのｎ型不純物濃度が２．０×１０１６／ｃｍ３未満になると急激にオン抵抗Ｒｏｎが上昇するが、ｎ型不純物濃度がそれ以上であれば、オン抵抗Ｒｏｎを１．２ｍΩｃｍ２以下にできていた。したがって、本実施形態のＳｉＣ半導体装置のように、第１ソース領域８ａのｎ型不純物濃度を２．０×１０１６／ｃｍ３以上とすることで、オン抵抗Ｒｏｎの劣化を抑制することが可能となる。
このように、第１ソース領域８ａのｎ型不純物濃度を２．０×１０１６～１．０×１０１７／ｃｍ３とすることで、短絡耐量を向上させつつ、オン抵抗Ｒｏｎの劣化を抑制することが可能となる。
また、本実施形態のＳｉＣ半導体装置には、ＪＦＥＴ部３および電界ブロック層４を備えてある。このため、縦型ＭＯＳＦＥＴの動作時には、ＪＦＥＴ部３および電界ブロック層４が飽和電流抑制層として機能し、飽和電流抑制効果を発揮することで低オン抵抗を図りつつ、低飽和電流を維持できる構造とすることが可能となる。具体的には、ＪＦＥＴ部３のうちストライプ状とされた部分と電界ブロック層４とが交互に繰り返し形成された構造とされていることから、次に示すような作動を行う。
まず、ドレイン電圧Ｖｄが例えば１～１．５Ｖのように通常作動時に印加される電圧である場合には、電界ブロック層４側からＪＦＥＴ部３へ伸びる空乏層は、ＪＦＥＴ部３のうちストライプ状とされた部分の幅よりも小さい幅しか伸びない。このため、ＪＦＥＴ部３内へ空乏層が伸びても電流経路が確保される。そして、ＪＦＥＴ部３のｎ型不純物濃度がｎ－型層２よりも高くされていて、電流経路を低抵抗に構成できるため、低オン抵抗を図ることが可能となる。
また、負荷短絡などによってドレイン電圧Ｖｄが通常作動時の電圧よりも高くなると、電界ブロック層４側からＪＦＥＴ部３へ伸びる空乏層がＪＦＥＴ部３のうちストライプ状とされた部分の幅よりも伸びる。そして、ｎ型電流分散層５よりも先にＪＦＥＴ部３が即座にピンチオフされる。このとき、ＪＦＥＴ部３のうちストライプ状とされた部分の幅およびｎ型不純物濃度に基づいてドレイン電圧Ｖｄと空乏層の幅との関係が決まる。このため、通常作動時のドレイン電圧Ｖｄよりも少し高い電圧となったときにＪＦＥＴ部３がピンチオフされるように、ＪＦＥＴ部３のうちストライプ状とされた部分の幅およびｎ型不純物濃度を設定する。これにより、低いドレイン電圧ＶｄでもＪＦＥＴ部３をピンチオフすることが可能となる。このように、ドレイン電圧Ｖｄが通常作動時の電圧よりも高くなったときにＪＦＥＴ部３が即座にピンチオフされるようにすることで、低飽和電流を維持することができ、更に負荷短絡等によるＳｉＣ半導体装置の耐量を向上することが可能となる。
このように、ＪＦＥＴ部３および電界ブロック層４が飽和電流抑制層として機能し、飽和電流抑制効果を発揮することで、更に低オン抵抗と低飽和電流を両立することができるＳｉＣ半導体装置とすることが可能となる。
さらに、ＪＦＥＴ部３を挟み込むように電界ブロック層４を備えることで、ＪＦＥＴ部３のうちストライプ状とされた部分と電界ブロック層４とが交互に繰り返し形成された構造とされている。このため、ドレイン電圧Ｖｄが高電圧になったとしても、下方からｎ－型層２に伸びてくる空乏層の伸びが電界ブロック層４によって抑えられ、トレンチゲート構造に延伸することを防ぐことができる。したがって、ゲート絶縁膜１２に掛かる電界を低下させる電界抑制効果を発揮させられ、ゲート絶縁膜１２が破壊されることを抑制できるため、高耐圧化で信頼性の高い素子とすることが可能となる。そして、このようにトレンチゲート構造への空乏層の延伸を防げるため、ドリフト層の一部を構成するｎ－型層２やＪＦＥＴ部３のｎ型不純物濃度を比較的濃くすることができ、低オン抵抗化を図ることが可能となる。
よって、低オン抵抗かつ高信頼性の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置とすることが可能となる。
次に、本実施形態にかかるｎチャネルタイプの反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴを備えたＳｉＣ半導体装置の製造方法について、図７Ａ～図７Ｈに示す製造工程中の断面図を参照して説明する。
〔図７Ａに示す工程〕
まず、半導体基板として、ｎ＋型基板１を用意する。そして、図示しないＣＶＤ（chemical vapor deposition）装置を用いたエピタキシャル成長により、ｎ＋型基板１の主表面上にＳｉＣからなるｎ－型層２を形成する。このとき、ｎ＋型基板１の主表面上に予めｎ－型層２を成長させてある所謂エピ基板を用いても良い。そして、ｎ－型層２の上にＳｉＣからなるＪＦＥＴ部３をエピタキシャル成長させる。
なお、エピタキシャル成長については、ＳｉＣの原料ガスとなるシランやプロパンに加えて、ｎ型ドーパントとなるガス、例えば窒素ガスを導入することで行っている。
〔図７Ｂに示す工程〕
ＪＦＥＴ部３の表面に、マスク１７を配置したのち、マスク１７をパターニングして電界ブロック層４の形成予定領域を開口させる。そして、ｐ型不純物をイオン注入することで、電界ブロック層４を形成する。その後、マスク１７を除去する。
なお、ここでは、電界ブロック層４をイオン注入によって形成しているが、イオン注入以外の方法によって電界ブロック層４を形成しても良い。例えば、ＪＦＥＴ部３を選択的に異方性エッチングして電界ブロック層４と対応する位置に凹部を形成し、この上にｐ型不純物層をエピタキシャル成長させたのち、ＪＦＥＴ部３の上に位置する部分においてｐ型不純物層を平坦化して電界ブロック層４を形成する。このように、電界ブロック層４をエピタキシャル成長によって形成することもできる。ｐ型ＳｉＣをエピタキシャル成長させる場合、ＳｉＣの原料ガスに加えて、ｐ型ドーパントとなるガス、例えばトリメチルアルミニウム（以下、ＴＭＡという）を導入すれば良い。
〔図７Ｃに示す工程〕
引き続き、ＪＦＥＴ部３および電界ブロック層４の上にｎ型ＳｉＣをエピタキシャル成長させることで、ｎ型電流分散層５を形成する。そして、ｎ型電流分散層５の上に、ｐ型ディープ層９の形成予定領域が開口する図示しないマスクを配置する。その後、マスクの上からｐ型不純物をイオン注入することでｐ型ディープ層９を形成する。なお、ｐ型ディープ層９についてもイオン注入によって形成する例を示したが、イオン注入以外の方法によって形成することもできる。例えば、電界ブロック層４と同様に、ｎ型電流分散層５に対して凹部を形成したのち、ｐ型不純物層をエピタキシャル成長させ、さらにｐ型不純物層の平坦化を行うことで、ｐ型ディープ層９を形成するようにしても良い。
〔図７Ｄに示す工程〕
図示しないＣＶＤ装置を用いて、ｎ型電流分散層５およびｐ型ディープ層９の上にｐ型ベース領域６およびｎ型ソース領域８のうちの第１ソース領域８ａを順にエピタキシャル成長させる。例えば、同じＣＶＤ装置内において、昇温過程を経て成長炉内を所定温度に高温化したのち、まずはキャリアガスやＳｉＣ原料ガスと共にｐ型ドーパントとなるガスを導入したエピタキシャル成長によってｐ型ベース領域６を形成する。続いて、ｐ型ドーパントの導入を停止してｎ型ドーパントを導入することで、第１ソース領域８ａを形成する。ただし、このときには第１ソース領域８ａを第２ソース領域８ｂの厚み分加算した厚みとしている。このとき、降温過程を行うことなく、ｐ型ベース領域６の形成後に温度を維持したまま第１ソース領域８ａのエピタキシャル成長させるようにすることで、プロセス時間の短縮化を図っている。
そして、イオン注入装置を用いて、ｎ型ソース領域８のうちの表層部にｎ型不純物をイオン注入する。これにより、ｎ型不純物濃度を高くした第２ソース領域８ｂを形成すると共に、ｎ型ソース領域８のうち第２ソース領域８ｂの下方に位置する部分により第１ソース領域８ａを構成する。このようにすることで、第１ソース領域８ａについてはエピタキシャル成長層によって構成でき、第２ソース領域８ｂについてはイオン注入層によって構成ができる。
このようにして、ｐ型ベース領域６およびｎ型ソース領域８を上記した不純物濃度および膜厚で形成することができる。ここで、各部の膜厚や不純物濃度については次のように決めている。
まず、ｐ型ベース領域６については、チャネル領域が設定される部分となることから、ゲート電圧Ｖｇの印加時に反転型チャネルを構成する不純物濃度に設定しつつ、チャネル長を規定する膜厚となるようにしている。このため、ｐ型ベース領域６については、例えばｐ型不純物濃度を３×１０１７／ｃｍ３、厚さを０．４～０．６μｍとしている。
ｎ型ソース領域８のうちの第１ソース領域８ａについては、負荷短絡時に高いドレイン電圧Ｖｄが印加された場合でも飽和電流値を小さくしつつ、オン抵抗Ｒｏｎが高くなることを抑制できるように膜厚およびｎ型不純物濃度を設定している。このため、第１ソース領域８ａについては、例えばｎ型不純物濃度を２．０×１０１６～１．０×１０１７／ｃｍ３とし、厚みを０．２μｍ以上としている。
第２ソース領域８ｂについては、ソース電極１５とオーミック接触させられる不純物濃度となるようにしつつ、ソース電極１５との化学反応によって全域が消失してしまわない程度の膜厚に設定してある。第２ソース領域８ｂのｎ型不純物濃度については高いほどオーミック接触させ易くなる。しかしながら、本実施形態のようにｎ型ソース領域８をエピタキシャル成長させたのちｐ型不純物をイオン注入してｐ型連結層１０を形成することもあり、その場合には、ｎ型ソース領域８のｎ型不純物濃度が高すぎると、ｐ型連結層１０を所望の濃度にできない。このため、本実施形態の場合は、第２ソース領域８ｂのｎ型不純物濃度を例えば１．０×１０１８～５．０×１０１９／ｃｍ３としてある。
また、上記したように、ソース電極１５は、複数の金属によって構成されており、第２ソース領域８ｂとオーミック接触させられる部分は、例えばＮｉによって構成される。その場合、第２ソース領域８ｂのうちＮｉと接触させられる部分はＮｉシリサイドとなることでオーミック接触となるが、シリサイド化される分、第２ソース領域８ｂが消失することになる。そして、シリサイド化反応によってＮｉシリサイドとなるのが０．１μｍ程度の厚さであることから、シリサイド化反応によって第２ソース領域８ｂが全域消失しないように、第２ソース領域８ｂの厚みを０．１μｍ以上としている。
また、ｎ型ソース領域８を構成する第１ソース領域８ａや第２ソース領域８ｂを厚くすると、ゲートトレンチ１１内をＰｏｌｙ－Ｓｉで埋め込んだ後にエッチバックしてゲート電極１３を形成する際のエッチバック加工のバラツキを許容することができる。このため、第１ソース領域８ａおよび第２ソース領域８ｂの合計厚さを大きい値にすると良いことから、第１ソース領域８ａの膜厚や第２ソース領域８ｂの膜厚を上記範囲としている。
また、ｐ型ベース領域６および第１ソース領域８ａをエピタキシャル成長によって形成する場合、各部の膜厚のバラツキを小さくできる。そして、チャネル領域の形成に用いられるｐ型ベース領域６については、膜厚バラツキを小さくできることにより、チャネル長を精度良く作りこむことが可能となる。これにより、縦型ＭＯＳＦＥＴの閾値Ｖｔｈのバラツキを低減することが可能となる。
例えば、ｐ型ベース領域６をエピタキシャル成長させたのち、ｐ型ベース領域６に対してｎ型不純物を打ち返すことで第１ソース領域８ａおよび第２ソース領域８ｂを両方共に形成することも可能である。しかしながら、この場合、エピタキシャル成長させるときのｐ型ベース領域６の膜厚について、イオン注入によって形成する第１ソース領域８ａおよび第２ソース領域８ｂの分の厚みを見込んで厚くする必要がある。エピタキシャル成長させるときの膜厚バラツキは、成長させる膜厚が厚いほど大きくなるが、イオン注入の飛程のバラツキはあまり大きくないため、イオン注入後のｐ型ベース領域６の膜厚バラツキは、エピタキシャル成長させた膜厚に対応するバラツキとなる。このため、例えばｐ型ベース領域６を１．４μｍの厚みとした場合の膜厚バラツキが±０．２１μｍであったとすると、イオン注入によって第１ソース領域８ａおよび第２ソース領域８ｂを形成した後でも、ｐ型ベース領域６の膜厚バラツキは±０．２１μｍとなる。
これに対して、本実施形態のように、各部をエピタキシャル成長で形成する場合、ｐ型ベース領域６の膜厚バラツキは、第１ソース領域８ａおよび第２ソース領域８ｂの膜厚分を含んだバラツキにはならず、ｐ型ベース領域６のみの厚みに対応したバラツキとなる。例えば、ｐ型ベース領域６の膜厚を０．４～０．６μｍとする場合、膜厚バラツキが±０．０６～０．０９μｍとなる。このため、各部をエピタキシャル成長によって形成することで、ｐ型ベース領域６の膜厚バラツキを抑制でき、チャネル長を精度良く作りこむことができる。
また、エピタキシャル成長によって各部を連続的に形成する場合、格子定数に不純物濃度依存性があることから、不純物濃度が急激に変化しないことが好ましい。これに対して、本実施形態のように、ｐ型ベース領域６の上にｎ型ソース領域８を形成する場合、第１ソース領域８ａが存在することから、不純物濃度が急激に変化しないようにできる。
したがって、不純物濃度が急激に変化する場合に生じる結晶欠陥を抑制することが可能となる。
さらに、高濃度となる第２ソース領域８ｂについては、エピタキシャル成長ではなくイオン注入によって形成している。このため、高濃度な第２ソース領域８ｂをエピタキシャル成長させる場合のように、エピタキシャル成長装置内にｎ型ドーパントが残って成長炉を汚染し、その後にｐ型層やｎ型層を形成したときにドーパントコンタミネーションが生じることを抑制できる。したがって、エピタキシャル成長装置で形成するｐ型ベース領域６や第１ソース領域８ａの不純物濃度の管理を安定して行うことが可能となる。
〔図７Ｅに示す工程〕
ｎ型ソース領域８の上にｐ型連結層１０の形成予定位置を開口させた図示しないマスクを配置する。そして、マスクの上からｐ型不純物をイオン注入したのち、活性化のために１５００℃以上の熱処理を行う。イオン注入する元素としては、ボロン（Ｂ）とアルミニウム（Ａｌ）のいずれか一方もしくは両方を用いている。これにより、ｎ型ソース領域８をｐ型不純物のイオン注入によって打ち返してｐ型連結層１０を形成することができる。
このとき、ｐ型連結層１０のうちの第２領域１０ｂについては、ソース電極１５とオーミック接触が取れるようにする必要がある。このため、第２ソース領域８ｂのｎ型不純物濃度の２～１０倍のドーズ量でイオン注入を行っている。ドーズ量については、第２ソース領域８ｂのｎ型不純物濃度の２倍あれば、ソース電極１５とオーミック接触させられる程度のキャリア濃度にできると考えられるが、活性化率を考慮して、２～１０倍とするのが好ましい。
これにより、第２領域１０ｂのキャリア濃度、つまり第２ソース領域８ｂとの間でキャンセルされる分や活性化していない分を除いたキャリアとして機能する分のｐ型不純物濃度が例えば２．０×１０１８～１．０×１０２０／ｃｍ３となるようにできる。第２領域１０ｂの不純物濃度が高いほどソース電極１５とのオーミック接触が取り易くなるが、第２領域１０ｂを形成する前の第２ソース領域８ｂについても、ソース電極１５とオーミック接触させなければならない。また、ドーズ量が多いとイオン注入による結晶欠陥の生成の原因となることから、ある程度の量に抑える必要がある。これらを加味して、第２ソース領域８ｂのｎ型不純物濃度と第２領域１０ｂのｐ型不純物濃度を設定する必要がある。このため、第２ソース領域８ｂのｎ型不純物濃度や第２領域１０ｂのうちｐ型不純物濃度を例えば１．０×１０１８～５．０×１０１９／ｃｍ３としている。
一方、第１領域１０ａについては、ソース電極１５とオーミック接触させられる部分ではないため、第２領域１０ｂよりもｐ型不純物濃度が低くて良い。ただし、ここでは、活性化率を考慮して、第１ソース領域８ａの２～１０倍のドーズ量のｐ型不純物をイオン注入するようにしている。
なお、ｐ型連結層１０をイオン注入によって形成する場合、イオン注入装置の出力の観点より、ｐ型不純物が注入されるｎ型ソース領域８の合計膜厚が０．８μｍ以下となるようにすると好ましい。このようにすれば、汎用されているイオン注入装置の出力でもｐ型連結層１０をｐ型ベース領域６に達するように形成することができ、量産性を担保することが可能となる。
〔図７Ｆに示す工程〕
ｎ型ソース領域８などの上に図示しないマスクを形成したのち、マスクのうちのゲートトレンチ１１の形成予定領域を開口させる。そして、マスクを用いてＲＩＥ（Reactive Ion Etching）等の異方性エッチングを行うことで、ゲートトレンチ１１を形成する。
〔図７Ｇに示す工程〕
その後、マスクを除去してから例えば熱酸化を行うことによって、ゲート絶縁膜１２を形成し、ゲート絶縁膜１２によってゲートトレンチ１１の内壁面上およびｎ型ソース領域８の表面上を覆う。そして、ｐ型不純物もしくはｎ型不純物がドープされたＰｏｌｙ－Ｓｉをデポジションした後、これをエッチバックし、少なくともゲートトレンチ１１内にＰｏｌｙ－Ｓｉを残すことでゲート電極１３を形成する。これにより、トレンチゲート構造が完成する。
このようなトレンチゲート構造を形成する際に、ｎ型ソース領域８を全域イオン注入によって形成すると、イオン注入時のダメージの影響により、トレンチゲート構造を形成したときにゲートトレンチ１１の側面が傾斜した状態となる。このため、チャネル移動度を低下させると共に、ゲートトレンチ１１が入口側において幅広になり、素子の微細化が困難になる。
しかしながら、本実施形態では、第１ソース領域８ａをエピタキシャル成長によって形成しており、イオン注入によって形成しているのは第２ソース領域８ｂのみである。このため、イオン注入のダメージによるゲートトレンチ１１の側面の傾斜が抑制され、概ね第２ソース領域８ｂと接する部分だけで丸みを帯びて傾斜した状態となる。よって、ゲートトレンチ１１が入口側において幅広になることが抑制され、素子の微細化も促進できる。
この後の工程については図示しないが、以下のような工程を行う。すなわち、ゲート電極１３およびゲート絶縁膜１２の表面を覆うように、例えば酸化膜などによって構成される層間絶縁膜１４を形成する。また、図示しないマスクを用いて層間絶縁膜１４にｎ型ソース領域８およびｐ型ディープ層９を露出させるコンタクトホールを形成する。そして、層間絶縁膜１４の表面上に例えば複数の金属の積層構造により構成される電極材料を形成したのち、電極材料をパターニングすることでソース電極１５やゲート配線層を形成する。さらに、ｎ＋型基板１の裏面側にドレイン電極１６を形成する。このようにして、本実施形態にかかるＳｉＣ半導体装置が完成する。
以上説明したように、本実施形態のＳｉＣ半導体装置では、ｎ型ソース領域８を比較的低濃度とされた第１ソース領域８ａとそれよりも高濃度とされた第２ソース領域８ｂとによって構成している。そして、第１ソース領域８ａについてはエピタキシャル成長により形成し、第２ソース領域８ｂについてはイオン注入によって形成している。このため、短絡耐量の向上、閾値Ｖｔのバラツキやトレンチゲートの側面の傾斜の抑制が図れると共に、不純物濃度の管理を容易に行える構造のＳｉＣ半導体装置とすることが可能となる。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対してノンドープ層を備えるようにしたものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図８に示すように、本実施形態にかかるＳｉＣ半導体装置では、ｐ型ベース領域６の上に、ＳｉＣからなるノンドープ層７が形成されており、その上にはｎ型ソース領域８が形成された構造とされている。
ノンドープ層７は、不純物をドープしていない層、もしくは、ｎ型不純物およびｐ型不純物を共にドープすることでキャリア濃度を低くした層である。ノンドープ層７の厚みは、０．０５～０．２μｍとされている。ノンドープ層７は、ｎ型不純物およびｐ型不純物が共にドープされていないのが好ましいが、ドープされていたとしても、キャリア濃度が１．０×１０１６／ｃｍ３以下、好ましくは１．０×１０１５／ｃｍ３以下とされていれば良い。例えば、ノンドープ層７は、窒素（Ｎ）などのｎ型不純物が１．０×１０１６／ｃｍ３以下、好ましくは１．０×１０１５／ｃｍ３以下とされている。またノンドープ層７は、アルミニウムなどのｐ型不純物が１．０×１０１６／ｃｍ３以下、好ましくは１．０×１０１５／ｃｍ３以下とされている。そして、ｐ型不純物とｎ型不純物の一方のみがドープされている場合には、不純物濃度が１．０×１０１６／ｃｍ３以下とされ、両方がドープされている場合には、互いに打ち消しあうことでキャリア濃度が１．０×１０１６／ｃｍ３以下となっている。
このように、本実施形態のＳｉＣ半導体装置では、ｐ型ベース領域６と第１ソース領域８ａとの間にノンドープ層７を備えるようにしている。このため、ゲート絶縁膜１２へのダメージを抑制できるという効果が得られる。この効果について、図９～図１１を参照して説明する。なお、図９～図１１は、それぞれ、ｎ型ソース領域８の全域を高不純物濃度とした場合、第１ソース領域８ａをｐ型ベース領域６に接するように形成した場合、ノンドープ層７を備えた本実施形態の構造の場合について、逆導通時の電圧分布を調べた結果を示している。逆導通時の条件としては、ゲート電圧Ｖｇを２０Ｖ、ドレイン－ソース間電圧Ｖｄｓを－５Ｖとしている。
逆導通時には、基本的には、縦型ＭＯＳＦＥＴに形成される寄生ダイオードが還流ダイオードとして働き、寄生ダイオードを通じて還流電流が流れる。そして、寄生ダイオードを構成するＰＮ接合のｐ型層側からｎ型層側に拡散した正孔とｎ型層中の電子が再結合する。このとき、再結合エネルギーが大きいために、エピタキシャル膜で構成されたｎ型層中の基底面転位（以下、ＢＰＤという）が拡張してシングルショックレースタッキングフォルト（以下、ＳＳＳＦという）という積層欠陥になる。ＢＰＤは線状欠陥であるために、ＳｉＣ半導体装置のセル領域内における占有面積が狭く、素子動作に及ぼす影響が殆ど無いが、ＳＳＳＦになると、積層欠陥となるためにセル領域内における占有面積が広くなり、素子動作に及ぼす影響が大きくなる。このため、逆導通時にも積極的にゲート電圧Ｖｇを印加してチャネル領域を形成し、チャネル領域を通じても還流電流が流れるようにすれば、還流電流を分散して再結合エネルギーを低減できるため、ＳＳＳＦの発生を抑制することが可能となる。ただし、チャネル領域を通じての還流電流の流れが発生することから、ｐ型ベース領域６とｎ型ソース領域８の間において、高い電界が掛かることになり、ホットエレクトロンを生じさせ、ゲート絶縁膜１２にダメージを与えるという現象が発生する。
具体的には、図９に示すように、ｐ型ベース領域６に接するように全域高濃度としたｎ型ソース領域８を形成する場合、逆導通時に、ＰＮ接合箇所において電位分布が生じ、ｎ型ソース領域８に高い電界が掛かる状態となる。ｐ型ベース領域６に接するようにｎ型ソース領域８を形成する場合、ｎ型ソース領域８に掛けられる電界によって、ｎ型ソース領域８のうちｐ型ベース領域６と接する部分に存在するキャリアが電界によって加速され、ホットエレクトロンとなる。これがゲート絶縁膜１２に衝突し、ゲート絶縁膜１２にダメージを与えるという課題を発生させる。特に、ｎ型ソース領域８の全域においてｎ型不純物濃度を高くすると、この課題が顕著になる。
一方、ノンドープ層７を備えていなくても、ｎ型ソース領域８に第１ソース領域８ａを備える場合、ｐ型ベース領域６と第１ソース領域８ａとによってＰＮ接合が構成されることになる。このように、第１ソース領域８ａを備える場合、ノンドープ層７を備えていなくても、第１ソース領域８ａのｎ型不純物濃度が比較的低くされていることから、ＰＮ接合部に掛かる電界をある程度抑制できる。すなわち、図１０に示されるように、図９の場合よりもＰＮ接合部での等電位線の間隔が広くなり、第１ソース領域８ａを備えた構造の方が電界をある程度抑制できる。
しかしながら、ノンドープ層７を形成しない場合には、ｐ型ベース領域６と第１ソース領域８ａとによるＰＮ接合部が構成されることから、図９の場合よりも軽減されるものの、ホットエレクトロンが生成されることで、上記課題を発生させ得る。
これに対して、本実施形態のように、ｐ型ベース領域６と第１ソース領域８ａとの間にノンドープ層７を備えると、図１１に示すように、ノンドープ層７によって等電位線を受けることができ、ｎ型ソース領域８中の電界を弱めることが可能となる。そして、ノンドープ層７中に電界が発生するものの、ノンドープ層７中に殆どキャリアが存在しない。したがって、ノンドープ層７を備えることにより、逆導通時のホットエレクトロンによるゲート絶縁膜１２のダメージを抑制することができる。
よって、逆導通時に、寄生ダイオードだけでなく積極的にチャネル領域を通じても還流電流が流れるようにすることでＳＳＳＦの発生を抑制しつつ、ホットエレクトロンの生成も抑制でき、ゲート絶縁膜１２にダメージを与えることを抑制できる。
次に、本実施形態のＳｉＣ半導体装置の製造方法について説明する。本実施形態のＳｉＣ半導体装置は、第１実施形態で説明した製造方法に加えて、ｐ型ベース領域６の形成後、ｎ型ソース領域８の形成前に、ノンドープ層７の形成工程を行うことで製造される。
ノンドープ層７については、ｐ型ベース領域６や第１ソース領域８ａの形成に用いるエピタキシャル成長装置を用いて形成される。具体的には、ｐ型ベース領域６を形成したのち、エピタキシャル成長装置内へのｐ型ドーパントとｎ型ドーパントの両方のドーパントガスの導入を停止した状態でエピタキシャル成長を連続して行うことでノンドープ層７を形成することができる。このとき、降温過程を行うことなく、ｐ型ベース領域６の形成後に温度を維持したままノンドープ層７の形成を行うようにすると、プロセス時間の短縮化が図れる。さらに、その後の第１ソース領域８ａのエピタキシャル成長についても、ノンドープ層７の形成後に降温過程を行うことなく温度を維持したままにすると、よりプロセス時間の短縮化が図れる。
ノンドープ層７については、任意に膜厚を設定できるが、厚すぎるとオン抵抗Ｒｏｎが高くなる。このため、０．０５～０．２μｍの厚みとしている。また、ノンドープ層７については、基本的には不純物が存在しないようにするのが好ましいが、キャリア濃度が低くなっていれば良い。特に、ｐ型ベース領域６の形成後に連続してノンドープ層７を形成しようとすると、雰囲気中に残留しているｐ型不純物が導入されたり、大気中に存在している窒素がｎ型不純物として導入されることもあり得る。このような場合であっても不純物濃度が低ければ良い。また、一方の導電型の不純物が導入され得ることが想定される場合、他方の導電型の不純物を意図的に導入して、両方がドープされるようにすることで互いに打ち消しあってキャリア濃度が低くなるようにすればよい。例えば、ｐ型不純物とｎ型不純物の一方のみがドープされている場合には、不純物濃度が１．０×１０１６／ｃｍ３以下とされ、両方がドープされている場合には、互いに打ち消しあうことでキャリア濃度が１．０×１０１６／ｃｍ３以下となるようにしている。
なお、ノンドープ層７を形成する場合、ｐ型連結層１０の形成の際に、ｐ型連結層１０がｐ型ベース領域６に接続されるようにする必要があるため、ノンドープ層７にもｐ型不純物が打ち込まれるようにし、この部分もｐ型連結層１０となるようにしている。
以上説明したように、本実施形態のＳｉＣ半導体装置では、ｐ型ベース領域６と第１ソース領域８ａとの間にノンドープ層７を備えるようにしている。このため、ホットエレクトロンの生成を抑制でき、ゲート絶縁膜１２へのダメージを抑制できるという効果が得られる。
（第３実施形態）
第３実施形態について説明する。本実施形態では、第１、第２実施形態におけるｎ型層の膜状態の測定方法について説明する。
上記第１、第２実施形態のＳｉＣ半導体装置では、ｎ型層として、ｎ型電流分散層５や第１ソース領域８ａをエピタキシャル成長させている。これらのｎ型層の形成後に、ｎ型層の膜状態としてｎ型不純物濃度の測定を行っている。
しかしながら、ｎ型層の表面電子状態は、ｎ型層をエピタキシャル成長させて直ぐには安定化せず、ある程度時間が経過してから安定化するため、ｎ型不純物濃度の測定の精度を良くするためには、エピタキシャル成長後に所定時間経過するまで待つ必要がある。具体的には、図１２に示すｎ型不純物濃度の測定フローに基づいて、ｎ型不純物濃度の測定を行うことができる。
まず、図１２のステップＳ１００に示すように、ＭＯＳＦＥＴの作成工程を行う。ここでいうＭＯＳＦＥＴの作成工程とは、第１、第２実施形態で説明したＳｉＣ半導体装置における縦型ＭＯＳＦＥＴの製造工程中のｎ型不純物濃度の測定対象となるｎ型層（以下、測定対象層という）の形成工程の前までの工程を行うことを意味している。第１実施形態を例に挙げると、測定対象層がｎ型電流分散層５であれば、図７Ｂに示す電界ブロック層４を形成するまでの工程を行うことである。また、測定対象層が第１ソース領域８ａであれば、図７Ｄのｐ型ベース領域６を形成するまでの工程を行うことである。
その後、ステップＳ１１０に示すように、測定対象層のエピタキシャル成長工程を行う。これにより、例えば測定対象となるｎ型電流分散層５もしくは第１ソース領域８ａがエピタキシャル成長させられる。そして、エピタキシャル成長後に、ステップＳ１２０に示すように、電子安定化工程として、大気雰囲気下において１０時間以上保持する保持工程を行う。その後、ステップＳ１３０に進み、測定対象層のｎ型不純物濃度の測定を行う。
ｎ型層におけるｎ型不純物濃度の測定については、非接触ＣＶ濃度評価という手法を用いて行うことができる。これは、図１３のように、ｎ型層を形成したウェハ２０にコロナ放電で電荷を連続的に塗布してｎ型層の表面を帯電させたのち、ウェハ２０の上に配置した電位プローブ２１で表面電位を測定することを繰り返し、ＱＶカーブからｎ型不純物濃度を測定するという手法である。この手法を用いて、エピタキシャル成長後の測定対象層のｎ型不純物濃度を測定することができる。
ただし、エピタキシャル成長の直後には、測定対象層となるｎ型層の表面電子状態が安定しておらず、精度良くｎ型不純物濃度を測定できないことが確認された。具体的に、非接触ＣＶ濃度評価の手法を用いて、ｎ型層のエピタキシャル成長後の経過時間とｎ型不純物濃度との関係について調べた。図１４は、その結果を示している。
図１４に示すように、ｎ型層のエピタキシャル成長後に、大気雰囲気に曝しただけの状態の場合、経過時間に伴って徐々にｎ型不純物濃度が低下していく。そして、経過時間が１０時間以上、好ましくは１８時間以上、例えば２４時間程度に達すると、ほぼｎ型不純物濃度が一定に安定した。なお、時間経過に対するｎ型不純物濃度の変化について複数回調べているが、その度に非接触ＣＶ濃度評価を行うことになることから、その影響が懸念される。このため、非接触ＣＶ濃度評価による測定を、ｎ型層を形成してから２４時間経過後に１回目として実施した場合や３０時間経過後に２回目として実施した場合のｎ型不純物濃度についても確認したが、複数回行った場合と同程度の値になっていた。したがって、ｎ型不純物濃度の変化の仕方は、非接触ＣＶ濃度評価の実施の影響は受けないと言える。
このように、エピタキシャル成長の直後には、測定対象層となるｎ型層の表面電子状態が安定しておらず、ｎ型不純物濃度が高く出てしまうため、精度良くｎ型不純物濃度を測定することができない。これに対して、大気雰囲気下において１０時間以上保持すれば、測定対象層となるｎ型層の表面電子状態が安定し、精度良くｎ型不純物濃度を測定できる。
以上のように、非接触ＣＶ濃度評価によって測定対象層のｎ型不純物濃度を測定しつつ、エピタキシャル成長させた直後に測定を行うのではなく、電子安定化工程として、大気雰囲気下において１０時間以上保持する保持工程を行ってから測定を行うようにしている。これにより、精度良くｎ型不純物濃度を測定することが可能となる。
ただし、保持工程を行ってから測定対象層のｎ型不純物濃度を測定する場合、製造プロセスの長時間化を招くことになり、ひいては製造コストを増大させることになる。
そこで、本発明者らは、ｎ型層の膜状態の測定に要する時間の短時間化することについて鋭意検討を行った。その結果、ｎ型層のエピタキシャル成長後に表面を酸洗浄することで、ｎ型不純物濃度の状態がエピタキシャル成長後に１０時間以上大気雰囲気に曝した場合と同様に安定化することを見出した。図１４中に、エピタキシャル成長後に保持工程を行うことなく酸洗浄を行って非接触ＣＶ濃度評価を行った場合の結果についても示した。
ｎ型層のエピタキシャル成長後に、直ぐに酸洗浄を行った場合のｎ型不純物濃度について確認してみると、図１３の白抜き四角形で示すように、大気雰囲気に２４時間以上曝していた場合と同等の値になっていることが判る。酸洗浄としては、ＳＣ－２（塩酸過酸化水素水溶液）、ＳＰＭ（硫酸過酸化水素水溶液）、オゾン洗浄などを適用することができる。酸洗浄を行った場合、ＳｉＣ表面に酸化膜が形成されることもあるが、酸化膜の有無については任意である。具体的に、酸化膜の有無の影響を調べるべく、ｎ型層のエピタキシャル成長後に酸洗浄を行ってｎ型不純物濃度を調べた場合と、さらにその後にＨＦ処理を行ってから再度ｎ型不純物濃度を調べた場合とで、ｎ型不純物濃度の変化を調べた。その結果、図１５に示すように、１回目に調べたｎ型不純物濃度と２回目に調べたｎ型不純物濃度とで変化は無かった。このことから、ＳｉＣでの非接触ＣＶ濃度評価において、酸化膜の有無は任意であり、酸化膜の有無に影響されずにｎ型不純物濃度を測定することができることが判る。なお、ＨＦ処理については、仮に酸化膜が形成されていた場合でも、それを除去できるように実施したが、はじめから酸化膜が形成されていなくても、非接触ＣＶ濃度評価に基づいてｎ型不純物濃度を測定することは可能である。
このように、ｎ型層のエピタキシャル成長後に酸洗浄を行うことで、経過時間が短かったとしても、ｎ型不純物濃度の変化が安定化した後の値を測定することが可能となる。したがって、ｎ型電流分散層５や第１ソース領域８ａをエピタキシャル成長させた後、直ぐであっても、酸洗浄を行ってからｎ型不純物濃度を測定することで、精度良い測定が可能となる。なお、このような酸洗浄を行う場合には、上記した図１２に代えて、図１６に示す測定フローに基づいてｎ型不純物濃度の測定を行うことになる。すなわち、ステップＳ２００、Ｓ２１０において、図１２のステップＳ１００、Ｓ１１０と同様の工程を行ったのち、ステップＳ２２０において、電子安定化工程として酸洗浄工程を行う。その後、ステップＳ２３０において、図１２のステップＳ１３０と同様の手法によって測定対象層のｎ型不純物濃度を測定する。このときのｎ型不純物濃度の測定を開始する時間、つまり酸洗浄工程を完了してからの経過時間については任意であるため、経過時間が短かったとしても構わない。
（第４実施形態）
第４実施形態について説明する。上記第３実施形態では、ｎ型層として、ｎ型電流分散層５や第１ソース領域８ａを例に挙げて説明したが、エピタキシャル成長後にｎ型不純物濃度を測定する場合について、どのようなｎ型層に対しても適用できる。ここでは、ｎ＋型基板１の主表面上にｎ－型層２をエピタキシャル成長させたのちに、ｎ－型層２のｎ型不純物濃度を測定する場合について説明する。
ｎ－型層２のｎ型不純物濃度を測定する場合には、図１７に示すｎ型不純物濃度の測定フローに基づいて、ｎ型不純物濃度の測定を行うことができる。
まず、図１７のステップＳ３００に示すように、ＳｉＣバルク基板、すなわちｎ＋型基板１を用意する。続いて、ステップＳ３１０に示すように、ｎ＋型基板１の主表面上にｎ－型層２をエピタキシャル成長させる。そして、ステップＳ３２０、Ｓ３３０において、図１６のステップＳ２２０、Ｓ２３０と同様に酸洗浄工程を経てからｎ型不純物濃度を測定する工程を行う。
このようにすれば、ｎ＋型基板１の主表面上にｎ－型層２をエピタキシャル成長させたのちに、ｎ－型層２のｎ型不純物濃度を測定したい場合にも、酸洗浄を行うことで、エピタキシャル成長後の経過時間にかかわらず精度良くｎ型不純物濃度を測定できる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
（１）例えば、上記実施形態において、ＪＦＥＴ部３および電界ブロック層４を備えると共にｎ型電流分散層５を備え、ＪＦＥＴ部３やｎ型電流分散層５がドリフト層の一部を構成する構造としている。しかしながら、これは縦型ＭＯＳＦＥＴの構成の一例を挙げたに過ぎず、ＪＦＥＴ部３および電界ブロック層４を備えない構造、ｎ型電流分散層５を備えない構造、もしくは、これら両方を備えない構造としても良い。
（２）また、上記実施形態で示したＳｉＣ半導体装置を構成する各部の不純物濃度や厚み、幅等の各種寸法については一例を示したに過ぎない。例えば、第１領域１０ａが第１ソース領域８ａよりも深い位置まで形成されていたり、第２領域１０ｂが第２ソース領域８ｂよりも深い位置まで形成されていたりしても良い。
（３）また、上記実施形態では、ｐ型ディープ層９とｐ型連結層１０を別々に構成したが、これらを同じｐ型層によって構成しても良い。例えば、ｎ型ソース領域８の表面からノンドープ層７やｐ型ベース領域６およびｎ型電流分散層５を貫通して電界ブロック層４に達するディープトレンチを形成し、このディープトレンチ内に埋め込まれるようにｐ型層を形成する。または、ｎ型ソース領域８の表面からｐ型不純物をイオン注入し、ノンドープ層７やｐ型ベース領域６およびｎ型電流分散層５から電界ブロック層４に達するｐ型層を形成する。これらのようにすれば、ｐ型層によってｐ型ディープ層９とｐ型連結層１０を構成することが可能となる。
（４）また、上記実施形態では、ｎ型ソース領域８を不純物濃度が異なる２つの領域、つまり第１ソース領域８ａと第２ソース領域８ｂとに区画する構造について説明したが、これらが明確に区画された構造でなくても良い。すなわち、ｎ型ソース領域８のうちのｐ型ベース領域６側がソース電極１５に接触させられる表面側よりも低不純物濃度で、かつ、表面側がソース電極１５に対してオーミック接触させられる高不純物濃度とされていれば良い。換言すれば、第１ソース領域８ａや第２ソース領域８ｂがソース電極１５側に向かって徐々に不純物濃度が高くなるように濃度勾配があっても良い。
（５）また、上記第３、第４実施形態では、エピタキシャル成長後にｎ型不純物濃度を測定するものとして、ｎ型電流分散層５や第１ソース領域８ａ、さらにはｎ－型層２を例に挙げて説明した。
具体的には、第３実施形態では、前にＳｉＣバルク基板の上にエピタキシャル成長層を形成した後にイオン注入工程を行い、その後に、測定対象層となるｎ型電流分散層５や第１ソース領域８ａなどのｎ型層を形成するようにする場合を示している。このように、下層に形成したエピタキシャル成長層に対してイオン注入を行ったから測定対象層となるＳｉＣ層のエピタキシャル成長を行うような場合に、上記した非接触ＣＶ濃度評価によるｎ型不純物濃度の測定を行うことができる。
また、第４実施形態では、ＳｉＣバルク基板の上に測定対象層のＳｉＣ層となるｎ－型層２をエピタキシャル成長層を形成した場合を示している。このように、ＳｉＣバルク基板に対して直接測定対象層のエピタキシャル成長を行うような場合にも、上記した非接触ＣＶ濃度評価によるｎ型不純物濃度の測定を行うことができる。
（６）また、上記実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプの縦型ＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプの縦型ＭＯＳＦＥＴとしても良い。また、上記説明では、半導体素子として縦型ＭＯＳＦＥＴを例に挙げて説明したが、同様の構造のＩＧＢＴに対しても本発明を適用することができる。ｎチャネルタイプのＩＧＢＴの場合、上記各実施形態に対してｎ＋型基板１の導電型をｎ型からｐ型に変更するだけであり、その他の構造や製造方法に関しては上記各実施形態と同様である。
６ ｐ型ベース領域
７ ノンドープ層
８ ｎ型ソース領域
８ａ 第１ソース領域
８ｂ 第２ソース領域
１０ ｐ型連結層
１１ ゲートトレンチ
１３ ゲート電極
１５ ソース電極
１６ ドレイン電極

Claims (14)

  1. 反転型の半導体素子を備えている炭化珪素半導体装置であって、
    炭化珪素からなる第１または第２導電型の基板（１）と、
    前記基板の上に形成され、前記基板よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２、３、５）と、
    前記ドリフト層の上に形成された第２導電型の炭化珪素からなるベース領域（６）と、
    前記ベース領域の上に形成され、前記ドリフト層よりも第１導電型不純物濃度が高くされた第１導電型の炭化珪素からなるソース領域（８）と、
    前記ソース領域の表面から前記ベース領域よりも深く形成されたゲートトレンチ（１１）内に、該ゲートトレンチの内壁面を覆うゲート絶縁膜（１２）と該ゲート絶縁膜の上に配置されたゲート電極（１３）とを備えて構成され、一方向を長手方向として複数本がストライプ状に並べられたトレンチゲート構造と、
    前記ゲート電極および前記ゲート絶縁膜を覆うと共にコンタクトホールが形成された層間絶縁膜（１４）と、
    前記コンタクトホールを通じて、前記ソース領域にオーミック接触させられたソース電極（１５）と、
    前記基板の裏面側に形成されたドレイン電極（１６）と、を含む前記半導体素子を備え、
    前記ソース領域は、前記ベース領域側に形成されたエピタキシャル成長層によって構成されている第１ソース領域（８ａ）と、前記ソース電極に接すると共に前記第１ソース領域よりも第１導電型不純物濃度が高くされたイオン注入層によって構成されている第２ソース領域（８ｂ）と、を有し、
    前記第１ソース領域は、前記ベース領域に接して形成されており、厚さが０．２～０．５μｍ、不純物濃度が２．０×１０１６～１．０×１０１７／ｃｍ３とされ、
    前記第２ソース領域は、厚さが０．１μｍ以上とされていると共に、第２導電型不純物濃度が１．０×１０１８～５．０×１０１９／ｃｍ３とされている炭化珪素半導体装置。
  2. 反転型の半導体素子を備えている炭化珪素半導体装置であって、
    炭化珪素からなる第１または第２導電型の基板（１）と、
    前記基板の上に形成され、前記基板よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２、３、５）と、
    前記ドリフト層の上に形成された第２導電型の炭化珪素からなるベース領域（６）と、
    前記ベース領域の上に形成され、前記ドリフト層よりも第１導電型不純物濃度が高くされた第１導電型の炭化珪素からなるソース領域（８）と、
    前記ソース領域の表面から前記ベース領域よりも深く形成されたゲートトレンチ（１１）内に、該ゲートトレンチの内壁面を覆うゲート絶縁膜（１２）と該ゲート絶縁膜の上に配置されたゲート電極（１３）とを備えて構成され、一方向を長手方向として複数本がストライプ状に並べられたトレンチゲート構造と、
    前記ゲート電極および前記ゲート絶縁膜を覆うと共にコンタクトホールが形成された層間絶縁膜（１４）と、
    前記コンタクトホールを通じて、前記ソース領域にオーミック接触させられたソース電極（１５）と、
    前記基板の裏面側に形成されたドレイン電極（１６）と、を含む前記半導体素子を備え、
    前記ソース領域は、前記ベース領域側に形成されたエピタキシャル成長層によって構成されている第１ソース領域（８ａ）と、前記ソース電極に接すると共に前記第１ソース領域よりも第１導電型不純物濃度が高くされたイオン注入層によって構成されている第２ソース領域（８ｂ）と、を有し、
    前記ベース領域と前記ソース領域との間には、厚さが０．０５～０．２μｍとされ、キャリア濃度が１．０×１０１６／ｃｍ３以下とされたノンドープ層（７）が備えられている炭化珪素半導体装置。
  3. 前記第１ソース領域は、厚さが０．２～０．５μｍとされ、不純物濃度が２．０×１０１６～１．０×１０１７／ｃｍ３とされ、
    前記第２ソース領域は、厚さが０．１μｍ以上とされていると共に、第２導電型不純物濃度が１．０×１０１８～５．０×１０１９／ｃｍ３とされている請求項２に記載の炭化珪素半導体装置。
  4. 前記ゲートトレンチは、前記第２ソース領域と対応する部分において丸みを有して傾斜している請求項１または２に記載の炭化珪素半導体装置。
  5. 反転型の半導体素子を備えた炭化珪素半導体装置の製造方法であって、
    炭化珪素からなる第１または第２導電型の基板（１）を用意することと、
    前記基板の上に、前記基板よりも低不純物濃度の第１導電型の炭化珪素からなるドリフト層（２、３、５）を形成することと、
    前記ドリフト層の上に、第２導電型の炭化珪素からなるベース領域（６）を形成することと、
    前記ベース領域の上に、前記ドリフト層よりも第１導電型不純物濃度が高くされた第１導電型の炭化珪素からなり、前記ベース領域側に配置される第１ソース領域（８ａ）と該第１ソース領域の上に該第１ソース領域よりも高不純物濃度とされた第２ソース領域（８ｂ）とを有するソース領域（８）を形成することと、
    前記ソース領域の表面から前記ベース領域よりも深いゲートトレンチ（１１）を、一方向を長手方向としてストライプ状に複数本形成したのち、前記ゲートトレンチの内壁面にゲート絶縁膜（１２）を形成すると共に、前記ゲート絶縁膜の上にゲート電極（１３）を形成することでトレンチゲート構造を形成することと、
    前記ソース領域に電気的に接続されるソース電極（１５）を形成することと、
    前記基板の裏面側にドレイン電極（１６）を形成することと、を含み、
    前記ベース領域を形成することでは、前記ベース領域をエピタキシャル成長によって形成し、
    前記ソース領域を形成することでは、前記第１ソース領域を前記ベース領域の表面にエピタキシャル成長によって形成したのち、前記第１ソース領域に対して第１導電型不純物をイオン注入することで前記第２ソース領域を形成し、前記第１ソース領域を前記ベース領域に接しつつ厚さが０．２～０．５μｍ、不純物濃度が２．０×１０１６～１．０×１０１７／ｃｍ３として形成すると共に、前記第２ソース領域を厚さが０．１μｍ以上、第２導電型不純物濃度が１．０×１０１８～５．０×１０１９／ｃｍ３として形成する炭化珪素半導体装置の製造方法。
  6. 反転型の半導体素子を備えた炭化珪素半導体装置の製造方法であって、
    炭化珪素からなる第１または第２導電型の基板（１）を用意することと、
    前記基板の上に、前記基板よりも低不純物濃度の第１導電型の炭化珪素からなるドリフト層（２、３、５）を形成することと、
    前記ドリフト層の上に、第２導電型の炭化珪素からなるベース領域（６）を形成することと、
    前記ベース領域の上に、厚さが０．０５～０．２μｍとされ、キャリア濃度が１．０×１０１６／ｃｍ３以下とされたノンドープ層（７）を形成することと、
    前記ノンドープ層の上に、前記ドリフト層よりも第１導電型不純物濃度が高くされた第１導電型の炭化珪素からなり、前記ベース領域側に配置される第１ソース領域（８ａ）と該第１ソース領域の上に該第１ソース領域よりも高不純物濃度とされた第２ソース領域（８ｂ）とを有するソース領域（８）を形成することと、
    前記ソース領域の表面から前記ベース領域よりも深いゲートトレンチ（１１）を、一方向を長手方向としてストライプ状に複数本形成したのち、前記ゲートトレンチの内壁面にゲート絶縁膜（１２）を形成すると共に、前記ゲート絶縁膜の上にゲート電極（１３）を形成することでトレンチゲート構造を形成することと、
    前記ソース領域に電気的に接続されるソース電極（１５）を形成することと、
    前記基板の裏面側にドレイン電極（１６）を形成することと、を含み、
    前記ベース領域を形成することでは、前記ベース領域をエピタキシャル成長によって形成し、
    前記ソース領域を形成することでは、前記第１ソース領域をエピタキシャル成長によって形成したのち、前記第１ソース領域に対して第１導電型不純物をイオン注入することで前記第２ソース領域を形成する炭化珪素半導体装置の製造方法。
  7. 前記ベース領域を形成することと前記ノンドープ層を形成することとは、同じエピタキシャル成長装置内において、温度を維持したまま連続的に行われる請求項６に記載の炭化珪素半導体装置の製造方法。
  8. 前記ベース領域を形成することから前記第１ソース領域を形成することまでは、同じエピタキシャル成長装置内において、温度を維持したまま連続的に行われる請求項６または７に記載の炭化珪素半導体装置の製造方法。
  9. 測定対象層となるｎ型の炭化珪素層（２、５、８ａ）をエピタキシャル成長させることと、
    前記炭化珪素層をエピタキシャル成長させたのちに、前記炭化珪素層の表面電子を安定化させることと、
    前記表面電子の安定化後に、電荷を塗布して前記炭化珪素層の表面を帯電させたのち、前記炭化珪素層の表面電位を測定することによって該炭化珪素層のｎ型不純物濃度を測定することと、を含む炭化珪素半導体装置の製造方法。
  10. 前記炭化珪素層の表面電子を安定化させることは、前記炭化珪素層を形成したのち、大気雰囲気下において１０時間以上保持することである、請求項９に記載の炭化珪素半導体装置の製造方法。
  11. 前記炭化珪素層の表面電子を安定化させることは、前記炭化珪素層を形成したのち、該炭化珪素層の表面を酸洗浄することである、請求項９に記載の炭化珪素半導体装置の製造方法。
  12. 前記酸洗浄することは、塩酸過酸化水素水溶液、硫酸過酸化水素水溶液、オゾン洗浄のいずれか１つを用いた洗浄である、請求項１１に記載の炭化珪素半導体装置の製造方法。
  13. 炭化珪素バルク基板（１）の上に、ｎ型層（２）をエピタキシャル成長させることを含み、
    前記炭化珪素層の表面電子を安定化させることは、前記ｎ型層を前記炭化珪素層として、該ｎ型層の表面電子を安定化させることであり、
    前記ｎ型不純物濃度を測定することは、前記ｎ型層のｎ型不純物濃度を測定することである、請求項９ないし１２のいずれか１つに記載の炭化珪素半導体装置の製造方法。
  14. 炭化珪素バルク基板（１）の上に、エピタキシャル成長層（３）を形成することと、
    前記エピタキシャル成長層に対して不純物のイオン注入を行って不純物層（４）を形成することと、
    前記エピタキシャル成長層および前記不純物層の上に、ｎ型層（８ａ）をエピタキシャル成長させることを含み、
    前記炭化珪素層の表面電子を安定化させることは、前記ｎ型層を前記炭化珪素層として、該ｎ型層の表面電子を安定化させることであり、
    前記ｎ型不純物濃度を測定することは、前記ｎ型層のｎ型不純物濃度を測定することである、請求項９ないし１２のいずれか１つに記載の炭化珪素半導体装置の製造方法。
JP2020008376A 2019-02-27 2020-01-22 炭化珪素半導体装置およびその製造方法 Active JP7140148B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080016354.9A CN113498544B (zh) 2019-02-27 2020-02-13 碳化硅半导体装置及其制造方法
PCT/JP2020/005592 WO2020175157A1 (ja) 2019-02-27 2020-02-13 炭化珪素半導体装置およびその製造方法
CN202311330705.5A CN117276345A (zh) 2019-02-27 2020-02-13 碳化硅半导体装置的制造方法
US17/410,044 US20210384343A1 (en) 2019-02-27 2021-08-24 Silicon carbide semiconductor device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019034380 2019-02-27
JP2019034380 2019-02-27

Publications (3)

Publication Number Publication Date
JP2020141130A JP2020141130A (ja) 2020-09-03
JP2020141130A5 JP2020141130A5 (ja) 2021-03-11
JP7140148B2 true JP7140148B2 (ja) 2022-09-21

Family

ID=72280700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020008376A Active JP7140148B2 (ja) 2019-02-27 2020-01-22 炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20210384343A1 (ja)
JP (1) JP7140148B2 (ja)
CN (1) CN113498544B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116325170A (zh) * 2020-10-22 2023-06-23 三菱电机株式会社 半导体装置
JP2022149402A (ja) * 2021-03-25 2022-10-06 株式会社デンソー 半導体装置とその製造方法
JP7114824B1 (ja) * 2021-09-17 2022-08-08 ヌヴォトンテクノロジージャパン株式会社 半導体装置
CN113990923B (zh) * 2021-10-20 2023-04-04 电子科技大学 一种集成沟道二极管的碳化硅双槽mosfet
CN117378049A (zh) 2021-12-17 2024-01-09 富士电机株式会社 半导体装置
KR102593101B1 (ko) * 2022-03-11 2023-10-24 화인칩스 주식회사 파워 모스펫
CN114678277B (zh) * 2022-05-27 2022-08-16 深圳平创半导体有限公司 中心注入p+屏蔽区的***栅平面mosfet及其制造方法
CN116314338B (zh) * 2023-05-18 2023-08-01 深圳平创半导体有限公司 一种半导体结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013118437A1 (ja) 2012-02-10 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
WO2013172079A1 (ja) 2012-05-15 2013-11-21 三菱電機株式会社 半導体装置及びその製造方法
WO2014196164A1 (ja) 2013-06-05 2014-12-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2018082114A (ja) 2016-11-18 2018-05-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018518063A (ja) 2015-06-05 2018-07-05 セミラボ セミコンダクター フィジックス ラボラトリー カンパニー リミテッドＳＥＭＩＬＡＢ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｈｙｓｉｃｓ Ｌａｂｏｒａｔｏｒｙ Ｃｏ．，Ｌｔｄ． 一定の表面電位コロナ帯電を用いた半導体ドーピングの測定
JP2019016775A (ja) 2017-07-07 2019-01-31 株式会社デンソー 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5767430B2 (ja) * 2007-08-10 2015-08-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP4793390B2 (ja) * 2008-02-13 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2009283540A (ja) * 2008-05-20 2009-12-03 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
DE112015007172B4 (de) * 2015-12-07 2022-10-27 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit
JP6648743B2 (ja) * 2016-10-05 2020-02-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6740986B2 (ja) * 2017-08-31 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US10957792B2 (en) * 2018-08-14 2021-03-23 Infineon Technologies Ag Semiconductor device with latchup immunity
JP7243094B2 (ja) * 2018-09-11 2023-03-22 富士電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013118437A1 (ja) 2012-02-10 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
WO2013172079A1 (ja) 2012-05-15 2013-11-21 三菱電機株式会社 半導体装置及びその製造方法
WO2014196164A1 (ja) 2013-06-05 2014-12-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2018518063A (ja) 2015-06-05 2018-07-05 セミラボ セミコンダクター フィジックス ラボラトリー カンパニー リミテッドＳＥＭＩＬＡＢ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｈｙｓｉｃｓ Ｌａｂｏｒａｔｏｒｙ Ｃｏ．，Ｌｔｄ． 一定の表面電位コロナ帯電を用いた半導体ドーピングの測定
JP2018082114A (ja) 2016-11-18 2018-05-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2019016775A (ja) 2017-07-07 2019-01-31 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN113498544A (zh) 2021-10-12
JP2020141130A (ja) 2020-09-03
CN113498544B (zh) 2023-10-27
US20210384343A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
JP7140148B2 (ja) 炭化珪素半導体装置およびその製造方法
KR101613930B1 (ko) 탄화규소 반도체 장치 및 그 제조 방법
JP7180402B2 (ja) 半導体装置
JP4738562B2 (ja) 半導体装置の製造方法
US11201216B2 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
US20210183995A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
KR101750387B1 (ko) 탄화규소 반도체 장치
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
US20120012929A1 (en) Semiconductor device
JPWO2017064949A1 (ja) 半導体装置および半導体装置の製造方法
US9006748B2 (en) Semiconductor device and method for manufacturing same
KR20120125401A (ko) 전력용 반도체 장치, 파워 모듈 및 전력용 반도체 장치의 제조 방법
JP2007027266A (ja) 半導体素子及びその製造方法
JP2013214661A (ja) 炭化珪素半導体装置およびその製造方法
US20160155821A1 (en) Methods for Producing a Vertical Semiconductor and a Trench Gate Field Effect Semiconductor Device
JP5817204B2 (ja) 炭化珪素半導体装置
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
JP7127546B2 (ja) 半導体装置
JP2019165164A (ja) 炭化珪素半導体装置およびその製造方法
JP2020109809A (ja) 半導体装置
CN117276345A (zh) 碳化硅半导体装置的制造方法
US20230253458A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
WO2020129175A1 (ja) 半導体装置
JP2022182509A (ja) 半導体装置およびその製造方法
JP2020098836A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200213

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20201030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20201030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220822

R151 Written notification of patent or utility model registration

Ref document number: 7140148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151