JP7114824B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7114824B1
JP7114824B1 JP2022522573A JP2022522573A JP7114824B1 JP 7114824 B1 JP7114824 B1 JP 7114824B1 JP 2022522573 A JP2022522573 A JP 2022522573A JP 2022522573 A JP2022522573 A JP 2022522573A JP 7114824 B1 JP7114824 B1 JP 7114824B1
Authority
JP
Japan
Prior art keywords
length
source
region
semiconductor device
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022522573A
Other languages
English (en)
Other versions
JPWO2023042359A1 (ja
JPWO2023042359A5 (ja
Inventor
浩尚 中村
亮介 大河
翼 井上
晃 木村
英司 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Application granted granted Critical
Publication of JP7114824B1 publication Critical patent/JP7114824B1/ja
Publication of JPWO2023042359A1 publication Critical patent/JPWO2023042359A1/ja
Publication of JPWO2023042359A5 publication Critical patent/JPWO2023042359A5/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

第１のソース領域（１４）と、第１のボディ領域（１８）が第１のソース電極（１１）に接続する第１の接続部（１８Ａ）とが、第１のトレンチ（１７）が延在する第１の方向（Ｙ方向）に交互かつ周期的に設置される第１の縦型電界効果トランジスタ（１０）において、第１の方向（Ｙ方向）に直交する第２の方向（Ｘ方向）において、隣り合う第１のトレンチ（１７）と第１のトレンチ（１７）との間の距離Ｌｘｍと第１のトレンチ（１７）の内部幅Ｌｘｒが、Ｌｘｍ≦Ｌｘｒ≦０．２０μｍの関係にあり、第１の接続部（１８Ａ）の長さは、第１のゲート導体（１５）に仕様の値の電圧を印加し、仕様の値の電流を流すときの第１の縦型電界効果トランジスタ（１０）のオン抵抗が、第１の接続部（１８Ａ）の長さをさらに短くしても著しく低減することのない収束域にある。

Description

特許法第３０条第２項適用 令和２年９月１７日に顧客にサンプルを発送した
本開示は、半導体装置に関し、特には、チップサイズパッケージ型の半導体装置に関する。
従来、縦型電界効果トランジスタとして、特許文献１には、直交型の縦型電界効果トランジスタの構造が開示されており、直交型の構造がオン抵抗の低減に有効であることが示されている。また特許文献２には、平行型の縦型電界効果トランジスタの構造が開示されており、平行型の構造がターンオフ時の耐量の向上に有効であることが示されている。
特許第３９９９２２５号公報 米国特許第５３６６９１４号明細書
しかしながら、特許文献１に開示された直交型の構造はオン抵抗の低減に特化した特徴があり、そのためにターンオフ時の耐量を向上しにくい。逆に特許文献２に開示された平行型の構造はターンオフ時の耐量の向上に特化した特徴があり、そのためにオン抵抗を低減しにくい。よって、両方の特性を共に向上させることは困難である。つまり、従来の縦型電界効果トランジスタには、オン抵抗の低減とターンオフ時の耐量の向上にトレードオフの関係がある。
そこで、縦型電界効果トランジスタにおいて、オン抵抗を低減すると共に、ターンオフ時に寄生バイポーラトランジスタがオンして破壊に至らないよう、ターンオフ時の耐量を向上することが求められている。
上記の課題を解決するために、本開示に係る半導体装置は、フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、シリコンからなり第１導電型の不純物を含む半導体基板と、前記半導体基板上に接して形成され、前記半導体基板の前記第１導電型の不純物の濃度より低い濃度の前記第１導電型の不純物を含む低濃度不純物層と、前記低濃度不純物層の表面に形成された前記第１導電型と異なる第２導電型のボディ領域と、前記ボディ領域の表面に形成された前記第１導電型のソース領域と、前記ソース領域と電気的に接続されたソース電極と、前記半導体基板上面と平行な第１の方向に延在し、かつ前記第１の方向と直交する第２の方向において等間隔に、前記低濃度不純物層上面から前記ボディ領域を貫通して前記低濃度不純物層の一部までの深さに形成された複数のトレンチと、前記複数のトレンチの表面の少なくとも一部を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート導体と、前記ボディ領域と前記ソース電極とを電気的に接続する接続部と、を有する縦型電界効果トランジスタを備え、前記縦型電界効果トランジスタには、前記第１の方向において、前記ソース領域と前記接続部とが交互かつ周期的に設置されており、前記第２の方向において隣り合う前記トレンチとトレンチとの間の距離をＬｘｍ［μｍ］、１の前記トレンチの内部幅をＬｘｒ［μｍ］としたとき、Ｌｘｍ≦Ｌｘｒ≦０．２０μｍが成り立ち、前記縦型電界効果トランジスタの仕様最大電圧をＶｓｓ［Ｖ］とするとき、前記第１の方向における１の前記ソース領域の長さＬＳ［μｍ］と、前記第１の方向における１の前記接続部の長さＬＢ［μｍ］がＬＢ＜０．３５μｍかつＬＳ≦０．１２×Ｖｓｓ×Ｌｘｍ－０．７６×Ｌｘｍ－０．０５×Ｖｓｓ＋１．２６［μｍ］の関係にある半導体装置であることを特徴とする。
本開示により、オン抵抗の低減とターンオフ時の耐量の向上とを両立できる半導体装置が提供される。つまり、オン抵抗の低減とターンオフ時の耐量の向上を両立させることができ、近年求められる高耐圧・低抵抗の回路仕様を容易に実現することができる。
図１は、実施形態１に係る半導体装置の構造の一例を示す断面模式図である。 図２Ａは、実施形態１に係る半導体装置の構造の一例を示す平面模式図である。 図２Ｂは、実施形態１に係る半導体装置に流れる主電流を示す断面模式図である。 図３Ａは、実施形態１に係る第１のトランジスタの略単位構成の平面模式図である。 図３Ｂは、実施形態１に係る第１のトランジスタの略単位構成の斜視模式図である。 図４Ａは、実施形態１に係る第１のトランジスタの構造の一例を示す断面模式図である。 図４Ｂは、実施形態１に係る第１のトランジスタの構造の一例を示す平面模式図である。 図４Ｃは、実施形態１に係る第１のトランジスタの構造の一例を示す断面模式図である。 図４Ｄは、実施形態１に係る第１のトランジスタの構造の一例を示す平面模式図である。 図４Ｅは、実施形態１に係る第１のトランジスタの構造の一例を示す断面模式図である。 図４Ｆは、実施形態１に係る第１のトランジスタの構造の一例を示す平面模式図である。 図５Ａ－１は、実施形態１に係る第１のトランジスタの駆動時の電流密度のシミュレーションに用いた構造を示す図である。 図５Ａ－２は、実施形態１に係る第１のトランジスタの駆動時の電流密度をシミュレーションした結果を示す図である。 図５Ａ－３は、図５Ａ－１と図５Ａ－２を重ね合わせたものを示した図である。 図５Ｂ－１は、実施形態１に係る第１のトランジスタの駆動時の電流密度のシミュレーションに用いた構造を示す図である。 図５Ｂ－２は、実施形態１に係る第１のトランジスタの駆動時の電流密度をシミュレーションした結果を示す図である。 図５Ｂ－３は、図５Ｂ－１と図５Ｂ－２を重ね合わせたものを示した図である。 図６は、駆動時におけるソース領域からの導通領域の拡大と、ゲート導体への印加電圧との関係を示すグラフを示す図である。 図７は、オン抵抗と、ソース領域の長さの接続部の長さに対する比との関係を示すグラフを示す図である。 図８は、実施形態１に係る第１のトランジスタの仕様に示されるオン抵抗の一例を示した表を示す図である。 図９Ａは、実施形態１に係り、所望のターンオフ時耐圧を上回るのに必要な第１の方向におけるソース領域の最大の長さと、トレンチとトレンチとの間の距離との関係を示すグラフを示す図である。 図９Ｂは、実施形態１に係り、所望のターンオフ時耐圧を上回るのに必要な第１の方向におけるソース領域の最大の長さと、トレンチとトレンチとの間の距離との線形関係における傾きを示すグラフを示す図である。 図９Ｃは、実施形態１に係り、所望のターンオフ時耐圧を上回るのに必要な第１の方向におけるソース領域の最大の長さと、トレンチとトレンチとの間の距離との線形関係における切片を示すグラフを示す図である。 図１０は、実施形態１に係り、本開示の効果を得るために必要な、第１の方向におけるソース領域の長さと、接続部の長さの関係の一例を示すグラフを示す図である。 図１１Ａは、実施形態３に係る第１のトランジスタの構造の一例を示す断面模式図である。 図１１Ｂは、実施形態３に係る第１のトランジスタの構造の一例を示す断面模式図である。 図１１Ｃは、実施形態３に係る第１のトランジスタの構造の一例を示す断面模式図である。 図１１Ｄは、実施形態３に係る第１のトランジスタの構造の一例を示す断面模式図である。
（実施形態１）
［１．半導体装置の構造］
以下では、本開示における縦型電界効果トランジスタの直交型構造についてデュアル構成を例にとって説明する。デュアル構成であることは必須ではなく、シングル構成の縦型電界効果トランジスタであってもよく、トリプル以上の構成の縦型電界効果トランジスタであってもよい。
図１は半導体装置１の構造の一例を示す断面図である。図２Ａはその平面図であり、半導体装置１の大きさや形状、電極パッドの配置は一例である。図２Ｂは、半導体装置１に流れる主電流を模式的に示す断面図である。図１および図２Ｂは、図２ＡのＩ－Ｉにおける切断面である。
図１および図２Ａに示すように、半導体装置１は、半導体層４０と、金属層３０と、半導体層４０内の第１の領域Ａ１に形成された第１の縦型電界効果トランジスタ１０（以下、「トランジスタ１０」とも称する。）と、半導体層４０内の第２の領域Ａ２に形成された第２の縦型電界効果トランジスタ２０（以下、「トランジスタ２０」とも称する。）と、を有する。ここで、図２Ａに示すように、第１の領域Ａ１と第２の領域Ａ２とは、半導体層４０の平面視（つまり、上面視）において互いに隣接する。図２Ａでは第１の領域Ａ１と第２の領域Ａ２の仮想的な境界９０Ｃを破線で示している。
半導体層４０は、半導体基板３２と低濃度不純物層３３とが積層されて構成される。半導体基板３２は、半導体層４０の裏面側に配置され、第１導電型の不純物を含むシリコンからなる。低濃度不純物層３３は、半導体層４０の表面側に配置され、半導体基板３２に接触して形成され、半導体基板３２の第１導電型の不純物の濃度より低い濃度の第１導電型の不純物を含む。低濃度不純物層３３は、例えば、エピタキシャル成長により半導体基板３２上に形成されてもよい。なお、低濃度不純物層３３はトランジスタ１０およびトランジスタ２０のドリフト層でもあり、本明細書中ではドリフト層とよぶこともある。
金属層３０は、半導体層４０の裏面側に接触して形成され、銀（Ａｇ）もしくは銅（Ｃｕ）からなる。なお、金属層３０には、金属材料の製造工程において不純物として混入する金属以外の元素が微量に含まれていてもよい。また、金属層３０は半導体層４０の裏面側の全面に形成されていてもいなくてもどちらでもよい。
図１および図２Ａに示すように、低濃度不純物層３３の第１の領域Ａ１には、第１導電型と異なる第２導電型の不純物を含む第１のボディ領域１８が形成されている。第１のボディ領域１８には、第１導電型の不純物を含む第１のソース領域１４、第１のゲート導体１５、および第１のゲート絶縁膜１６が形成されている。第１のゲート導体１５、第１のゲート絶縁膜１６は、半導体基板３２上面と平行な第１の方向（Ｙ軸方向）に延在し、かつ第１の方向（Ｙ方向）と直交する第２の方向（Ｘ方向）において等間隔に、半導体層４０の上面から第１のボディ領域１８を貫通して低濃度不純物層３３の一部までの深さに形成された複数の第１のトレンチ１７の内部に、それぞれ形成されている。第１のソース電極１１は部分１２と部分１３とからなり、部分１２は、部分１３を介して第１のソース領域１４および第１のボディ領域１８に接続されている。第１のゲート導体１５は半導体層４０の内部に埋め込まれた、埋め込みゲート電極であり、第１のゲート電極パッド１１９に電気的に接続される。
第１のソース電極１１の部分１２は、フェイスダウン実装におけるリフロー時にはんだと接合される層であり、限定されない一例として、ニッケル、チタン、タングステン、パラジウムのうちのいずれか１つ以上を含む金属材料で構成されてもよい。部分１２の表面には、金などのめっきが施されてもよい。
第１のソース電極１１の部分１３は、部分１２と半導体層４０とを接続する層であり、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか１つ以上を含む金属材料で構成されてもよい。
低濃度不純物層３３の第２の領域Ａ２には、第２導電型の不純物を含む第２のボディ領域２８が形成されている。第２のボディ領域２８には、第１導電型の不純物を含む第２のソース領域２４、第２のゲート導体２５、および第２のゲート絶縁膜２６が形成されている。第２のゲート導体２５、第２のゲート絶縁膜２６は、半導体層４０の上面から第２のボディ領域２８を貫通して低濃度不純物層３３の一部までの深さに形成された複数の第２のトレンチ２７の内部に、それぞれ形成されている。第２のソース電極２１は部分２２と部分２３とからなり、部分２２は、部分２３を介して第２のソース領域２４および第２のボディ領域２８に接続されている。第２のゲート導体２５は半導体層４０の内部に埋め込まれた、埋め込みゲート電極であり、第２のゲート電極パッド１２９に電気的に接続される。
第２のソース電極２１の部分２２は、フェイスダウン実装におけるリフロー時にはんだと接合される層であり、限定されない一例として、ニッケル、チタン、タングステン、パラジウムのうちのいずれか１つ以上を含む金属材料で構成されてもよい。部分２２の表面には、金などのめっきが施されてもよい。
第２のソース電極２１の部分２３は、部分２２と半導体層４０とを接続する層であり、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか１つ以上を含む金属材料で構成されてもよい。
トランジスタ１０およびトランジスタ２０の上記構成により、半導体基板３２は、トランジスタ１０の第１のドレイン領域およびトランジスタ２０の第２のドレイン領域が共通化された、共通ドレイン領域として機能する。低濃度不純物層３３の、半導体基板３２に接する側の一部も、共通ドレイン領域として機能する場合がある。また金属層３０はトランジスタ１０のドレイン電極およびトランジスタ２０のドレイン電極が共通化された、共通ドレイン電極として機能する。
図１に示すように、第１のボディ領域１８は、開口を有する層間絶縁層３４で覆われ、層間絶縁層３４の開口を通して、第１のソース領域１４に接続される第１のソース電極１１の部分１３が設けられている。層間絶縁層３４および第１のソース電極の部分１３は、開口を有するパッシベーション層３５で覆われ、パッシベーション層３５の開口を通して第１のソース電極の部分１３に接続される部分１２が設けられている。
第２のボディ領域２８は、開口を有する層間絶縁層３４で覆われ、層間絶縁層３４の開口を通して、第２のソース領域２４に接続される第２のソース電極２１の部分２３が設けられている。層間絶縁層３４および第２のソース電極の部分２３は、開口を有するパッシベーション層３５で覆われ、パッシベーション層３５の開口を通して第２のソース電極の部分２３に接続される部分２２が設けられている。
したがって複数の第１のソース電極パッド１１６および複数の第２のソース電極パッド１２６は、それぞれ第１のソース電極１１および第２のソース電極２１が半導体装置１の表面に部分的に露出した領域、いわゆる端子の部分を指す。同様に、１以上の第１のゲート電極パッド１１９および１以上の第２のゲート電極パッド１２９は、それぞれ第１のゲート電極１９（図１、図２Ａ、図２Ｂには図示せず。）および第２のゲート電極２９（図１、図２Ａ、図２Ｂには図示せず。）が半導体装置１の表面に部分的に露出した領域、いわゆる端子の部分を指す。
半導体装置１において、例えば、第１導電型をＮ型、第２導電型をＰ型として、第１のソース領域１４、第２のソース領域２４、半導体基板３２、および、低濃度不純物層３３はＮ型半導体であり、かつ、第１のボディ領域１８および第２のボディ領域２８はＰ型半導体であってもよい。
また、半導体装置１において、例えば、第１導電型をＰ型、第２導電型をＮ型として、第１のソース領域１４、第２のソース領域２４、半導体基板３２、および、低濃度不純物層３３はＰ型半導体であり、かつ、第１のボディ領域１８および第２のボディ領域２８はＮ型半導体であってもよい。
以下の説明では、トランジスタ１０とトランジスタ２０とが、第１導電型をＮ型、第２導電型をＰ型とした、いわゆるＮチャネル型トランジスタの場合として、半導体装置１の導通動作について説明する。
なお、ここではトランジスタ１０とトランジスタ２０については、機能、特性、構造等に何ら差異のない、対称性が備わることを前提に説明した。図１、図２Ａ、図２Ｂも対称性を前提に描画しているが、本開示におけるチップサイズパッケージ型の、デュアル構成の縦型電界効果トランジスタにおいては、対称性は必ずしも必要な条件ではない。
［２．直交型の構成］
図３Ａおよび図３Ｂは、それぞれ、半導体装置１のＸ方向およびＹ方向に繰り返し形成される、トランジスタ１０（またはトランジスタ２０）の略単位構成の、平面図および斜視図である。図３Ａおよび図３Ｂでは、分かりやすくするために半導体基板３２、第１のソース電極１１（または第２のソース電極２１）は図示していない。なおＹ方向とは、半導体層４０の上面と平行し、第１のトレンチ１７および第２のトレンチ２７が延在する方向（第１の方向）である。またＸ方向とは、半導体層４０の上面と平行し、Ｙ方向に直交する方向（第２の方向）のことをいう。
図３Ａおよび図３Ｂに示すように、トランジスタ１０には、第１のボディ領域１８と第１のソース電極１１とを電気的に接続する第１の接続部１８Ａが備わる。第１の接続部１８Ａは、第１のボディ領域１８のうち、第１のソース領域１４が形成されていない領域であり、第１のボディ領域１８と同じ第２導電型の不純物を含む。第１のソース領域１４と第１の接続部１８Ａとは、Ｙ方向に沿って交互に、かつ周期的に繰り返し配置される。トランジスタ２０についても同様である。
半導体装置１において、第１のソース電極１１に高電圧および第２のソース電極２１に低電圧を印加し、第２のソース電極２１を基準として第２のゲート電極２９（第２のゲート導体２５）にしきい値以上の電圧を印加すると、第２のボディ領域２８中の第２のゲート絶縁膜２６の近傍に導通チャネルが形成される。その結果、第１のソース電極１１－第１の接続部１８Ａ－第１のボディ領域１８－低濃度不純物層３３－半導体基板３２－金属層３０－半導体基板３２－低濃度不純物層３３－第２のボディ領域２８に形成された導通チャネル－第２のソース領域２４－第２のソース電極２１という経路で主電流が流れて半導体装置１が導通状態となる。なお、この導通経路における、第２のボディ領域２８と低濃度不純物層３３との接触面にはＰＮ接合があり、ボディダイオードとして機能している。また、この主電流は金属層３０を流れるため、金属層３０を厚くすることで、主電流経路の断面積が拡大し、半導体装置１のオン抵抗は低減できる。
同様に、半導体装置１において、第２のソース電極２１に高電圧および第１のソース電極１１に低電圧を印加し、第１のソース電極１１を基準として第１のゲート電極１９（第１のゲート導体１５）にしきい値以上の電圧を印加すると、第１のボディ領域１８中の第１のゲート絶縁膜１６の近傍に導通チャネルが形成される。その結果、第２のソース電極２１－第２の接続部２８Ａ－第２のボディ領域２８－低濃度不純物層３３－半導体基板３２－金属層３０－半導体基板３２－低濃度不純物層３３－第１のボディ領域１８に形成された導通チャネル－第１のソース領域１４－第１のソース電極１１という経路で主電流が流れて半導体装置１が導通状態となる。なお、この導通経路における、第１のボディ領域１８と低濃度不純物層３３との接触面にはＰＮ接合があり、ボディダイオードとして機能している。
以降ではＹ方向における第１のソース領域１４の長さをＬＳ１と記し、Ｙ方向における第２のソース領域２４の長さをＬＳ２と記す。ソース領域の長さについて、第１のソース領域１４と第２のソース領域２４を言い分けないときは、ＬＳと記す。またＹ方向における第１の接続部１８Ａの長さをＬＢ１と記し、Ｙ方向における第２の接続部２８Ａの長さをＬＢ２と記す。接続部の長さについて、第１の接続部１８Ａと第２の接続部２８Ａを言い分けないときは、ＬＢと記す。
シングル構成の縦型電界効果トランジスタについては、概ねデュアル構成の縦型電界効果トランジスタの片側（トランジスタ１０）のみで形成されるものと認識してよい。ただしチップサイズパッケージ型では、第１のソース電極パッド１１６、第１のゲート電極パッド１１９を備える半導体層４０の表面側に、さらにドレイン電極パッドを設ける必要がある。この場合、半導体層４０の裏面側に備わるドレイン層と電気的に接続するドレイン引き出し構造を、半導体層４０の表面側から形成しておく必要がある。
［３．直交型構造におけるベース抵抗］
トランジスタ１０（またはトランジスタ２０）には、構造上、寄生バイポーラトランジスタが備わっている。寄生バイポーラトランジスタは、駆動していた半導体装置をオフした時（ターンオフ時）にオンしやすく、オフする直前までの駆動電圧が大きいほどオンしやすい。半導体装置１をオフした時、寄生バイポーラトランジスタがオンしない駆動電圧のうち最大のものを、本願ではターンオフ時耐圧（Ｖｏｆｆ）とよぶ。例えば１０Ｖ駆動時からのオフでは寄生バイポーラトランジスタがオンしない一方で、１１Ｖ駆動時からのオフでは寄生バイポーラトランジスタがオンすることが分かった場合、その半導体装置のターンオフ時耐圧は１０Ｖ以上１１Ｖ未満である。なお、半導体装置１がデュアル構成のＮ導電型の縦型電界効果トランジスタである場合、駆動電圧とはソース－ソース間電圧（ＶＳＳ）のことであり、シングル構成の縦型電界効果トランジスタである場合、駆動電圧とはドレイン－ソース間電圧（ＶＤＳ）のことである。また半導体装置１がデュアル構成のＰ導電型の縦型電界効果トランジスタである場合、駆動電圧とはドレイン－ドレイン間電圧（ＶＤＤ）のことである。駆動とは、ゲート導体に電圧を印加してソース－ソース間（もしくはドレイン－ソース間、あるいはドレイン－ドレイン間）に電流を導通している状態のことをいい、特にことわらない限り、線形領域の条件で導通させることをいうものとする。
少なくとも半導体装置１には、ソース－ソース間仕様最大電圧（もしくはドレイン－ソース間仕様最大電圧、あるいはドレイン－ドレイン間仕様最大電圧、またはこれらを区別せずに、仕様最大電圧と称する場合もある）以上のターンオフ時耐圧を持たせることが求められる。尚、仕様最大電圧とは当該トランジスタの製品仕様書に記載される最大定格電圧のことである。寄生バイポーラトランジスタがオンしやすいかどうかは、寄生バイポーラトランジスタのベース抵抗Ｒｂ［Ω］と関係している。ベース抵抗Ｒｂ１［Ω］とは、第１の接続部１８Ａから第１のボディ領域１８の経路において、第１のソース電極１１から見たインピーダンスが最大となる第１のボディ領域１８中の位置までのインピーダンス（以下、第１のインピーダンスと記す場合がある）であり、ベース抵抗Ｒｂ２［Ω］とは、第２の接続部２８Ａから第２のボディ領域２８の経路において、第２のソース電極２１から見たインピーダンスが最大となる第２のボディ領域２８中の位置までのインピーダンス（以下、第２のインピーダンスと記す場合がある）である。
第１のボディ領域１８（または第２のボディ領域２８）におけるシート抵抗率をρ［Ω・μｍ］、トレンチとトレンチとの間の距離をＬｘｍ［μｍ］、第１のソース領域１４（または第２のソース領域２４）の底部から第１のボディ領域１８（または第２のボディ領域２８）と低濃度不純物層３３との境界までの距離（導通チャネル長）をＬｃｈ［μｍ］とすると、トランジスタ１０のベース抵抗Ｒｂ１はＲｂ１＝ρ×ＬＳ１／Ｌｘｍ／Ｌｃｈと表され、トランジスタ２０のベース抵抗Ｒｂ２はＲｂ２＝ρ×ＬＳ２／Ｌｘｍ／Ｌｃｈと表される。
トランジスタ１０のターンオフ時には、第１のゲート絶縁膜１６の近傍に貯まったキャリアが第１のボディ領域１８、第１の接続部１８Ａを通過して第１のソース電極１１へ瞬間的に放散される。このときベース抵抗Ｒｂ１が大きいと、キャリアの通過によって生じる電圧降下も大きくなるため、寄生バイポーラトランジスタがオンするしきい値を超えやすくなる。トランジスタ２０についても同様である。したがって半導体装置１のターンオフ時耐圧を高めるには、Ｒｂ１およびＲｂ２を抑制することが必要になる。
ところでトレンチとトレンチとの間の距離Ｌｘｍを小さくすれば、生じる余剰分の面積に、更にトレンチを設置することができるため、半導体装置１の面積を一定にしたままオン抵抗を低減することが可能になる。これはトレンチおよびゲート導体の数を増やして（トレンチ密度の増加）、半導体装置１の総ゲート幅を大きくする措置である。しかし上述したようにトレンチとトレンチとの間の距離Ｌｘｍを小さくすると、Ｒｂ増大によりターンオフ時耐圧が低下する課題が発生する。
シート抵抗率ρが不変だとすると、Ｒｂを増大させないように代わりに調整できるパラメータは、上述の関係式より、ＬＳを短くするか、Ｌｃｈを長くすることが考えられる。しかしいずれもオン抵抗が増大する方向への変更になり、トレンチとトレンチとの間の距離Ｌｘｍを小さくすることによるオン抵抗低減の効果を相殺してしまう。このような関係にあるために、オン抵抗の低減とターンオフ時の耐量の向上を両立することは困難である。
ところで実施形態３にて後述するが、ＬｘｍおよびＬｘｒは、Ｚ方向（半導体装置１の深さ方向）において、第１のソース領域１４の底部側部分の位置で定義されるものである。本願の定義に基づけば、正確にはＬｘｍｂ［μｍ］、Ｌｘｒｂ［μｍ］と表記すべきであるが、本実施形態１では簡略のためＬｘｍ、Ｌｘｒと表記する。
［４．駆動時のボディ領域の導通寄与］
本発明者らはトランジスタ１０の駆動時に、第１の接続部１８Ａの直下にある第１のボディ領域１８を効率的に導通に寄与させて、オン抵抗の低減とターンオフ時の耐量の向上を両立することを見出した。図４Ａ～図４Ｆおよび図５Ａ－１～図５Ｂ－３を用いて説明する。
図４Ａ、図４Ｃ、図４Ｅはトランジスタ１０の駆動時において、第１のトレンチ１７の近傍を、Ｙ方向に沿って切断した断面の模式図である。図４Ｂ、図４Ｄ、図４Ｆはトランジスタ１０で、第１のソース電極１１や層間絶縁層３４やパッシベーション層３５を省略して示した平面図である。第１のソース電極１１の電位を基準としたときの、第１のゲート導体１５への印加電圧（ゲート－ソース間印加電圧）をＶＧＳ［Ｖ］とすると、図４Ａは、ＶＧＳが小さいときの通電状態を模式的に表わしている。ただし導通状態であるのでＶＧＳはしきい値を上回っている。図中の破線矢印は第１のボディ領域１８に生じた反転層を導通チャネルとして通過する電流の流れを模式的に表わしたものである。これを半導体層４０の平面視で表わすと図４Ｂの太線の部分のようになる。第１のトレンチ１７に沿って、第１のソース領域１４の直下に生じた反転層だけが導通チャネルとして導通に寄与している。
第１の接続部１８Ａの直下にある第１のボディ領域１８においても第１のトレンチ１７の近傍に反転層が形成されるが、この部分は直上が第１の接続部１８Ａであって第１のソース領域１４ではないために、反転層がドレイン領域（低濃度不純物層３３）と第１のソース領域１４をＺ方向に接続せず、導通チャネルにならない。しかしＹ方向において第１のソース領域１４のごく近い部分だけは、反転層がドレイン領域（低濃度不純物層３３）と第１のソース領域１４を斜めに接続して導通に寄与することができる。導通に寄与する領域はＶＧＳが大きいほどＹ方向に沿って拡大する。図４Ｃ、図４Ｄは、ＶＧＳが大きいときの模式図であり、図４Ｃで斜めになっている破線矢印はこの導通領域の拡大部分を表わしている。この導通領域の拡大は、平面視では図４Ｄのように捉えられる。すなわち第１のソース領域１４の長さよりも若干、Ｙ方向に沿って両側に導通領域が拡大する。
さてＶＧＳが大きい場合に、第１の接続部１８ＡのＹ方向における長さＬＢ１を短くしていくと、両側の第１のソース領域１４が接近するために、第１の接続部１８Ａの直下にある第１のボディ領域１８に生じる反転層では、両側から徐々に導通に寄与できる領域の割合が増大していき、あるところから繋がって、全長が実効的に導通チャネルとして寄与できるようになる。図４Ｅ、図４Ｆはそのときの様子を模式的に表わしている。第１の接続部１８Ａの直下にある第１のボディ領域１８も含めて、第１のトレンチ１７に沿う全長を導通に寄与させることができれば、オン抵抗を低減するには極めて有用な状態となる。これは第１の接続部１８Ａの長さを短縮することで得られる効果であり、第１のソース領域１４の長さが相対的に増大するための効果ではない。
第１の接続部１８Ａの直下にある第１のボディ領域１８が導通に寄与する様子をシミュレーションした結果を図５Ａ－１～図５Ａ－３（以下、単に「図５Ａ」という）、図５Ｂ－１～図５Ｂ－３（以下、単に「図５Ｂ」という）に示す。図５Ａ、図５Ｂは共に、図４Ａ、図４Ｃ、図４Ｅと同じように、トランジスタ１０の第１のトレンチ１７の近傍を、Ｙ方向に沿って切断した断面を示している。上段（図５Ａ－１、図５Ｂ－１）はシミュレーションに用いた構造を示している。第１のボディ領域１８は、第１のソース領域１４の直下と第１の接続部１８Ａの直下とで区分されるものではないが、ここでは便宜的に境界線を設けている。中段（図５Ａ－２、図５Ｂ－２）はＶＧＳが大きい条件で導通させたときの電流密度を濃淡で示したものであり、下段（図５Ａ－３、図５Ｂ－３）は上段と中段を重ね合わせて示したものである。
図５Ａ、図５Ｂ共にＶＧＳには同じ値を用いているが、図５Ａに示す構造では第１の接続部１８Ａの長さＬＢ１が長い（図中の横矢印）ため、第１の接続部１８Ａの直下にある第１のボディ領域１８が導通に寄与する様子はほとんど見られない。ただわずかに第１のソース領域１４の近傍に電流密度が有限になる部分が見られる。さらに図中に丸枠Ａで示すように、第１のソース領域１４のＹ方向における両端には電流密度が高くなる部分があることが確認できるため、第１の接続部１８Ａの直下にある第１のボディ領域１８を通過してきた電流が存在することは分かる。
これに対して図５Ｂに示す構造では第１の接続部１８Ａの長さＬＢ１が短い（図中の横矢印）ため、第１の接続部１８Ａの直下にある第１のボディ領域１８が、ほとんどの部分で、第１のソース領域１４の直下と変わりない程度に電流密度が高い状態になっていることが分かる。これは第１の接続部１８Ａの長さＬＢ１が短いため、すなわち両側の第１のソース領域１４が接近しているため、離れていた導通チャネルが繋がって、第１のトレンチ１７に沿った全長が導通に寄与できるようになるためである。尚、図５Ｂにおいても、丸枠Ｂで示す第１のソース領域１４のＹ方向における両端は、この第１の接続部１８Ａの直下にある第１のボディ領域１８を通過してきた電流が集中するので、電流密度が非常に高くなることが確認できる。
第１のソース領域１４から第１の接続部１８Ａの直下にある第１のボディ領域１８へ拡大する導通領域の、Ｙ方向の長さのＶＧＳ依存性の計算例を図６に示す。計算は、実測値への合わせ込みを施したＮ導電型デュアル構成の縦型電界効果トランジスタの計算モデルを用いて、本発明者らがおこなった。構造は図１および図３Ａ～図３Ｂに示した直交型であり、半導体装置の大きさ（３．４０×１．９６ｍｍ）や、１つのトレンチ内部幅（Ｌｘｒ＝０．２０μｍ）、その他のパラメータは統一された既定のものを用いている。縦軸には１つの第１のソース領域１４の片側一方だけから拡大する導通領域のＹ方向の長さをプロットしている。
図６より、ＶＧＳが大きくなるほど、拡大する導通領域の長さが増大することが分かる。図６によれば、一例としてＶＧＳ＝３．８Ｖのときの導通領域の拡大は０．１７４μｍである。したがってＹ方向において第１のソース領域１４に両側から挟まれる１つの第１の接続部１８Ａでは、その長さＬＢ１が、０．１７４μｍ×２＝０．３４８μｍ以下であるときに、第１の接続部１８Ａの直下にある第１のボディ領域１８のＹ方向の全体を導通に寄与させることができる。言い換えればＬＢ１＜０．３５μｍでは、ＶＧＳ＝３．８Ｖ以上の駆動条件で、Ｙ方向の全長が導通に寄与する。
ＶＧＳの大きさと、第１の接続部１８Ａの長さＬＢ１を適切に選択すれば、所望の駆動条件において、第１のトレンチ１７に沿う全長を実効的に導通チャネルとし、オン抵抗を低減することができる。この効果は第１の接続部１８Ａの長さＬＢ１を、一定の長さ以下にすることで得られるものだが、このとき、オン抵抗には、第１のソース領域１４の長さＬＳ１の依存性が失われることは特徴的である。なぜなら第１のトレンチに沿う全長が実効的な導通チャネルとなるため、第１のソース領域１４の長さＬＳ１が長くても短くても、駆動時の状態は同じになるからである。尚、一定の有限の面積を使用する半導体装置１においては、第１の接続部１８Ａの長さＬＢ１だけを単独で変更することはできず、ＬＢ１を短くすると、大抵の場合には第１のソース領域１４の長さＬＳ１か、あるいは第１のソース領域１４の長さＬＳ１の合計が増えることとなる。当業者にとってはＬＳ１が増大する場合にはオン抵抗が低減すると考えるのが通常であるが、本開示の範囲では、ＬＳ１が増大する影響を加味しても、トランジスタ１０のオン抵抗が著しく低減することはない。したがって本開示では、トランジスタ１０のオン抵抗が、第１の接続部１８Ａの長さＬＢ１をさらに短くしても、第１のソース領域１４の長さＬＳ１に依らず、もはや著しく低減することのない収束域にあることを特徴としている。したがってオン抵抗を悪化させずに第１のソース領域１４の長さＬＳ１を短くすることができる。後述するが、このためにベース抵抗Ｒｂ１を低減することも両立できるのである。
以下の表１、表２は、図６の計算結果の導出に用いたのと同じ計算モデルを用いて、本発明者らがおこなったＶＧＳ＝３．８Ｖでの駆動時におけるオン抵抗の計算結果である。トレンチとトレンチとの間の距離Ｌｘｍは、それぞれ０．１０μｍ、０．１４μｍ、０．１８μｍの３水準を設定している。トレンチ内部幅Ｌｘｒは、０．２０μｍで固定されている。尚、ＶＧＳ＝３．８Ｖでの駆動とは、図６に示すように、第１の接続部１８Ａの長さＬＢ１が０．３５μｍ未満であれば、Ｙ方向に沿う全長が導通に寄与できることになる条件である。
Figure 0007114824000001
Figure 0007114824000002
表１ではソース領域の長さＬＳを０．５０μｍに固定した上で、接続部の長さＬＢを変化させたときのオン抵抗の結果を示している。ＬＢが長いときはオン抵抗が高いが、ＬＢを短くしていくと、ＬＳの合計が増大するのでオン抵抗は低減する様子が見られる。しかしＬＢ＜０．３５μｍでは、ＬＳの合計は増大するにもかかわらず、オン抵抗が低減する様子は見られなくなっている。
表２では逆に接続部の長さＬＢを０．３０μｍに固定し、ソース領域の長さＬＳを変化させたときのオン抵抗の結果を示している。ＬＳが増減すればＬＳの合計も連動して増減する。しかしＬＢ＝０．３０μｍで固定する条件では、オン抵抗はＬＳの増減に依らず変動しないことが分かる。これはＬＢ＜０．３５μｍでＶＧＳ＝３．８Ｖでの駆動時においては既にＹ方向の全長が導通に寄与できるため、ＬＳまたはＬＳの合計が大きくても小さくてもオン抵抗には影響がなくなる状態に至っていることを示している。
表１および表２の結果をプロットしたものが図７である。横軸はＬＳの、ＬＢに対する比で表わしている。トレンチとトレンチとの間の距離Ｌｘｍについては０．１８μｍと０．１０μｍの２水準を示した。２水準でオン抵抗の絶対値は異なるものの、傾向は同じ様子であることが確認できる。すなわちグラフは、左上から右下にかけてＬＳ／ＬＢの増大と共にオン抵抗が低減する右下がりの部分と、ＬＳ／ＬＢの値に依存することなくオン抵抗の変化がない一定部分とから成っている。右下がりの部分は表１に対応しており、ＬＳを０．５０μｍに維持したままＬＢだけを短くした（ＬＳ／ＬＢとしては増大する）ときの様子である。これに対して一定部分は表２に対応しており、ＬＢを０．３０μｍに維持したままＬＳだけを減少させた（ＬＳ／ＬＢとしては減少する）ときの様子である。Ｌｘｍの値に関係なく、ＶＧＳ＝３．８ＶかつＬＢ＜０．３５μｍの条件にあるためにグラフには一定部分が現れることになる。すなわち本願でいうところのトランジスタ１０のオン抵抗が、第１の接続部１８Ａの長さＬＢ１をさらに短くしても、もはや著しく低減することのない収束域にあるというのは、オン抵抗が、ＬＢ１だけでなく、第１のソース領域１４の長さＬＳ１に対する依存性も失う状態にあることをいう。
ところでトランジスタ１０のオン抵抗とは、第１のゲート導体１５に、仕様の値の電圧を印加して、仕様の値の電流を流すときのオン抵抗のことである。仕様とは当該トランジスタの製品仕様のことであり、図８にＮ導電型のデュアル構成の縦型電界効果トランジスタの仕様に記載される、オン抵抗（ＲＳＳ（ｏｎ）［ｍΩ］）の一例を示した。図８の例であれば、第１のゲート導体１５に印加される電圧とはＶＧＳであり、仕様の値とは２．５Ｖ、３．１Ｖ、３．８Ｖ、４．５Ｖのいずれか、あるいはこの範囲にある任意の値のことである。また仕様の値の電流とはソース－ソース間電流ＩＳ＝６．９Ａのことである。
またＶＧＳが小さいというのは、仕様に示される最小のＶＧＳよりも低いＶＧＳで駆動することをいう。図８の例では、しきい値よりは高いものの、ＶＧＳ＜２．５Ｖで駆動する条件をいう。ＶＧＳが大きいとは、仕様に示される最小のＶＧＳ以上のＶＧＳで駆動することをいう。図８の例では、ＶＧＳ≧２．５Ｖで駆動する条件をいう。トランジスタ１０が実際に使用される条件は、ほとんどの場合、ＶＧＳが大きい条件であると考えられる。尚、上記説明においての仕様は室温（主として２５℃）での特性に基づいている。
したがって本開示では、トランジスタ１０の仕様に示されるいずれか任意のＶＧＳで駆動して、仕様に示される値の電流を通電するときのオン抵抗が、第１の接続部１８Ａの長さＬＢ１をさらに短くしても、もはや著しく低減することのない収束域にあることを特徴としている。本実施形態１ではＹ方向の全長を実効的な導通チャネルとする条件としてＬＢ＜０．３５μｍを示したが、これは必ずしもＶＧＳを３．８Ｖに限定されるものではない。ＬＢ＜０．３５μｍにおいて、当該トランジスタの製品仕様に示される任意のＶＧＳでの駆動で上記特徴を示すところがあれば、本願の効果を得ていることになる。
［５．オン抵抗低減とターンオフ時の耐量向上の両立］
上記効果を有効に活用すれば、ベース抵抗Ｒｂ１を抑制するために第１のソース領域１４の長さＬＳ１を短くしても、第１の接続部１８Ａの長さＬＢ１を一定程度まで短くすれば駆動時の導通チャネルを実効的に拡大し、オン抵抗を低減することができる。したがってオン抵抗の低減とターンオフ時の耐量の向上を両立することができる。
以下の表３および図９Ａ～図９Ｃは本発明者らが計算をおこなった結果の一部を示す図である。オン抵抗の低減を意図してトレンチとトレンチとの間の距離Ｌｘｍを短くする場合には、所望のターンオフ時耐圧Ｖｏｆｆを得るために第１のソース領域１４の長さＬＳ１を一定以下に抑える必要がある。表３では各Ｖｏｆｆを満たすために必要なＬＳ１の最大値を示しており、図９Ａはこれを０．０８μｍ≦Ｌｘｍ≦０．２０μｍの範囲でプロットしたものである。
Figure 0007114824000003
ベース抵抗Ｒｂ１を抑えるには、Ｌｘｍと第１のソース領域１４の最大長さとの間には線形の関係があることが分かる。これはＲｂ１＝ρ×ＬＳ１／Ｌｘｍ／Ｌｃｈの関係に起因することである。例えば、Ｖｏｆｆが２２Ｖを上回るためには、Ｌｘｍ＝０．１８μｍのとき、ＬＳ≦０．５１μｍが必要である。同様にＬｘｍ＝０．１４μｍのときは、ＬＳ≦０．４１μｍが必要であり、Ｌｘｍ＝０．１０μｍのときは、ＬＳ≦０．３６μｍが必要である。これらのプロットの線形近似から、図９Ａに示すように、ＬＳ≦１．８８×Ｌｘｍ＋０．１６［μｍ］の関係が成立すればよいことが分かる。同様にしてそれぞれのＶｏｆｆを満たすためにＬｘｍと最大ＬＳとの間に成り立つ線形の関係を求めることができるが、所望のＶｏｆｆが大きいほど、またＬｘｍを短縮するほど、最大ＬＳは制限されることになる。
少なくとも１２Ｖ以上２５Ｖ以下の範囲で、所望のＶｏｆｆを満たすために成り立つＬｘｍと最大ＬＳとの線形の関係では、それぞれ図９Ｂと図９Ｃに示すように、傾きと切片が連続的に変化する。したがってＶｏｆｆの依存性を加味し、Ｌｘｍの変化に応じて満たさねばならないＬＳを関係式に落とし込むと、ＬＳ≦０．１２×Ｖｏｆｆ×Ｌｘｍ－０．７６×Ｌｘｍ－０．０５×Ｖｏｆｆ＋１．２６［μｍ］の関係が成立すればよい。電界効果トランジスタでは一般的に、ターンオフ時耐圧は仕様最大電圧以上であることが求められる。このため、仕様最大電圧をＶｓｓ［Ｖ］とすると、ＬＳ≦０．１２×Ｖｓｓ×Ｌｘｍ－０．７６×Ｌｘｍ－０．０５×Ｖｓｓ＋１．２６［μｍ］の関係が成立することが望ましい。このとき、同時に接続部の長さＬＢについても、ＬＢ＜０．３５μｍの関係が成立してれば、Ｙ方向に沿う全長を導通に寄与させられるためにオン抵抗の低減も両立することができる。
本願ではオン抵抗を低減する目的でＬｘｍを短くし、トレンチの設置密度を高めることを第一義としている。本願ではトレンチとトレンチとの間の距離Ｌｘｍが、少なくともトレンチの内部幅Ｌｘｒ以下であり（Ｌｘｍ≦Ｌｘｒ）、更にＬｘｒ≦０．２０μｍとなる領域を検討対象とした。表１及び表２の計算はＬｘｒ＝０．２０μｍとして固定して計算した結果である。しかし表３および図９Ａの結果は、Ｌｘｒの値に依らずに決まるものである。なぜならベース抵抗Ｒｂを決定するのはＬｘｍであり、Ｌｘｒは影響を及ぼさないからである。このため表３および図９Ａの結果は、本願における前提、Ｌｘｍ≦Ｌｘｒ≦０．２０μｍにおいては普遍的に成立するものと考えて差し支えない。
図１０は、表３の計算結果および図９Ａの範囲を基にして、本開示の半導体装置１の効果を享受するに望ましいＬＳとＬＢの関係を、一例としてＬｘｒ＝０．２０μｍでＶｏｆｆが２２Ｖの場合に、ＬｘｍとＬｘｒの関係性に応じて示した図である。〇は、Ｌｘｍ≦Ｌｘｒの関係にある時に、本開示に係る半導体装置１の効果を得られるＬＳとＬＢの最大値であり、このときＬＳ＝０．５４μｍかつＬＢ＝０．３５μｍである。尚、ＬＳ＝０．５４μｍは図９ＡのＶｏｆｆが２２Ｖのときの関係式からＬｘｍ＝Ｌｘｒ＝０．２０μｍで算出した値である。したがってＬｘｍ≦Ｌｘｒの関係にある時は、ＬＳ≦０．５４μｍかつＬＢ＜０．３５μｍの範囲にあればよい。また△は、Ｌｘｍ≦Ｌｘｒ／２の関係にある時に、本開示に係る半導体装置１の効果を得られるＬＳとＬＢの最大値であり、このときＬＳ＝０．３５μｍかつＬＢ＝０．３５μｍである。尚、ＬＳ＝０．３５μｍは図９ＡのＶｏｆｆが２２Ｖのときの関係式からＬｘｍ＝Ｌｘｒ／２＝０．１０μｍで算出した値である。したがってＬｘｍ≦Ｌｘｒ／２の関係にある時は、ＬＳ≦０．３５μｍかつＬＢ＜０．３５μｍの範囲にあればよい。ＬｘｍがＬｘｒ／２以下となる場合の物理的な特徴については実施形態２で述べる。
以上のように、実施形態１に係る半導体装置１では、第１のソース領域１４と、第１のボディ領域１８が第１のソース電極１１に接続する第１の接続部１８Ａとが、第１のトレンチ１７が延在する第１の方向（Ｙ方向）に交互かつ周期的に設置される第１の縦型電界効果トランジスタ１０において、第１の方向（Ｙ方向）に直交する第２の方向（Ｘ方向）において、隣り合うトレンチ１７とトレンチ１７との間の距離Ｌｘｍとトレンチ１７の内部幅Ｌｘｒが、Ｌｘｍ≦Ｌｘｒ≦０．２０μｍの関係にあり、第１の接続部１８Ａの長さは、第１のゲート導体１５に仕様の値の電圧を印加し、仕様の値の電流を流すときの第１の縦型電界効果トランジスタ１０のオン抵抗が、第１の接続部１８Ａの長さをさらに短くしても著しく低減することのない収束域にある。第２の縦型電界効果トランジスタ２０についても、同様である。
この特徴により、オン抵抗の低減とターンオフ時の耐量の向上とを両立できる半導体装置が提供される。つまり、オン抵抗の低減とターンオフ時の耐量の向上を両立させることができ、近年求められる高耐圧・低抵抗の回路仕様を容易に実現することができる。
（実施形態２）
実施形態１および図５において、第１の接続部１８Ａの長さＬＢ１を制御することで、第１のトレンチ１７に沿うＹ方向の全長を導通に寄与させることができることを説明した。同様の効果はＸ方向においても期待することができる。これはＹ方向においては第１の接続部１８Ａであった対象が、Ｘ方向では、第１のトレンチ１７と、隣り合う別の第１のトレンチ１７との間の距離Ｌｘｍに置き換わることに他ならない。
ＶＧＳがしきい値以上になると、第１のボディ領域１８において第１のトレンチ１７近傍に反転層が生じるが、ＶＧＳが大きくなるにしたがって、反転層はＸ方向に広がり、厚さを増していくことになる。このときＬｘｍが短いと、隣り合う第１のトレンチ１７にそれぞれ形成された反転層が繋がり合うことになり、第１のボディ領域１８がＸ方向にすべて導通に寄与できる可能性のある状態になる。この操作は実施形態１で第１の接続部１８Ａを実効的に導通領域として利用したのと同じである。したがって、第１のトレンチ１７に沿うＹ方向の全長を導通に寄与させる駆動条件のとき、同時にＬｘｍ≦ＬＢの関係も満たしていれば、Ｘ方向に沿う全長も、第１のトレンチ１７の内部を除いて、導通に寄与し、オン抵抗を低減することができる可能性がある。
第１のトレンチ１７と隣り合う別の第１のトレンチ１７との間の領域にて、Ｘ方向に繋がった反転層を導通チャネルとして有効に利用するためには、第２の方向に沿った任意の位置において、第１のボディ領域１８の直上には第１のソース領域１４が備わることが望ましい。すなわちドレイン領域（低濃度不純物層３３）から第１のソース領域１４へなるべく短い経路で導通チャネルが形成されることが求められる。すなわち第１のソース領域１４は、第２の方向において隣り合う第１のトレンチ１７と別の第１のトレンチ１７との間のどこかで、Ｚ方向において部分的に浅く形成されるような領域が備わらない方がよい。
したがって、第２の方向において隣り合う第１のトレンチ１７と第１のトレンチ１７との間の距離Ｌｘｍ［μｍ］は、第１の方向における第１の接続部１８Ａの長さＬＢ［μｍ］以下であり、第１の方向における任意の位置において、第１のトレンチ１７から隣接する別の第１のトレンチ１７までの間の領域を、第１の方向と第２の方向とに直交する第３の方向（Ｚ方向）の任意の位置にて第２の方向に沿って見たとき、導電型の異なる複数の層が交互に備わることがない構造であることが望ましい。このような構造であるとき、駆動時には第１の方向（Ｙ方向）にも第２の方向（Ｘ方向）にも、広い導通領域を得られることでオン抵抗を低減することができる。
構造上、第１のトレンチ１７の内部はどうしても導通に寄与しないが、これをなるべく短くすることが好ましく、例えばＬｘｒ≦０．２０μｍにすることが好ましい。このためには第１のトレンチ１７は深さ方向にテーパを有することなく、なるべく垂直に側壁が形成されるような形状であることが好ましい。またＬｘｍを短くすることも、Ｘ方向において、駆動時に両側の第１のトレンチ１７近傍にそれぞれ形成される反転層が繋がりやすくなるため有効である。１つの目安として、Ｌｘｍ≦Ｌｘｒ／２であると好ましい。このときはＬｘｒ／２＜Ｌｘｍ≦Ｌｘｒであるときよりも、さらに低いＶＧＳによる駆動でも、Ｘ方向を導通に有効に利用できることになり、オン抵抗を低減できる効果をさらに享受できる。すなわちＶＧＳが大きいとよべる条件を低ＶＧＳ側へ拡大することができ、半導体装置１の使い方の自由度を拡げることができる。尚、Ｌｘｍ≦Ｌｘｒ／２であるときに、Ｙ方向における第１のソース領域１４の長さおよび第１の接続部１８Ａの長さの好ましい範囲については、Ｖｏｆｆが２２Ｖの場合を一例として図１０に示している。
（実施形態３）
第１のソース領域１４（または第２のソース領域２４）の構造は、その機能に応じてＺ方向（半導体装置の深さ方向）で適切に変更することができる。図１１Ａ、図１１Ｂに示すように、第１のソース領域１４を、半導体層４０の上面側に位置する上部側部分１４１と、第１のボディ領域１８との境界側に位置する底部側部分１４２として、Ｚ方向で構造を作り分けてもよい。
上部側に関する項目をｔｏｐのｔを付与して表し、底部側に関する項目をｂｏｔｔｏｍのｂを付与して表すことにする。第１のソース領域１４の長さＬＳ１［μｍ］は、上部側部分１４１ではＬＳｔ１［μｍ］となり、底部側部分１４２でＬＳｂ１［μｍ］となる。同様に第１の接続部１８Ａの長さＬＢ１［μｍ］は、上部側でＬＢｔ１［μｍ］となり、底部側でＬＢｂ１［μｍ］となる。図示しないが、トレンチとトレンチとの間の距離Ｌｘｍとトレンチの内部幅Ｌｘｒも、第１のソース領域１４の底部側部分１４２と同じ深さを以って定義するものを、それぞれＬｘｍｂ［μｍ］、Ｌｘｒｂ［μｍ］とする。
実施形態１において述べたが、トランジスタ１０の駆動時において第１のボディ領域１８も含めて第１のトレンチ１７に沿う全長を実効的に導通チャネルとして利用するには、第１の接続部１８Ａの長さＬＢ１を一定以下に短縮することが必要である。このとき必要なのは第１の接続部１８Ａで、第１のボディ領域１８との境界に近い、底部側の長さＬＢｂ１が一定の長さ以下に短縮されることであり、上部側の長さＬＢｔ１まで均一に短縮される必要はない。これは図４Ｃ、図４Ｅに示すように、駆動時の導通チャネルの拡大は、第１のソース領域１４の底部側からＹＺ平面において放射状に広がるからである。
このため、第１のソース領域１４は、底部側部分１４２の長さＬＳｂ１が相対的に長く、上部側部分１４１の長さＬＳｔ１が相対的に短くてよい。これは第１の接続部１８Ａにおいて、底部側の長さＬＢｂ１が相対的に短く、上部側の長さＬＢｔ１が相対的に長いことと同じである。
実施形態１（図４Ａ）では第１のソース領域１４の長さＬＳ１は、Ｚ方向でおよそ変動しない前提であった。実施形態３（図１１Ａ）では、上部側部分１４１の長さは一定でもよいが、底部側部分１４２の長さは変動してもよい。底部側部分１４２の長さＬＳｂ１とは、Ｚ方向において、底部側部分１４２のＹ方向の長さが最大になるところの長さをいうものとする。ＬＳｂ１は上部側部分１４１の長さＬＳｔ１よりも長いことが望ましいが、これは上述したように、駆動時に少しでもＹ方向への導通領域の拡大が効率的におこなわれるようにするためである。この効果を得るには、底部側部分１４２の長さＬＳｂ１が定義される位置は、第１のソース領域１４のＺ方向における中央よりも底部側であればよく、第１のソース領域１４のＺ方向における最底部の位置であることがさらに好ましい。
すなわち、第１の方向（Ｙ方向）と第２の方向（Ｘ方向）とに直交する第３の方向（Ｚ方向）において、第１のソース領域１４は、半導体層４０の上面側に位置し、第１の方向における長さが一定である上部側部分１４１と、第１のボディ領域１８との境界側に位置し、第１の方向における長さが変化する底部側部分１４２とを有し、第１の方向における上部側部分１４１の長さを上部ソース長さＬＳｔ１とし、第１の方向における底部側部分１４２の長さが最大となる長さを底部ソース長さＬＳｂ１としたとき、底部ソース長さＬＳｂ１は、第１のソース領域１４の第３の方向における中央よりも底部側に備わり、底部ソース長さＬＳｂ１は上部ソース長さＬＳｔ１よりも長く（ＬＳｔ１＜ＬＳｂ１）、第１のソース領域１４の長さは、底部ソース長さＬＳｂ１を以って定義されても（つまり、一致しても）よい（ＬＳ１＝ＬＳｂ１）。
本願の実施形態１または実施形態２においては、第１のソース領域１４のＺ方向における長さＬＳ１は一定である必要はなく、第１のソース領域１４が上部側部分１４１と底部側部分１４２から成っていてもよい。このような場合は、実施形態１または実施形態２に記述の内容にて、ＬＳ１、ＬＢ１（ＬＳ２、ＬＢ２）と表記されている個所を、それぞれＬＳｂ１、ＬＢｂ１（ＬＳｂ２、ＬＢｂ２）と読み替えて解釈すればよい。
実施形態１（図４Ｅ）と実施形態３（図１１Ｃ）をあらためて比較する。実施形態３（図１１Ｃ）における第１のソース領域１４の長さは、実施形態１（図４Ｅ）におけるＬＳ１とは底部側で同じ長さとなっている（ＬＳ１＝ＬＳｂ１）。このためＶＧＳの大きさに依らず、導通チャネルの幅は両者で同じとなり、導通特性に顕著な差異は生じない。
しかし実施形態３（図１１Ａ）ではＬＳｔ１が短いため、実施形態１に比べて、第１の接続部１８Ａの上部側の長さＬＢｔ１が長くなっている。このような構造は、第１の接続部１８ＡへのＰ導電型不純物の注入量を高めて、第１のボディ領域１８と第１のソース電極１１との接触抵抗を低めることに都合がよい。なぜなら隣接する第１のソース領域１４のＹ方向の長さＬＳを長くしたい場合には、第１の接続部１８ＡへのＰ導電型不純物の注入量を抑制せねばならないからである。したがって、もともとＬＳｔ１が短い構造であれば、隣接する第１の接続部１８ＡへのＰ導電型不純物の注入量を増やすことができるため、第１のボディ領域１８と第１のソース電極１１との接触抵抗を低減しやすい。また、トランジスタ１０のターンオフ時に、第１のゲート絶縁膜１６の近傍に貯まっていたキャリアが第１のボディ領域１８および第１の接続部１８Ａを通過して瞬間的に第１のソース電極１１へ放散される道程において、実施形態１よりも第１の接続部１８Ａの上部側の長さが長くなる（ＬＢ１＜ＬＢｔ１）。したがってベース抵抗Ｒｂ１がこの違いの分だけ低減し、ターンオフ時の耐量を向上する効果を得られる。
本願は、駆動時の導通チャネルを第１のトレンチ１７に沿う全長へ実効的に拡大することが主意であるが、そのために第１の接続部１８Ａの長さを一定以下に短縮することが必要である。短縮は０．５０μｍを下回る長さへの制御であり、製造上のできばえばらつき等によって、過剰に第１の接続部１８Ａの長さが短縮されてしまうと、オフ時における第１の接続部１８Ａの機能が低下するに至るおそれがある。しかし実施形態３ではＬＢｔ１だけを長くすることができるので、製造上のできばえばらつきへのマージンを高め、オフ時の第１の接続部１８Ａの機能を安定に得られる効果を奏すると共に、駆動時の導通特性を損ねることがない。
図１１Ａに、第１のソース領域１４において、底部側部分１４２の長さＬＳｂ１が相対的に長く、上部側部分１４１の長さＬＳｔ１が相対的に短い構造の例を示した。ここに図示する例に限るものではないが、上部側部分１４１はＹ方向における長さがＺ方向のどの位置においてもほぼ一定であるのに対して、底部側部分１４２はＹ方向における長さがＺ方向において変動している。底部側部分１４２は、図１１Ａに示すように、第１のソース領域１４のＺ方向における中央よりも底部側における任意の位置で、Ｙ方向における長さが最大となるような形状である。または図１１Ｄに示すように、第１のボディ領域１８との境界となる最底部において最もＹ方向における長さが長くなり、上部側部分１４１に近づくにつれて単調に長さが短縮するような形状でもよい。
上部側部分１４１の長さＬＳｔ１と比べて、底部側部分１４２の長さＬＳｂ１はＹ方向において、両側に対称的に長くなっていることが望ましい。すなわち第１のソース領域１４の上部側部分１４１と底部側部分１４２は、第１の方向において、中央の位置が同じであってもよい。このような形状であれば、Ｙ方向において隣り合う第１のソース領域１４から第１のボディ領域１８へ放射状に拡大する導通領域も対称的なものとなり、駆動時に第１のボディ領域１８を実効的な導通チャネルとするのに、隣り合う第１のソース領域１４からの寄与を均等に得ることができる。
また上部側部分１４１に対して、底部側部分１４２はＹ方向において、両側に同等に、およそ０．０５μｍずつまで長くなっていてもよい。すなわちＬＳｔ１＜ＬＳｂ１であり、さらにＬＳｂ１≦ＬＳｔ１＋０．１０［μｍ］の関係にあることが望ましい。このような形状であれば、製造上のできばえばらつきを加味しても、隣り合う第１のソース領域１４同士が過剰に接近して、オフ時における第１の接続部１８Ａの機能が低下することを防ぐことができる。
実施形態３（図１１Ａ）ではＬＳｔ１が短くなっているため、構造を平面視した場合のＹ方向における第１のソース領域１４の長さ（厳密には上部側部分１４１の長さ）と第１の接続部１８Ａの長さ（厳密にはその上部側の長さ）の比が、底部側の長さの比と異なることになる。上述した通り、導通特性を高めるには底部側でソース領域が長い（接続部が短い）ことが望ましく、ターンオフ時の耐量を高めるには上部側で接続部が長い（ソース領域が短い）ことが望ましい。したがって、底部側ではＬＳｂ１≧ＬＢｂ１であり、上部側ではＬＳｔ１＜ＬＢｔ１となるように制御することが好ましい。言い換えると、上部側における第１のソース領域１４の長さ／第１の接続部１８Ａの長さの比は１未満（ＬＳｔ１／ＬＢｔ１＜１）であり、底部側における第１のソース領域１４の長さ／第１の接続部１８Ａの長さの比は１以上（ＬＳｂ１／ＬＢｔ１≧１）であってもよい。尚、ＬＳｂ１≒ＬＳｔ１＋０．１０［μｍ］の関係と両立するには、ＬＢｔ１－ＬＳｔ１≦０．２０［μｍ］の関係があることがさらに好ましい。
ところで図５Ｂでは、第１のソース領域１４のＹ方向の両端に電流が集中する個所（丸枠Ｂ）が現れることを述べたが、第１のソース領域１４の上部側部分１４１の長さを短くする（ＬＳｔ１＜ＬＳｂ１）と、電流はさらに集中しやすくなり、上部側部分１４１が駆動時にオン抵抗の増大要因となる可能性がある。これを防ぐために、上部側部分１４１を底部側部分１４２と比べて、Ｎ導電型不純物濃度を高くして、導通抵抗を低める措置をおこなってもよい。すなわち第１のソース領域１４の上部側部分１４１の不純物濃度は、底部側部分１４２の不純物濃度よりも高くてもよい。
図１１Ａあるいは図１１Ｄに示すように、第１のソース領域１４において、ＬＳｔ１＜ＬＳｂ１となる構造を製造する方法は様々にある。例えば、まず第１のソース領域１４へのＮ導電型の不純物注入において、底部側部分１４２へは高い加速エネルギーで注入をおこない、次に上部側部分１４１への不純物注入は条件を変更しておこなう。上部側部分１４１へは底部側部分１４２への条件よりも相対的に低い加速エネルギーでおこなえば、浅く限定された部分（上部側部分）にだけ不純物が留まるので、相対的に底部側部分１４２にはＹ方向にも拡大して注入不純物を拡散させることができる。
また第１のソース領域１４への不純物注入をおこなった後、アニール等の熱処理を実施することで、底部側部分１４２のＹ方向への不純物拡散が進行することを利用してもよい。さらには、いったん第１のソース領域１４を形成した後、第１の接続部１８Ａを形成するＹ方向に限定された一定の領域にだけ、Ｐ導電型不純物を浅く注入することで、第１のソース領域１４の底部側部分１４２が結果的に形成されるような製造方法であってもよい。
第１のソース領域の長さＬＳ１の寸法を測定する方法は様々だが、一例を以下に述べる。まずトランジスタ１０を第１のトレンチ１７と並行するＹ方向に沿って切断し、断面における一定の範囲を、走査型静電容量顕微鏡法（ＳＣＭ＝Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で測定する。ＳＣＭは観察表面における半導体の不純物濃度を測定することは難しいが、導電型については高精度で測定することができるので断面における半導体の導電型をマッピングできる。ＳＣＭでは通常、Ｎ型Ｐ型の違いをキャリア濃度に依存した容量変動で表わし、絶対値がその極性の信号強度を表す数値データが、測定した単位箇所ごとに得られる。ＳＣＭ測定する一定の範囲は、第１のソース領域１４と第１の接続部１８Ａが交互に複数回含まれるように選択する。
次に、得られた数値データを俯瞰し、第１のソース領域１４のＹ方向における長さが最大あるいは最大付近と考えられる、Ｚ方向の位置を同定する。そのＺ位置におけるＹ方向の数値データをグラフ化すれば、横軸にＹ方向の位置、縦軸に導電型および極性の信号強度を示すプロファイルが得られる。縦軸が０となるところはＮ型とＰ型の境界にあたる位置と解釈できるため、縦軸が交互に０となるところは、第１のソース領域１４と第１の接続部１８Ａの境界が交互に現れている個所と考えて差し支えない。したがって測定した一定の範囲に含まれる第１のソース領域１４ごとに、また第１の接続部１８Ａごとに、それぞれ長さＬＳ、ＬＢを採寸することができる。一定の範囲に複数の第１のソース領域１４と第１の接続部１８Ａが含まれていれば、それぞれ、その平均値を以ってＬＳ、ＬＢを同定することが適切である。
以上、本開示に係る半導体装置について、実施形態１～３に基づいて説明したが、本開示はこれらの実施形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を各実施形態に施したものや、各実施形態における一部の構成要素を組み合わせて構築される別の形態も、本開示の範囲内に含まれる。
本開示に係る縦型電界効果トランジスタを備える半導体装置は、電流経路の導通状態を制御する装置として広く利用できる。
１ 半導体装置
１０ トランジスタ（第１の縦型電界効果トランジスタ）
１１ 第１のソース電極
１２、１３ 部分
１４ 第１のソース領域
１５ 第１のゲート導体
１６ 第１のゲート絶縁膜
１７ 第１のトレンチ
１８ 第１のボディ領域
１８Ａ 第１の接続部
１９ 第１のゲート電極
２０ トランジスタ（第２の縦型電界効果トランジスタ）
２１ 第２のソース電極
２２、２３ 部分
２４ 第２のソース領域
２５ 第２のゲート導体
２６ 第２のゲート絶縁膜
２７ 第２のトレンチ
２８ 第２のボディ領域
２８Ａ 第２の接続部
２９ 第２のゲート電極
３０ 金属層
３２ 半導体基板
３３ 低濃度不純物層またはドリフト層
３４ 層間絶縁層
３５ パッシベーション層
４０ 半導体層
９０Ｃ 境界
１１６ 第１のソース電極パッド
１１９ 第１のゲート電極パッド
１２６ 第２のソース電極パッド
１２９ 第２のゲート電極パッド
１４１ 上部側部分
１４２ 底部側部分

Claims (10)

  1. フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、
    シリコンからなり第１導電型の不純物を含む半導体基板と、
    前記半導体基板上に接して形成され、前記半導体基板の前記第１導電型の不純物の濃度より低い濃度の前記第１導電型の不純物を含む低濃度不純物層と、
    前記低濃度不純物層の表面に形成された前記第１導電型と異なる第２導電型のボディ領域と、
    前記ボディ領域の表面に形成された前記第１導電型のソース領域と、
    前記ソース領域と電気的に接続されたソース電極と、
    前記半導体基板上面と平行な第１の方向に延在し、かつ前記第１の方向と直交する第２の方向において等間隔に、前記低濃度不純物層上面から前記ボディ領域を貫通して前記低濃度不純物層の一部までの深さに形成された複数のトレンチと、
    前記複数のトレンチの表面の少なくとも一部を覆うように形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート導体と、
    前記ボディ領域と前記ソース電極とを電気的に接続する接続部と、を有する縦型電界効果トランジスタを備え、
    前記縦型電界効果トランジスタには、前記第１の方向において、前記ソース領域と前記接続部とが交互かつ周期的に設置されており、
    前記第２の方向において隣り合う前記トレンチとトレンチとの間の距離をＬｘｍ［μｍ］、１の前記トレンチの内部幅をＬｘｒ［μｍ］としたとき、
    Ｌｘｍ≦Ｌｘｒ≦０．２０μｍが成り立ち、
    前記縦型電界効果トランジスタの仕様最大電圧をＶｓｓ［Ｖ］とするとき、
    前記第１の方向における１の前記ソース領域の長さＬＳ［μｍ］と、前記第１の方向における１の前記接続部の長さＬＢ［μｍ］が
    ＬＢ＜０．３５μｍ
    かつＬＳ≦０．１２×Ｖｓｓ×Ｌｘｍ－０．７６×Ｌｘｍ－０．０５×Ｖｓｓ＋１．２６［μｍ］の関係にある
    半導体装置。
  2. ＬＢ＜０．３０μｍである
    請求項１に記載の半導体装置。
  3. 前記第２の方向において隣り合う前記トレンチとトレンチとの間の距離Ｌｘｍ［μｍ］は、前記第１の方向における前記接続部の長さＬＢ［μｍ］以下であり、
    前記第１の方向における任意の位置において、前記トレンチから隣接する別の前記トレンチまでの間の領域を、前記第１の方向と前記第２の方向とに直交する第３の方向の任意の位置にて前記第２の方向に沿って見たとき、導電型の異なる複数の層が交互に備わることがない
    請求項１に記載の半導体装置。
  4. 前記縦型電界効果トランジスタの前記接続部の前記第１の方向における長さは、前記ゲート導体へ仕様の値の電圧を印加して前記縦型電界効果トランジスタに仕様の値の電流を流すときの前記縦型電界効果トランジスタのオン抵抗が前記接続部の長さをさらに短くしても著しく低減することのない収束域にある
    請求項３に記載の半導体装置。
  5. Ｌｘｍ≦Ｌｘｒ／２が成り立つ
    請求項３に記載の半導体装置。
  6. 前記第１の方向と前記第２の方向とに直交する第３の方向において、
    前記ソース領域は、前記低濃度不純物層の上面側に位置し、前記第１の方向における長さが一定である上部側部分と、前記ボディ領域との境界側に位置し、前記第１の方向における長さが変化する底部側部分とを有し、
    前記第１の方向における前記上部側部分の長さを上部ソース長さとし、前記第１の方向における前記底部側部分の長さが最大となる長さを底部ソース長さとしたとき、
    前記底部ソース長さは、前記ソース領域の前記第３の方向における中央よりも底部側における前記底部側部分の長さであり、
    前記底部ソース長さは、前記上部ソース長さよりも長く、前記ソース領域の長さは、前記底部ソース長さと一致する
    請求項１に記載の半導体装置。
  7. １の前記ソース領域の前記上部側部分と前記底部側部分は、前記第１の方向において、中央の位置が同じである
    請求項６に記載の半導体装置。
  8. 前記第１の方向における１の前記ソース領域の長さの１の前記接続部の長さに対する比は、前記上部側において１未満であり、前記底部側において１以上である
    請求項６に記載の半導体装置。
  9. 前記上部側において、
    前記第１の方向における１の前記ソース領域の長さと１の前記接続部の長さの差は、０．２０μｍ以下である
    請求項８に記載の半導体装置。
  10. 前記ソース領域の前記上部側部分の不純物濃度は、当該ソース領域の前記底部側部分の不純物濃度よりも高い
    請求項６に記載の半導体装置。
JP2022522573A 2021-09-17 2021-09-17 半導体装置 Active JP7114824B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/034220 WO2023042359A1 (ja) 2021-09-17 2021-09-17 半導体装置

Publications (3)

Publication Number Publication Date
JP7114824B1 true JP7114824B1 (ja) 2022-08-08
JPWO2023042359A1 JPWO2023042359A1 (ja) 2023-03-23
JPWO2023042359A5 JPWO2023042359A5 (ja) 2023-08-22

Family

ID=82748809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022522573A Active JP7114824B1 (ja) 2021-09-17 2021-09-17 半導体装置

Country Status (5)

Country Link
US (1) US11637176B2 (ja)
JP (1) JP7114824B1 (ja)
KR (1) KR102434890B1 (ja)
CN (1) CN115152032B (ja)
WO (1) WO2023042359A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022092731A (ja) * 2020-12-11 2022-06-23 株式会社東芝 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016571A (ja) * 2007-07-04 2009-01-22 Rohm Co Ltd 半導体装置
JP2016171341A (ja) * 2016-05-26 2016-09-23 ローム株式会社 半導体装置
JP2018046256A (ja) * 2016-09-16 2018-03-22 株式会社東芝 半導体装置
WO2018123799A1 (ja) * 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 半導体装置
JP2018152504A (ja) * 2017-03-14 2018-09-27 エイブリック株式会社 半導体装置
JP2019201217A (ja) * 2014-04-15 2019-11-21 ローム株式会社 半導体装置および半導体装置の製造方法
JP2020141130A (ja) * 2019-02-27 2020-09-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366914A (en) 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
JP4194890B2 (ja) * 2003-06-24 2008-12-10 株式会社豊田中央研究所 半導体装置とその製造方法
US7372088B2 (en) 2004-01-27 2008-05-13 Matsushita Electric Industrial Co., Ltd. Vertical gate semiconductor device and method for fabricating the same
JP3999225B2 (ja) 2004-01-27 2007-10-31 松下電器産業株式会社 半導体装置およびその製造方法
DE102005014743B4 (de) 2005-03-31 2013-12-05 Infineon Technologies Austria Ag MOS-Feldplattentrench-Transistoreinrichtung
JP5369372B2 (ja) * 2005-11-28 2013-12-18 富士電機株式会社 半導体装置および半導体装置の製造方法
US20090272982A1 (en) * 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same
JP4670915B2 (ja) * 2008-08-08 2011-04-13 ソニー株式会社 半導体装置
JP2013197122A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置
JP2013258333A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 電力用半導体装置
US10608104B2 (en) 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
JP6566512B2 (ja) 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6369173B2 (ja) * 2014-04-17 2018-08-08 富士電機株式会社 縦型半導体装置およびその製造方法
DE102014114832B4 (de) * 2014-10-13 2020-06-18 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2018025839A1 (ja) * 2016-08-02 2018-02-08 パナソニックＩｐマネジメント株式会社 半導体装置、半導体モジュール、および半導体パッケージ装置
JP6870547B2 (ja) * 2017-09-18 2021-05-12 株式会社デンソー 半導体装置およびその製造方法
JP6631934B1 (ja) * 2018-06-19 2020-01-15 パナソニックＩｐマネジメント株式会社 半導体装置
TWI747754B (zh) * 2018-12-19 2021-11-21 日商新唐科技日本股份有限公司 半導體裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016571A (ja) * 2007-07-04 2009-01-22 Rohm Co Ltd 半導体装置
JP2019201217A (ja) * 2014-04-15 2019-11-21 ローム株式会社 半導体装置および半導体装置の製造方法
JP2016171341A (ja) * 2016-05-26 2016-09-23 ローム株式会社 半導体装置
JP2018046256A (ja) * 2016-09-16 2018-03-22 株式会社東芝 半導体装置
WO2018123799A1 (ja) * 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 半導体装置
JP2018152504A (ja) * 2017-03-14 2018-09-27 エイブリック株式会社 半導体装置
JP2020141130A (ja) * 2019-02-27 2020-09-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2023042359A1 (ja) 2023-03-23
US11637176B2 (en) 2023-04-25
US20230101684A1 (en) 2023-03-30
CN115152032A (zh) 2022-10-04
JPWO2023042359A1 (ja) 2023-03-23
KR102434890B1 (ko) 2022-08-22
CN115152032B (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
JP7428211B2 (ja) 半導体装置
JP7454911B2 (ja) シリコンカーバイド半導体部品
US10651299B2 (en) Semiconductor device
US9281392B2 (en) Charge compensation structure and manufacturing therefor
JP2013258327A (ja) 半導体装置及びその製造方法
JP2009164460A (ja) 半導体装置
US11894426B2 (en) Semiconductor device and manufacturing method for semiconductor device
JP2024009226A (ja) 半導体装置
US20210043765A1 (en) Silicon carbide semiconductor device and manufacturing method of same
JP2003529209A (ja) トレンチ二重拡散金属酸化膜半導体トランジスタ構造体
US20240186383A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN107710401B (zh) 半导体装置
JP7114824B1 (ja) 半導体装置
US10103222B2 (en) Semiconductor device
US11735655B2 (en) Semiconductor device
JP4586547B2 (ja) 接合型電界効果トランジスタ
JP6578724B2 (ja) 半導体装置
US9741805B2 (en) Semiconductor device and method for manufacturing the semiconductor device
TWI802012B (zh) 半導體裝置
US20190081158A1 (en) Methods for Manufacturing a MOSFET
JP7340726B1 (ja) 半導体装置
JP2015079940A (ja) 改良された接合型電界効果トランジスタおよびその製造方法
US9362359B2 (en) Semiconductor device
WO2023162735A1 (ja) 半導体装置
WO2023171137A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220413

A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A801

Effective date: 20220413

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220413

A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20220418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220727

R150 Certificate of patent or registration of utility model

Ref document number: 7114824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150