JP7112663B2 - リードフレームおよび半導体装置の製造方法 - Google Patents

リードフレームおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP7112663B2
JP7112663B2 JP2017170456A JP2017170456A JP7112663B2 JP 7112663 B2 JP7112663 B2 JP 7112663B2 JP 2017170456 A JP2017170456 A JP 2017170456A JP 2017170456 A JP2017170456 A JP 2017170456A JP 7112663 B2 JP7112663 B2 JP 7112663B2
Authority
JP
Japan
Prior art keywords
connecting bar
lead frame
lead
width
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017170456A
Other languages
English (en)
Other versions
JP2019047036A (ja
Inventor
貫 正 雄 大
嵜 剛 山
田 昌 博 永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017170456A priority Critical patent/JP7112663B2/ja
Priority to PCT/JP2018/028701 priority patent/WO2019026917A1/ja
Publication of JP2019047036A publication Critical patent/JP2019047036A/ja
Application granted granted Critical
Publication of JP7112663B2 publication Critical patent/JP7112663B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームおよび半導体装置の製造方法に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。
従来、ＱＦＮパッケージを作製する工程において、樹脂封止後にリードフレームを切断し、リードフレームをパッケージ毎に分離することが行われている。このようにリードフレームを切断する際、まず１回目のソーイングにより、リードフレームを約半分の厚みだけカットし、その後、１回目のソーイングに使用されるブレードよりも薄いブレードを使用して、２回目のソーイングを行い、リードフレームを互いに分離する方法が知られている（例えば特許文献１参照）。
米国特許第７１８３６３０号明細書
上述したように、２回のソーイング工程によりリードフレームを切断する場合、１回目のソーイングではリードフレームを所定の深さ（例えば約半分）だけカットし、２回目のソーイングでリードフレームを分離する。この２回のソーイングは、ともにコネクティングバーに沿って行われる。このため、例えば樹脂封止時に溶融樹脂の圧力によってコネクティングバーが歪んでしまうと、ソーイングされた後のリード部等の形状が所望の形状にならないという問題がある。
本発明はこのような点を考慮してなされたものであり、コネクティングバーの強度を高め、ソーイング時にコネクティングバーに生じる歪みを抑えることが可能な、リードフレームおよび半導体装置の製造方法を提供することを目的とする。
本発明は、リードフレームにおいて、ダイパッドと、前記ダイパッドの周囲に設けられたリード部と、前記リード部が連結されたコネクティングバーとを備え、前記コネクティングバーの表面の幅は、前記コネクティングバーの裏面の幅よりも広く、前記コネクティングバーのうち最大幅となる最大幅部分が、前記コネクティングバーの前記表面と前記裏面との間に位置する、リードフレームである。
本発明は、前記最大幅部分は、前記コネクティングバーの前記表面と前記裏面との中間位置よりも前記表面側に位置する、リードフレームである。
本発明は、前記コネクティングバーの前記表面及び前記裏面のうち少なくとも一方に、凹部が形成されている、リードフレームである。
本発明は、互いに直交する２つの前記コネクティングバーが連結部で互いに連結され、前記ダイパッドと前記連結部とは、吊りリードによって互いに連結され、前記連結部は薄肉化されておらず、前記吊りリードは裏面側から薄肉化されている、リードフレームである。
本発明は、前記リード部のうち前記コネクティングバーに連結される部分が、平面視でテーパー状に形成されている、リードフレームである。
本発明は、前記コネクティングバーのうち前記リード部の両側に位置する部分に、それぞれ切欠部が形成されている、リードフレームである。
本発明は、前記コネクティングバーの表面の幅は、前記コネクティングバーの裏面の幅よりも１５μｍ以上２５μｍ以下だけ広く、前記最大幅部分の幅は、前記コネクティングバーの表面の幅よりも１０μｍ以上１５μｍ以下だけ広い、リードフレームである。
本発明は、半導体装置の製造方法において、前記リードフレームを準備する工程と、前記リードフレームの前記ダイパッド上に半導体素子を搭載する工程と、前記半導体素子と前記リード部とを接続部材により電気的に接続する工程と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、前記コネクティングバーに沿って、裏面側から前記リードフレームの厚み方向の一部を切除する工程と、前記半導体装置毎に前記リードフレーム及び前記封止樹脂を切断する工程とを備えた、半導体装置の製造方法である。
本発明によれば、コネクティングバーの強度を高め、ソーイング時にコネクティングバーに生じる歪みを抑えることができる。
図１は、一実施の形態によるリードフレームの一部を示す平面図。 図２は、一実施の形態によるリードフレームの一部を示す底面図。 図３は、一実施の形態によるリードフレームを示す断面図（図１のIII－III線断面図）。 図４は、一実施の形態によるリードフレームの一部を示す拡大平面図。 図５は、コネクティングバーを示す断面図（図４のＶ－Ｖ線断面図）。 図６は、一実施の形態による半導体装置を示す平面図。 図７は、一実施の形態による半導体装置を示す断面図（図６のVII－VII線断面図）。 図８（ａ）－（ｅ）は、一実施の形態によるリードフレームの製造方法を示す断面図。 図９（ａ）－（ｄ）は、一実施の形態による半導体装置の製造方法（前半）を示す断面図。 図１０（ａ）－（ｃ）は、一実施の形態による半導体装置の製造方法（後半）を示す断面図。 図１１は、ステップカット後のコネクティングバーを示す断面図。 図１２は、一変形例（変形例１）によるリードフレームの一部を示す平面図。 図１３は、一変形例（変形例２）によるコネクティングバーを示す断面図。 図１４は、一変形例（変形例３）によるコネクティングバーを示す断面図。 図１５は、一変形例（変形例４）によるコネクティングバーを示す断面図。 図１６は、一変形例（変形例５）によるリードフレームの一部を示す拡大平面図。 図１７は、一変形例（変形例６）によるリードフレームの一部を示す拡大平面図。
以下、一実施の形態について、図１乃至図１１を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
リードフレームの構成
まず、図１乃至図５により、本実施の形態によるリードフレームの概略について説明する。図１は、本実施の形態によるリードフレームの一部を示す平面図であり、図２は、本実施の形態によるリードフレームの一部を示す底面図であり、図３は、本実施の形態によるリードフレームを示す断面図である。また、図４は、本実施の形態によるリードフレームの一部を示す拡大平面図であり、図５は、コネクティングバーを示す断面図である。
図１乃至図３に示すリードフレーム１０は、半導体装置２０（図６および図７）を作製する際に用いられるものである。このようなリードフレーム１０は、矩形状の外形を有する外周領域１８と、外周領域１８内に多列および多段に（マトリックス状に）配置された、複数のパッケージ領域１０ａとを備えている。なお、図１および図２においては、リードフレーム１０の角部を含む一部のみを図示している。
外周領域１８は、複数のパッケージ領域１０ａの周囲を取り囲むように平面視で矩形の環状に形成されている。この外周領域１８の幅Ｗ１は、２ｍｍ以上１０ｍｍ以下としても良い。なお、外周領域１８は、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。
ここでハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。なお、各図において、ハーフエッチングされた領域を網掛けで示している。
本明細書中、「内」、「内側」とは、各パッケージ領域１０ａにおいてダイパッド１１の中心方向を向く側をいい、「外」、「外側」とは、各パッケージ領域１０ａにおいてダイパッド１１の中心から離れる側（コネクティングバー１３側）をいう。また、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。
図１乃至図３に示すように、各パッケージ領域１０ａは、半導体素子２１（後述）を搭載する平面矩形状のダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長いリード部１２とを備えている。なお、パッケージ領域１０ａは、それぞれ半導体装置２０（後述）に対応する領域である。また、パッケージ領域１０ａは、図１および図２において縦横に延びる切断領域４６によって取り囲まれる領域である。なお、本実施の形態において、リードフレーム１０は、複数のパッケージ領域１０ａを含んでいるが、これに限らず、１つのリードフレーム１０に１つのパッケージ領域１０ａのみが形成されていても良い。
複数のパッケージ領域１０ａは、コネクティングバー（支持部材）１３を介して互いに連結されている。このコネクティングバー１３は、ダイパッド１１と、リード部１２とを支持するものであり、Ｘ方向およびＹ方向に沿ってそれぞれ延びている。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、ダイパッド１１の各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。なお、パッケージ領域１０ａの一辺の長さＬ１は、３ｍｍ以上１０ｍｍ以下としても良い。
ダイパッド１１は、平面略正方形形状を有しており、その表面には、後述する半導体素子２１が搭載される。ダイパッド１１の平面形状は、正方形に限らず、長方形等の多角形としても良い。また、ダイパッド１１の四つのコーナー部にはそれぞれ吊りリード１４が連結されており、ダイパッド１１は、この４本の吊りリード１４を介してコネクティングバー１３又は外周領域１８に連結支持されている。各吊りリード１４は、その全域にわたりハーフエッチングにより裏面側から薄肉に形成されている。しかしながら、これに限らず、吊りリード１４の一部のみが裏面側から薄肉化されていても良く、吊りリード１４の全体にわたり薄肉化されていなくても良い。
各コネクティングバー１３は、パッケージ領域１０ａの周囲であってパッケージ領域１０ａよりも外側に配置されている。各コネクティングバー１３は、平面視で細長い棒形状を有しており、その幅Ｗ２（コネクティングバー１３の長手方向に垂直な方向の距離であり、後述する最大幅部分１３ｅの幅）は、９５μｍ以上１３５μｍ以下としても良い。各コネクティングバー１３には、それぞれ複数のリード部１２がコネクティングバー１３の長手方向に沿って間隔を空けて連結されている。
また、互いに直交する２つのコネクティングバー１３は、パッケージ領域１０ａの周囲に位置する連結部１９において互いに連結されている。この連結部１９は、リードフレーム１０内で格子点状に配置されている。連結部１９は、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。
ダイパッド１１は、中央に位置するダイパッド厚肉部１１ａと、ダイパッド厚肉部１１ａの周縁全周にわたって形成されたダイパッド薄肉部１１ｂとを有している。このうちダイパッド厚肉部１１ａは、ハーフエッチングされておらず、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。具体的には、ダイパッド厚肉部１１ａの厚みは、半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。一方、ダイパッド薄肉部１１ｂは、ハーフエッチングにより裏面側から薄肉に形成されている。このようにダイパッド薄肉部１１ｂを設けたことにより、ダイパッド１１が封止樹脂２３（後述）から離脱しにくくすることができる。
各リード部１２は、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１１との間に空間を介して配置されている。各リード部１２は、それぞれコネクティングバー１３から延び出している。この場合、複数のリード部１２の形状は全て互いに同一であるが、これに限らず、複数のリード部１２の形状が互いに異なっていても良い。
複数のリード部１２は、上述したように、ダイパッド１１の周囲においてコネクティングバー１３の長手方向に沿って互いに間隔を空けて配置されている。隣接するリード部１２同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、リード部１２は、半導体装置２０の製造後にダイパッド１１とも電気的に絶縁される形状となっている。このリード部１２の裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７が形成されている。各外部端子１７は、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。
この場合、外部端子１７は、ダイパッド１１の各辺に沿って平面視で１列に配置されている。しかしながら、これに限らず、外部端子１７は、隣り合うリード部１２間で交互に内側および外側に位置するよう、平面視で千鳥状に配置されていても良い。
各リード部１２の表面には内部端子１５が形成されている。内部端子１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。このため、内部端子１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。
各リード部１２の基端部は、コネクティングバー１３に連結されている。各リード部１２は、当該リード部１２が連結されるコネクティングバー１３の長手方向に対して垂直に延びている。しかしながら、これに限らず、各リード部１２の一部又は全部がコネクティングバー１３に対して傾斜して延びていても良い。
ところで、本実施の形態によるリードフレーム１０は、後述するように、２段階のソーイングにより切断される。すなわち、まず１回目のソーイングにより、コネクティングバー１３に沿ってリードフレーム１０を約半分の厚みだけ部分的にカット（ステップカット）する。その後、ステップカットに使用されるステップカット用ブレード３７（後述）よりも薄い切断用ブレード３８（後述）を使用して、２回目のソーイングを行い、リードフレーム１０を互いに分離する。
このため、リードフレーム１０には、コネクティングバー１３の長さ方向に沿って、ステップカットされるステップカット領域４５と、ダイシングにより分離される切断領域４６とが設けられている。そして平面視で、コネクティングバー１３の全域が、対応する切断領域４６の内側に位置し、切断領域４６の全域が、対応するステップカット領域４５の内側に位置している。また、ステップカット領域４５、切断領域４６及びコネクティングバー１３の幅方向中心線ＣＬは互いに一致するようになっている。
ステップカット領域４５は、樹脂封止後１回目のソーイングにより、リードフレーム１０の裏面側から厚み方向（Ｚ方向）に略半分だけステップカット（ハーフカット）される領域であり、平面視で互いに平行な一対の外縁Ｓ１、Ｓ１によって区画されている。このステップカット領域４５は、パッケージ領域１０ａの外周に沿って格子状に配置され、それぞれＸ方向又はＹ方向に沿って延びている。ステップカット領域４５は、パッケージ領域１０ａから外周領域１８に延びるとともに、外周領域１８を幅方向に横断している。ステップカット領域４５の幅Ｗ３は、ステップカットを行うステップカット用ブレード３７（後述）の幅に対応しており、コネクティングバー１３の幅Ｗ２よりも広い。具体的には、ステップカット領域４５の幅Ｗ３は、３０μｍ以上８０μｍ以下としても良い。
切断領域４６は、２回目のソーイングにより、リードフレーム１０の厚み方向（Ｚ方向）全体にわたって切断する領域であり、平面視で互いに平行な一対の外縁Ｃ１、Ｃ１によって区画されている。この切断領域４６は、パッケージ領域１０ａの外周に沿って格子状に配置され、それぞれＸ方向又はＹ方向に沿って延びている。また切断領域４６は、パッケージ領域１０ａから外周領域１８に延びるとともに、外周領域１８を幅方向に横断している。なお、パッケージ領域１０ａの外縁は、切断領域４６の外縁Ｃ１、Ｃ１に一致する。切断領域４６の幅Ｗ４は、２回目のソーイングを行う切断用ブレード３８（後述）の幅に対応しており、コネクティングバー１３の幅Ｗ２よりも広く、ステップカット領域４５の幅Ｗ３よりも狭い（Ｗ２＜Ｗ４＜Ｗ３）。具体的には、切断領域４６の幅Ｗ４は、１０μｍ以上４０μｍ以下としても良い。
次に、図４及び図５を参照して、コネクティングバー１３の構成について更に説明する。
図４に示すように、コネクティングバー１３は、リード部１２が連結されたリード連結部１３ｈと、互いに隣接するリード連結部１３ｈ、１３ｈ同士の間に位置する中間部１３ｊとを有している。リード連結部１３ｈと中間部１３ｊとは、コネクティングバー１３の長さ方向に沿って交互に配置されている。なお、コネクティングバー１３のリード連結部１３ｈと中間部１３ｊとは、ともに薄肉化されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。これにより、コネクティングバー１３が薄肉化されている場合と比較して、コネクティングバー１３の強度が高められている。この結果、コネクティングバー１３の幅を細くすることができ、パッケージ領域１０ａの間隔を狭めることが可能となる。
図５は、中間部１３ｊにおける、コネクティングバー１３の垂直断面（図４のＶ－Ｖ線断面）を示している。図５に示すように、コネクティングバー１３は、断面において左右（Ｘ方向）に対称な形状を有している。コネクティングバー１３は、表面１３ａと、裏面１３ｂと、表面１３ａと裏面１３ｂとの間に位置する一対の側面１３ｃと、側面１３ｃからそれぞれ側方に突出する一対の側方突起部１３ｄとを有している。このコネクティングバー１３の表面１３ａおよび裏面１３ｂは、それぞれ未加工の素材面（後述する金属基板３１の表面および裏面）からなる。また、コネクティングバー１３の表面１３ａおよび裏面１３ｂは、それぞれダイパッド１１の表面および裏面と同一平面上に位置している。
各側面１３ｃは、側方突起部１３ｄよりも表面１３ａ側に位置する第１側面１３ｆと、側方突起部１３ｄよりも裏面１３ｂ側に位置する第２側面１３ｇとを有している。このうち第１側面１３ｆは、側方突起部１３ｄから表面１３ａまで延び、第２側面１３ｇは、側方突起部１３ｄから裏面１３ｂまで延びている。第１側面１３ｆおよび第２側面１３ｇは、それぞれコネクティングバー１３の幅方向内側に向けて湾曲している。
この場合、コネクティングバー１３の表面１３ａの幅Ｗ５は、コネクティングバー１３の裏面１３ｂの幅Ｗ６よりも広くなっている（Ｗ５＞Ｗ６）。具体的には、表面１３ａの幅Ｗ５は、８０μｍ以上１２０μｍ以下であり、裏面１３ｂの幅Ｗ６は、６０μｍ以上１００μｍ以下とすることが好ましい。また、表面１３ａの幅Ｗ５は、裏面１３ｂの幅Ｗ６よりも１５μｍ以上２５μｍ以下だけ広くすることが好ましい。これにより、コネクティングバー１３を裏面側からステップカット（ハーフカット）する際、その削り量を減らすことができ、バリの量を減らすとともに、ステップカット用ブレード３７（後述）の摩耗を抑制することができる。
また本実施の形態において、一対の側方突起部１３ｄが形成された部分が、コネクティングバー１３のうち最大幅となる部分である最大幅部分１３ｅに対応する。この最大幅部分１３ｅは、厚み方向（Ｚ方向）において表面１３ａと裏面１３ｂとの間、すなわち表面１３ａおよび裏面１３ｂとは異なる位置に存在する。具体的には、最大幅部分１３ｅの幅Ｗ２は９５μｍ以上１３５μｍ以下とすることができる（Ｗ２＞Ｗ５）。また、最大幅部分１３ｅの幅Ｗ２は、表面１３ａの幅Ｗ５よりも１０μｍ以上１５μｍ以下だけ広くすることが好ましい。これにより、コネクティングバー１３の断面二次モーメントを大きくし、コネクティングバー１３の強度を高めることができる。また、コネクティングバー１３を裏面側からステップカット（ハーフカット）した後、この最大幅部分１３ｅ又はその近傍領域が裏面側に露出するので、裏面方向から見たコネクティングバー１３の面積を広くすることができる。これにより、ステップカット後に半田めっきを形成する際、コネクティングバー１３にめっき用の大電流を流すことができる。
図５において、最大幅部分１３ｅは、厚み方向（Ｚ方向）において表面１３ａと裏面１３ｂとの略中間位置に形成されている。すなわち、最大幅部分１３ｅの、裏面１３ｂからの距離Ｔ１は、コネクティングバー１３の厚みＴ２の４０％以上６０％以下となっている。具体的には、最大幅部分１３ｅの、裏面１３ｂからの距離Ｔ１は、４０μｍ以上１００μｍ以下とすることが好ましく、コネクティングバー１３の厚みＴ２は、８０μｍ以上２００μｍ以下とすることが好ましい。これにより、コネクティングバー１３を裏面側からステップカット（ハーフカット）した後、最大幅部分１３ｅ又はその近傍領域を裏面側に露出することができ、ステップカット後に半田めっきを形成する際、コネクティングバー１３にめっき用の大電流を流すことが可能となる。
以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。
なお、本実施の形態において、リード部１２は、ダイパッド１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。
半導体装置の構成
次に、図６および図７により、本実施の形態による半導体装置について説明する。図６および図７は、本実施の形態による半導体装置（ＱＦＮタイプ）を示す図である。
図６および図７に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数のリード部１２と、ダイパッド１１上に搭載された半導体素子２１と、リード部１２と半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部材）２２とを備えている。また、ダイパッド１１、リード部１２、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。
ダイパッド１１及びリード部１２は、上述したリードフレーム１０から作製されたものである。またリード部１２のうち、封止樹脂２３の周縁に位置する部分は、ステップカットにより裏面側から薄肉化され、段状のステップカット部４５ａを形成している。このステップカット部４５ａには、封止樹脂２３が充填されていない。なお、ステップカット部４５ａは、半田めっきにより覆われていても良い。また、ステップカット部４５ａの側面４５ｂには、ステップカット時にバリが生じ、このバリが裏面側に向けて突出しても良い。なお、ステップカット部４５ａの深さＤ１は、ハーフエッチング部（ダイパッド薄肉部１１ｂ等）の深さＤ２と同一であっても良く、あるいは深さＤ２より深くしても良い。
このほか、ダイパッド１１及びリード部１２の構成は、半導体装置２０に含まれない領域を除き、上述した図１乃至図５に示すものと同様であるため、ここでは詳細な説明を省略する。
半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。
各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各リード部１２の内部端子１５にそれぞれ接続されている。なお、内部端子１５には、ボンディングワイヤ２２と密着性を向上させるめっき部が設けられていても良い。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば６ｍｍ以上１６ｍｍ以下することができる。なお、図６において、封止樹脂２３のうち、ダイパッド１１及びリード部１２よりも表面側に位置する部分の表示を省略している。
リードフレームの製造方法
次に、図１乃至図５に示すリードフレーム１０の製造方法について、図８（ａ）－（ｅ）を用いて説明する。なお、図８（ａ）－（ｅ）は、リードフレーム１０の製造方法を示す断面図（図３に対応する図）である。
まず図８（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図８（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図８（ｃ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図８（ｄ））。これにより、ダイパッド１１、リード部１２及びコネクティングバー１３の外形が形成される。このとき、コネクティングバー１３は、その表面側および裏面側からエッチングされることにより、その表面１３ａの幅Ｗ５が裏面１３ｂの幅Ｗ６よりも広くなり、かつコネクティングバー１３のうち最大幅（幅Ｗ２）となる最大幅部分１３ｅが表面１３ａと裏面１３ｂとの間に形成される（図５参照）。このようなコネクティングバー１３の断面形状は、エッチング用レジスト層３２、３３のパターンを適宜設定することにより作製することができる。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングを行うことができる。
その後、エッチング用レジスト層３２、３３を剥離して除去することにより、図１乃至図３に示すリードフレーム１０が得られる。（図８（ｅ））。
半導体装置の製造方法
次に、図６および図７に示す半導体装置２０の製造方法について、図９（ａ）－（ｄ）及び図１０（ａ）－（ｃ）を用いて説明する。
まず、例えば図８（ａ）－（ｅ）に示す方法により、リードフレーム１０を作製する（図９（ａ））。
次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図９（ｂ））。
次に、半導体素子２１の各電極２１ａと、各リード部１２の内部端子１５とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図９（ｃ））。
次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（樹脂封止工程）（図９（ｄ））。このようにして、リードフレーム１０（ダイパッド１１、リード部１２及びコネクティングバー１３）、半導体素子２１およびボンディングワイヤ２２を封止する。
続いて、ステップカット領域４５に沿って、リードフレーム１０の厚み方向の一部を切除する（ステップカット工程：１回目のソーイング）（図１０（ａ））。
この間、例えばダイヤモンド砥石からなるステップカット用ブレード３７を準備し、このステップカット用ブレード３７をステップカット領域４５に沿って移動させる。この際、ステップカット用ブレード３７を回転させながら、ステップカット領域４５を切除する。これにより、ステップカット領域４５内のコネクティングバー１３、外周領域１８及び封止樹脂２３を部分的に切除する。このステップカットにより、ステップカット領域４５のコネクティングバー１３及び外周領域１８が厚み方向途中まで切除され、ステップカット部４５ａが形成される。このステップカットの作業は、Ｘ方向及びＹ方向に沿って複数回繰り返され、平面視格子状にステップカット部４５ａが形成される。
このステップカット工程の後、電解めっきを施すことにより、ステップカット部４５ａに図示しない半田めっき層を形成する。
ところで図１１は、ステップカット工程の後におけるコネクティングバー１３の断面を示している。本実施の形態において、コネクティングバー１３の最大幅部分１３ｅが表面１３ａと裏面１３ｂとの間に位置している。したがって、ステップカット工程の後、この最大幅部分１３ｅ又はその近傍の部分が裏面側に露出し、コネクティングバー１３の断面積を広く確保することができる。これにより、上述した半田めっき層を形成する際、電解めっき用の電流として大電流を流すことが可能となる。
その後、パッケージ領域１０ａ毎に、リードフレーム１０及び封止樹脂２３を切断する（切断工程：２回目のソーイング）（図１０（ｂ））。
この際、例えばダイヤモンド砥石からなる切断用ブレード３８を準備する。この切断用ブレード３８は、上述したステップカット用ブレード３７よりも幅が狭い。次に、この切断用ブレード３８を回転させながら移動することにより、切断領域４６を切断する。これにより、切断領域４６内のコネクティングバー１３、外周領域１８及び封止樹脂２３を厚み方向（Ｚ方向）全域にわたって切断（ダイシング）する。この切断作業は、Ｘ方向及びＹ方向に沿って複数回繰り返され、平面視格子状に切断線が形成される。
このようにして、リードフレーム１０が半導体装置２０毎に分離され、図６および図７に示す半導体装置２０が得られる（図９（ｃ））。
以上説明したように、本実施の形態によれば、コネクティングバー１３の表面１３ａの幅Ｗ５は、コネクティングバー１３の裏面１３ｂの幅Ｗ６よりも広い。これにより、ステップカット工程においてコネクティングバー１３を裏面１３ｂ側から切除する際、バリの発生を低減するとともに、ステップカット用ブレード３７の摩耗を抑えることができる。
また、本実施の形態によれば、コネクティングバー１３の最大幅部分１３ｅが、表面１３ａと裏面１３ｂとの間に位置している。これにより、コネクティングバー１３の断面二次モーメントを大きくし、コネクティングバー１３の強度を高めることができる。この結果、樹脂封止時に溶融樹脂の圧力によってコネクティングバー１３に生じる歪みを抑え、ステップカット工程におけるソーイングを正確に行うことが可能となる。また、ステップカット工程の後、コネクティングバー１３の断面積を広く確保することができるので、半田めっき層を形成する電解めっき用の電流として大電流を流すことが可能となる。さらに、最大幅部分１３ｅの側方突起部１３ｄがアンカーとしての役割を果たすので、コネクティングバー１３が封止樹脂２３に密着し、ソーイング時にコネクティングバー１３が封止樹脂２３から剥離しないようにすることができる。
また、本実施の形態によれば、互いに直交する２つのコネクティングバー１３が連結部１９で互いに連結され、ダイパッド１１と連結部１９とは、吊りリード１４によって互いに連結されている。また、連結部１９は薄肉化（ハーフエッチング）されておらず、吊りリード１４は裏面側から薄肉化（ハーフエッチング）されている。これにより、パッケージ領域１０ａの周囲をしっかりと固定することができ、樹脂封止時にコネクティングバー１３やダイパッド１１に歪みが生じることを抑制することができる。さらに、吊りリード１４の裏面が薄肉化されているので、吊りリード１４が封止樹脂２３に密着し、ダイパッド１１や吊りリード１４が封止樹脂２３から剥離することを抑えることができる。
変形例
次に、図１２乃至図１７により、本実施の形態によるリードフレームの各変形例について説明する。図１２乃至図１７に示す変形例は、コネクティングバー又はリード部の構成が異なるものであり、他の構成は、図１乃至図１１に示す実施の形態と略同一である。図１２乃至図１７において、図１乃至図１１と同一部分には同一の符号を付して詳細な説明は省略する。
（変形例１）
図１２に示す変形例（変形例１）において、コネクティングバー１３の最大幅部分１３ｅは、コネクティングバー１３の表面１３ａと裏面１３ｂとの中間位置よりも表面１３ａ側に位置している。この場合、最大幅部分１３ｅの、裏面１３ｂからの距離Ｔ３は、コネクティングバー１３の厚みＴ２の５０％超、７５％以下となっている。具体的には、最大幅部分１３ｅの、裏面１３ｂからの距離Ｔ３は、４０μｍ超、１５０μｍ以下とすることが好ましい。
また、コネクティングバー１３の表面１３ａの幅Ｗ７は、１００μｍ以上３００μｍ以下とすることが好ましく、裏面１３ｂの幅Ｗ８は、５０μｍ以上１５０μｍ以下とすることが好ましい。さらに、最大幅部分１３ｅの幅Ｗ９は、１５０μｍ以上３５０μｍ以下とすることが好ましい。
このように、コネクティングバー１３の最大幅部分１３ｅが、表面１３ａと裏面１３ｂとの中間位置よりも表面１３ａ側に位置しているので、コネクティングバー１３のうち、中間位置よりも裏面１３ｂ側に位置する部分の断面積を小さくすることができる。これにより、ステップカット工程においてコネクティングバー１３を裏面１３ｂ側から切除する際、バリの発生を低減するとともに、ステップカット用ブレード３７の摩耗を抑えることができる。
（変形例２）
図１３に示す変形例（変形例２）は、コネクティングバー１３の表面１３ａに凹部６５を形成したものであり、他の構成は、図１２に示すコネクティングバー１３の構成と略同一である。この凹部６５は、コネクティングバー１３の長手方向に沿って、その全域又は一部領域にわたって溝状に延びている。また、凹部６５は、ハーフエッチングによりコネクティングバー１３の表面１３ａ側から凹状に形成されたものであり、略半円状又は略Ｃ字状断面を有している。凹部６５の両側には、それぞれエッチングされていない側部領域６６が形成されている。
なお、凹部６５の幅Ｗ１０は、６０μｍ以上１５０μｍ以下とすることが好ましく、凹部６５の深さＤ３は、３０μｍ以上１００μｍ以下とすることが好ましい。
このように、コネクティングバー１３の表面１３ａに凹部６５を形成したことにより、コネクティングバー１３のうち、中間位置よりも表面１３ａ側に位置する部分の断面積を小さくすることができる。これにより、切断工程においてコネクティングバー１３を切断する際、バリの発生を低減するとともに、切断用ブレード３８の摩耗を抑えることができる。
（変形例３）
図１４に示す変形例（変形例３）は、コネクティングバー１３の裏面１３ｂに凹部６７を形成したものであり、他の構成は、図５に示すコネクティングバー１３の構成と略同一である。この凹部６７は、コネクティングバー１３の長手方向に沿って、その全域又は一部領域にわたって溝状に延びている。また、凹部６７は、ハーフエッチングによりコネクティングバー１３の裏面１３ｂ側から凹状に形成されたものであり、略半円状又は略Ｃ字状断面を有している。凹部６７の両側には、それぞれエッチングされていない側部領域６８が形成されている。
なお、凹部６７の幅Ｗ１１は、６０μｍ以上１００μｍ以下とすることが好ましく、凹部６７の深さＤ４は、３０μｍ以上８０μｍ以下とすることが好ましい。
このように、コネクティングバー１３の裏面１３ｂに凹部６７を形成したことにより、コネクティングバー１３の断面に占める裏面１３ｂ側の断面積を小さくすることができる。これにより、ステップカット工程においてコネクティングバー１３を裏面１３ｂ側から切除する際、バリの発生を低減するとともに、ステップカット用ブレード３７の摩耗を抑えることができる。
（変形例４）
図１５に示す変形例（変形例４）は、コネクティングバー１３の裏面１３ｂ側の凹部６７に加え、さらにコネクティングバー１３の表面１３ａにも凹部６５を形成したものであり、他の構成は、図１４に示すコネクティングバー１３の構成と略同一である。この表面１３ａ側の凹部６５は、コネクティングバー１３の長手方向に沿って、その全域又は一部領域にわたって溝状に延びている。また、表面１３ａ側の凹部６５は、ハーフエッチングによりコネクティングバー１３の表面１３ａ側から凹状に形成されたものであり、略半円状又は略Ｃ字状断面を有している。凹部６５の両側には、それぞれエッチングされていない側部領域６６が形成されている。
なお、表面１３ａ側の凹部６５の幅Ｗ１２は、６０μｍ以上１５０μｍ以下とすることが好ましく、凹部６５の深さＤ５は、３０μｍ以上１００μｍ以下とすることが好ましい。
このように、コネクティングバー１３の表面１３ａ及び裏面１３ｂにそれぞれ凹部６５、６７を形成したことにより、コネクティングバー１３の断面を小さくすることができる。これにより、ステップカット工程においてコネクティングバー１３を裏面１３ｂ側から切除する際、バリの発生を低減するとともに、ステップカット用ブレード３７の摩耗を抑えることができる。また、切断工程においてコネクティングバー１３を切断する際、バリの発生を低減するとともに、切断用ブレード３８の摩耗を抑えることができる。
（変形例５）
図１６に示す変形例（変形例５）は、リード部１２のうちコネクティングバー１３に連結される部分が、平面視でテーパー状に形成されているものであり、他の構成は、図４に示す構成と略同様である。この場合、リード部１２は、内側（ダイパッド１１側）に位置する矩形状部分１２ｂと、外側（コネクティングバー１３側）に位置する台形状部分１２ｃとから構成されている。このうち台形状部分１２ｃは平面視でテーパー状に形成され、内側から外側に向けてその幅が徐々に狭くなっている。また、台形状部分１２ｃは、コネクティングバー１３からステップカット領域４５よりも内側まで延びていることが好ましい。
このように、リード部１２のうちコネクティングバー１３に連結される部分が、平面視でテーパー状に形成されていることにより、ステップカットする位置がコネクティングバー１３の横方向に多少ずれた場合でも、ステップカット部４５ａの面積が大きく増加することがない。また、ステップカット工程及び切断工程時に発生するバリの量を低減するとともに、ステップカット用ブレード３７及び切断用ブレード３８の摩耗を抑えることができる。
（変形例６）
図１７に示す変形例（変形例６）は、コネクティングバー１３のうちリード部１２の両側に位置する部分に、それぞれ切欠部１３ｋが形成されているものであり、他の構成は、図４に示す構成と略同様である。この場合、コネクティングバー１３は、切欠部１３ｋにおいて幅が狭められている。また、リード部１２は、内側（ダイパッド１１側）に位置する第１矩形状部分１２ｄと、外側（コネクティングバー１３側）に位置するとともに第１矩形状部分１２ｄよりも幅の狭い第２矩形状部分１２ｅとから構成されている。
このように、コネクティングバー１３のうちリード部１２の両側に位置する部分にそれぞれ切欠部１３ｋを形成したことにより、ステップカット工程及び切断工程時に発生するバリの量を低減するとともに、ステップカット用ブレード３７及び切断用ブレード３８の摩耗を抑えることができる。
上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
１０ リードフレーム
１０ａ パッケージ領域
１１ ダイパッド
１２ リード部
１３ コネクティングバー
１３ａ 表面
１３ｂ 裏面
１３ｅ 最大幅部分
１４ 吊りリード
１５ 内部端子
１７ 外部端子
１８ 外周領域
１９ 連結部
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ
２３ 封止樹脂
４５ ステップカット領域
４６ 切断領域

Claims (7)

  1. リードフレームにおいて、
    ダイパッドと、
    前記ダイパッドの周囲に設けられたリード部と、
    前記リード部が連結されたコネクティングバーとを備え、
    前記コネクティングバーの表面の幅は、前記コネクティングバーの裏面の幅よりも広く、
    前記コネクティングバーのうち最大幅となる最大幅部分が、前記コネクティングバーの前記表面と前記裏面との間に位置し、
    互いに直交する２つの前記コネクティングバーが、半導体装置に対応する領域の外側に位置する連結部で互いに連結され、前記ダイパッドと前記連結部とは、吊りリードによって互いに連結され、前記連結部は薄肉化されておらず、前記吊りリードは裏面側から薄肉化され、
    前記コネクティングバーは薄肉化されておらず、
    前記コネクティングバーのうち最大幅Ｗ２となる最大幅部分が、前記コネクティングバーの前記表面と前記裏面との間の位置であって、前記表面及び前記裏面とは異なる位置に存在し、
    前記コネクティングバーの表面の幅をＷ５とし、前記コネクティングバーの裏面の幅をＷ６としたとき、
    Ｗ２＞Ｗ５＞Ｗ６という関係が成立する、リードフレーム。
  2. 前記最大幅部分は、前記コネクティングバーの前記表面と前記裏面との中間位置よりも前記表面側に位置する、請求項１記載のリードフレーム。
  3. 前記コネクティングバーの前記表面及び前記裏面のうち少なくとも一方に、凹部が形成されている、請求項１又は２記載のリードフレーム。
  4. 前記リード部のうち前記コネクティングバーに連結される部分が、平面視でテーパー状に形成されている、請求項１乃至３のいずれか一項記載のリードフレーム。
  5. 前記コネクティングバーのうち前記リード部の両側に位置する部分に、それぞれ切欠部が形成されている、請求項１乃至４のいずれか一項記載のリードフレーム。
  6. 前記コネクティングバーの表面の幅は、前記コネクティングバーの裏面の幅よりも１５μｍ以上２５μｍ以下だけ広く、前記最大幅部分の幅は、前記コネクティングバーの表面の幅よりも１０μｍ以上１５μｍ以下だけ広い、請求項１乃至５のいずれか一項記載のリードフレーム。
  7. 半導体装置の製造方法において、
    請求項１乃至６のいずれか一項記載のリードフレームを準備する工程と、
    前記リードフレームの前記ダイパッド上に半導体素子を搭載する工程と、
    前記半導体素子と前記リード部とを接続部材により電気的に接続する工程と、
    前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、
    前記コネクティングバーに沿って、裏面側から前記リードフレームの厚み方向の一部を切除する工程と、
    前記半導体装置毎に前記リードフレーム及び前記封止樹脂を切断する工程とを備えた、半導体装置の製造方法。
JP2017170456A 2017-07-31 2017-09-05 リードフレームおよび半導体装置の製造方法 Active JP7112663B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017170456A JP7112663B2 (ja) 2017-09-05 2017-09-05 リードフレームおよび半導体装置の製造方法
PCT/JP2018/028701 WO2019026917A1 (ja) 2017-07-31 2018-07-31 リードフレーム、半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017170456A JP7112663B2 (ja) 2017-09-05 2017-09-05 リードフレームおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019047036A JP2019047036A (ja) 2019-03-22
JP7112663B2 true JP7112663B2 (ja) 2022-08-04

Family

ID=65812990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017170456A Active JP7112663B2 (ja) 2017-07-31 2017-09-05 リードフレームおよび半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7112663B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182175A (ja) 2006-12-27 2008-08-07 Denso Corp モールドパッケージの製造方法
JP2014160855A (ja) 2014-04-22 2014-09-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2015095597A (ja) 2013-11-13 2015-05-18 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016021515A (ja) 2014-07-15 2016-02-04 Ｓｈマテリアル株式会社 半導体装置用リードフレーム及びその製造方法
JP2016105524A (ja) 2016-03-10 2016-06-09 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714656U (ja) * 1993-08-19 1995-03-10 株式会社三井ハイテック 多ピンリ−ドフレ−ム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182175A (ja) 2006-12-27 2008-08-07 Denso Corp モールドパッケージの製造方法
JP2015095597A (ja) 2013-11-13 2015-05-18 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2014160855A (ja) 2014-04-22 2014-09-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2016021515A (ja) 2014-07-15 2016-02-04 Ｓｈマテリアル株式会社 半導体装置用リードフレーム及びその製造方法
JP2016105524A (ja) 2016-03-10 2016-06-09 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法

Also Published As

Publication number Publication date
JP2019047036A (ja) 2019-03-22

Similar Documents

Publication Publication Date Title
JP3521758B2 (ja) 半導体装置の製造方法
JP7044142B2 (ja) リードフレームおよびその製造方法
JP5807800B2 (ja) リードフレームおよびリードフレームの製造方法
JP6319644B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP6936963B2 (ja) リードフレーム
JP7193284B2 (ja) リードフレーム及びリードフレームの製造方法
JP7112663B2 (ja) リードフレームおよび半導体装置の製造方法
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法
JP7068640B2 (ja) リードフレームおよび半導体装置の製造方法
JP7249533B2 (ja) リードフレームおよび半導体装置の製造方法
JP6946870B2 (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP6911377B2 (ja) リードフレームおよび半導体装置
JP7365588B2 (ja) リードフレームおよび半導体装置
WO2024106469A1 (ja) リードフレーム及びその製造方法
JP7486065B1 (ja) リードフレーム及びその製造方法
JP7404763B2 (ja) リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP7380750B2 (ja) リードフレームおよび半導体装置
JP7180735B2 (ja) リードフレームおよび半導体装置
JP6967190B2 (ja) リードフレーム
JP7215110B2 (ja) リードフレームおよび半導体装置
JP6631669B2 (ja) リードフレームおよびリードフレームの製造方法
JP6788825B2 (ja) リードフレームおよび半導体装置
JP2021158211A (ja) リードフレーム及びその製造方法、並びに半導体装置及びその製造方法
JP2021150462A (ja) リードフレーム、リードフレームの製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220707

R150 Certificate of patent or registration of utility model

Ref document number: 7112663

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150