JP6967190B2 - リードフレーム - Google Patents
リードフレーム Download PDFInfo
- Publication number
- JP6967190B2 JP6967190B2 JP2016152907A JP2016152907A JP6967190B2 JP 6967190 B2 JP6967190 B2 JP 6967190B2 JP 2016152907 A JP2016152907 A JP 2016152907A JP 2016152907 A JP2016152907 A JP 2016152907A JP 6967190 B2 JP6967190 B2 JP 6967190B2
- Authority
- JP
- Japan
- Prior art keywords
- support member
- lead
- back surface
- lead frame
- lead portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
以下、本発明の第1の実施の形態について、図1乃至図9を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
まず、図1乃至図5により、本実施の形態によるリードフレームの概略について説明する。図1乃至図5は、本実施の形態によるリードフレームを示す図である。
次に、図6および図7により、本実施の形態によるリードフレーム10を用いて作製される半導体装置について説明する。図6および図7は、半導体装置(DR−QFN(Dual Row QFN)タイプ)を示す図である。
次に、図1乃至図4に示すリードフレーム10の製造方法について、図8(a)−(e)を用いて説明する。なお、図8(a)−(e)は、リードフレーム10の製造方法を示す断面図(図3に対応する図)である。
次に、図6および図7に示す半導体装置20の製造方法について、図9(a)−(e)を用いて説明する。
次に、図10および図11を参照して本発明の第2の実施の形態について説明する。図10および図11は本発明の第2の実施の形態を示す図である。図10および図11に示す第2の実施の形態は、支持部材13が薄肉化されている点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図10および図11において、第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
11 ダイパッド
12A 第1リード部
12B 第2リード部
15A、15B 内部端子
17A、17B 外部端子
20 半導体装置
21 半導体素子
22 ボンディングワイヤ(接続部材)
23 封止樹脂
52 接続リード
53、63 端子部
65 支持部材表面
66 支持部材裏面
67 支持部材側面
68 第1側面
69 第2側面
75 段部
79 底面
Claims (7)
- DR−QFNタイプの半導体装置を作製するためのリードフレームであって、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に互いに間隔を空けて設けられた複数のリード部と、
前記複数のリード部を支持する支持部材とを備え、
前記支持部材のうち、互いに隣接するリード部間に位置する領域の表面に、段部が形成され、
前記支持部材は、前記半導体装置を個片化するための切断線に対して平行に延び、
前記複数のリード部は、第1リード部と、前記第1リード部よりも短い第2リード部とを有し、前記第1リード部と前記第2リード部とが交互に配置され、
前記段部は、互いに隣接する前記第1リード部と前記第2リード部との間の前記支持部材に形成され、
前記段部は、前記半導体装置内の封止樹脂に覆われる領域に位置する前記第2リード部の側面まで連続して延びていることを特徴とするリードフレーム。 - 前記支持部材は、支持部材表面と、前記支持部材表面の反対側に位置する支持部材裏面とを有し、前記段部は、前記支持部材表面および前記支持部材裏面に対して略平行な底面を有することを特徴とする請求項1記載のリードフレーム。
- 前記支持部材は、前記支持部材表面と前記支持部材裏面との間に位置する支持部材側面を有し、前記支持部材側面は、前記底面よりも前記支持部材表面側に位置する第1側面と、前記底面よりも前記支持部材裏面側に位置する第2側面とを有し、前記第1側面および前記第2側面が、それぞれ前記支持部材表面および前記支持部材裏面に対して傾斜していることを特徴とする、請求項2記載のリードフレーム。
- 前記支持部材表面は、前記ダイパッドの表面と同一平面上にあり、前記支持部材裏面は、前記ダイパッドの裏面よりも表面側に位置することを特徴とする請求項2又は3記載のリードフレーム。
- リードフレームであって、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に互いに間隔を空けて設けられた複数のリード部と、
前記複数のリード部を支持する支持部材とを備え、
前記支持部材のうち、互いに隣接するリード部間に位置する領域の表面に、段部が形成され、
前記支持部材は、支持部材表面と、前記支持部材表面の反対側に位置する支持部材裏面とを有し、前記段部は、前記支持部材表面および前記支持部材裏面に対して略平行な底面を有し、
前記段部の前記底面に、表面側に突出する突起が形成されていることを特徴とするリードフレーム。 - リードフレームであって、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に互いに間隔を空けて設けられた複数のリード部と、
前記複数のリード部を支持する支持部材とを備え、
前記支持部材のうち、互いに隣接するリード部間に位置する領域の表面に、段部が形成され、
前記支持部材は、支持部材表面と、前記支持部材表面の反対側に位置する支持部材裏面とを有し、前記段部は、前記支持部材表面および前記支持部材裏面に対して略平行な底面を有し、
前記段部の前記底面に、裏面側に凹む凹部が形成されていることを特徴とするリードフレーム。 - 前記複数のリード部は、第1リード部と、前記第1リード部よりも短い第2リード部とを有し、前記第1リード部と前記第2リード部とが交互に配置され、前記段部は、互いに隣接する前記第1リード部と前記第2リード部との間の前記支持部材に形成されていることを特徴とする請求項5又は6記載のリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016152907A JP6967190B2 (ja) | 2016-08-03 | 2016-08-03 | リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016152907A JP6967190B2 (ja) | 2016-08-03 | 2016-08-03 | リードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018022771A JP2018022771A (ja) | 2018-02-08 |
JP6967190B2 true JP6967190B2 (ja) | 2021-11-17 |
Family
ID=61165819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016152907A Active JP6967190B2 (ja) | 2016-08-03 | 2016-08-03 | リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6967190B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5202577A (en) * | 1990-02-06 | 1993-04-13 | Dai Nippon Printing Co., Ltd. | Leadframe having a particular dam bar |
JPH03296254A (ja) * | 1990-02-06 | 1991-12-26 | Dainippon Printing Co Ltd | リードフレーム |
JP2005166695A (ja) * | 2003-11-28 | 2005-06-23 | Mitsui High Tec Inc | リードフレーム及び半導体装置の製造方法 |
JP2010074034A (ja) * | 2008-09-22 | 2010-04-02 | Sanyo Electric Co Ltd | リードフレーム及び樹脂封止半導体装置 |
JP5997971B2 (ja) * | 2012-08-09 | 2016-09-28 | 株式会社三井ハイテック | リードフレーム |
JP2015095597A (ja) * | 2013-11-13 | 2015-05-18 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
JP6115671B2 (ja) * | 2016-04-12 | 2017-04-19 | 日亜化学工業株式会社 | リードフレーム、樹脂付きリードフレーム、光半導体装置 |
-
2016
- 2016-08-03 JP JP2016152907A patent/JP6967190B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018022771A (ja) | 2018-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7044142B2 (ja) | リードフレームおよびその製造方法 | |
JP6936963B2 (ja) | リードフレーム | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6617955B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6967190B2 (ja) | リードフレーム | |
JP7510612B2 (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
JP6788825B2 (ja) | リードフレームおよび半導体装置 | |
JP6946870B2 (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
JP6807050B2 (ja) | リードフレームおよび半導体装置 | |
JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP6911377B2 (ja) | リードフレームおよび半導体装置 | |
JP7081702B2 (ja) | リードフレームおよび半導体装置 | |
JP7064721B2 (ja) | リードフレームおよび半導体装置 | |
JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
JP6842649B2 (ja) | リードフレームおよび半導体装置 | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP7486065B1 (ja) | リードフレーム及びその製造方法 | |
JP7215110B2 (ja) | リードフレームおよび半導体装置 | |
WO2024106469A1 (ja) | リードフレーム及びその製造方法 | |
JP5870681B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
WO2015111623A1 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2021158211A (ja) | リードフレーム及びその製造方法、並びに半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200929 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210618 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210618 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210628 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6967190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |