JP7068640B2 - リードフレームおよび半導体装置の製造方法 - Google Patents

リードフレームおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP7068640B2
JP7068640B2 JP2017149390A JP2017149390A JP7068640B2 JP 7068640 B2 JP7068640 B2 JP 7068640B2 JP 2017149390 A JP2017149390 A JP 2017149390A JP 2017149390 A JP2017149390 A JP 2017149390A JP 7068640 B2 JP7068640 B2 JP 7068640B2
Authority
JP
Japan
Prior art keywords
region
lead frame
outer peripheral
alignment mark
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017149390A
Other languages
English (en)
Other versions
JP2019029569A (ja
Inventor
貫 正 雄 大
藤 謙 二 後
嵜 剛 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017149390A priority Critical patent/JP7068640B2/ja
Publication of JP2019029569A publication Critical patent/JP2019029569A/ja
Priority to JP2022076138A priority patent/JP7249533B2/ja
Application granted granted Critical
Publication of JP7068640B2 publication Critical patent/JP7068640B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームおよび半導体装置の製造方法に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。
従来、ＱＦＮパッケージを作製する工程において、樹脂封止後にリードフレームを切断し、リードフレームを各パッケージ毎に分離することが行われている。このようにリードフレームを切断する際、まず１回目のソーイングにより、リードフレームを約半分の厚みだけカットし、その後、１回目のソーイングに使用されるブレードよりも薄いブレードを使用して、２回目のソーイングを行い、リードフレームを互いに分離する方法が知られている（例えば特許文献１参照）。
米国特許第７１８３６３０号明細書
しかしながら、上述したように２回のソーイング工程によりリードフレームを切断する場合、１回目のソーイングでリードフレームを約半分の厚みだけカットした際、リードフレームを位置決めするアライメントマークも消滅してしまい、２回目のソーイングの際にリードフレームを位置決めすることが困難になるという問題がある。
本発明はこのような点を考慮してなされたものであり、１回目のソーイングでリードフレームを約半分の厚みだけカットした際、アライメントマークを残存させ、このアライメントマークを２回目のソーイングで用いることが可能な、リードフレームおよび半導体装置を提供することを目的とする。
本発明は、リードフレームにおいて、外周領域と、前記外周領域内に配置されたパッケージ領域と、前記パッケージ領域の周囲から前記外周領域に延びるステップカット領域と、前記外周領域に設けられたアライメントマークとを備え、前記アライメントマークは、前記ステップカット領域に重ならないように配置されている、リードフレームである。
本発明は、前記アライメントマークは、前記ステップカット領域の幅方向両側にそれぞれ設けられている、リードフレームである。
本発明は、前記アライメントマークは、前記外周領域の厚み方向途中まで凹む非貫通領域を含む、リードフレームである。
本発明は、リードフレームにおいて、外周領域と、前記外周領域内に配置されたパッケージ領域と、前記パッケージ領域の周囲から前記外周領域に延びるステップカット領域と、前記外周領域に設けられたアライメントマークとを備え、前記アライメントマークは、前記外周領域を厚み方向に貫通する貫通領域を含む、リードフレームである。
本発明は、前記アライメントマークは、前記外周領域の厚み方向途中まで凹む非貫通領域を含む、リードフレームである。
本発明は、半導体装置の製造方法において、前記リードフレームを準備する工程と、前記リードフレームを封止樹脂により封止する工程と、前記アライメントマークに基づいて前記リードフレームを位置決めし、前記ステップカット領域に沿って、前記リードフレームの厚み方向の一部を切除する工程と、前記アライメントマークに基づいて前記リードフレームを位置決めし、前記パッケージ領域毎に前記リードフレーム及び前記封止樹脂を切断する工程とを備えた、半導体装置の製造方法である。
本発明によれば、１回目のソーイングでリードフレームを約半分の厚みだけカットした際、アライメントマークを残存させ、このアライメントマークを２回目のソーイングで用いることができる。
図１は、本発明の一実施の形態によるリードフレームの一部を示す平面図。 図２は、本発明の一実施の形態によるリードフレームの一部を示す底面図。 図３は、本発明の一実施の形態によるリードフレームを示す断面図（図１のIII－III線断面図）。 図４は、本発明の一実施の形態による半導体装置を示す平面図。 図５は、本発明の一実施の形態による半導体装置を示す断面図（図４のＶ－Ｖ線断面図）。 図６（ａ）－（ｅ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。 図７（ａ）－（ｄ）は、本発明の一実施の形態による半導体装置の製造方法（前半）を示す断面図。 図８（ａ）－（ｃ）は、本発明の一実施の形態による半導体装置の製造方法（後半）を示す断面図。 図９は、本発明の一変形例（変形例１）によるリードフレームの一部を示す底面図。 図１０は、本発明の一変形例（変形例２）によるリードフレームの一部を示す底面図。 図１１は、本発明の一変形例（変形例３）によるリードフレームの一部を示す底面図。
以下、本発明の一実施の形態について、図１乃至図８を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
リードフレームの構成
まず、図１乃至図３により、本実施の形態によるリードフレームの概略について説明する。図１は、本実施の形態によるリードフレームの一部を示す平面図であり、図２は、本実施の形態によるリードフレームの一部を示す底面図であり、図３は、本実施の形態によるリードフレームを示す断面図である。
図１乃至図３に示すリードフレーム１０は、半導体装置２０（図４および図５）を作製する際に用いられるものである。このようなリードフレーム１０は、矩形状の外形を有する外周領域１８と、外周領域１８内に多列および多段に（マトリックス状に）配置された、複数のパッケージ領域１０ａとを備えている。なお、図１および図２においては、リードフレーム１０の角部を含む一部のみを図示している。
外周領域１８は、複数のパッケージ領域１０ａの周囲を取り囲むように平面視で矩形状の環状に形成されている。この外周領域１８の幅Ｗ１は、１０ｍｍ以上５０ｍｍ以下としても良い。なお、外周領域１８は、後述するアライメントマーク４０を除き、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。
外周領域１８と複数のパッケージ領域１０ａとの間には、外周薄肉部１８ａが形成されている。外周薄肉部１８ａは、最も外側に配置された複数のパッケージ領域１０ａを取り囲むように平面視で矩形状の環状に形成されている。この外周薄肉部１８ａは、裏面側からハーフエッチングにより薄肉に形成された部分である。
ここでハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。なお、各図において、ハーフエッチングされた領域を網掛けで示している。
本明細書中、「内」、「内側」とは、各パッケージ領域１０ａにおいてダイパッド１１の中心方向を向く側をいい、「外」、「外側」とは、各パッケージ領域１０ａにおいてダイパッド１１の中心から離れる側（コネクティングバー１３側）をいう。また、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。
図１乃至図３に示すように、各パッケージ領域１０ａは、半導体素子２１（後述）を搭載する平面矩形状のダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長いリード部１２とを備えている。なお、パッケージ領域１０ａは、それぞれ半導体装置２０（後述）に対応する領域である。パッケージ領域１０ａは、図１および図２において縦横に延びる切断領域４６によって取り囲まれる領域である。なお、本実施の形態において、リードフレーム１０は、複数のパッケージ領域１０ａを含んでいるが、これに限らず、１つのリードフレーム１０に１つのパッケージ領域１０ａのみが形成されていても良い。
複数のパッケージ領域１０ａは、コネクティングバー（支持部材）１３を介して互いに連結されている。このコネクティングバー１３は、ダイパッド１１と、リード部１２とを支持するものであり、Ｘ方向およびＹ方向に沿ってそれぞれ延びている。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、ダイパッド１１の各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。なお、パッケージ領域１０ａの一辺の長さＬ１は、２ｍｍ以上９ｍｍ以下としても良い。
ダイパッド１１は、平面略正方形形状を有しており、その表面には、後述する半導体素子２１が搭載される。ダイパッド１１の平面形状は、正方形に限らず、長方形等の多角形としても良い。また、ダイパッド１１の四つのコーナー部にはそれぞれ吊りリード１４が連結されており、ダイパッド１１は、この４本の吊りリード１４を介してコネクティングバー１３又は外周領域１８に連結支持されている。各吊りリード１４は、その全域にわたりハーフエッチングにより裏面側から薄肉に形成されている。しかしながら、これに限らず、吊りリード１４の一部のみが裏面側から薄肉化されていても良い。
各コネクティングバー１３は、細長い棒形状を有しており、その幅Ｗ２（コネクティングバー１３の長手方向に垂直な方向の長さ）は、１００μｍ以上２５０μｍ以下としても良い。各コネクティングバー１３には、複数のリード部１２が長手方向に沿って間隔を空けて連結されている。コネクティングバー１３は、その全域にわたりハーフエッチングにより裏面側から薄肉化されている。
ダイパッド１１は、中央に位置するダイパッド厚肉部１１ａと、ダイパッド厚肉部１１ａの周縁全周にわたって形成されたダイパッド薄肉部１１ｂとを有している。このうちダイパッド厚肉部１１ａは、ハーフエッチングされておらず、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。具体的には、ダイパッド厚肉部１１ａの厚みは、半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。一方、ダイパッド薄肉部１１ｂは、ハーフエッチングにより裏面側から薄肉に形成されている。このようにダイパッド薄肉部１１ｂを設けたことにより、ダイパッド１１が封止樹脂２３（後述）から離脱しにくくすることができる。
各リード部１２は、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１１との間に空間を介して配置されている。各リード部１２は、それぞれコネクティングバー１３から延び出している。この場合、複数のリード部１２の形状は全て互いに同一であるが、これに限らず、複数のリード部１２の形状が互いに異なっていても良い。
複数のリード部１２は、上述したように、ダイパッド１１の周囲においてコネクティングバー１３の長手方向に沿って互いに間隔を空けて配置されている。隣接するリード部１２同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、リード部１２は、半導体装置２０の製造後にダイパッド１１とも電気的に絶縁される形状となっている。このリード部１２の裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７がそれぞれ形成されている。各外部端子１７は、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。
この場合、外部端子１７は、ダイパッド１１の各辺に沿って平面視で１列に配置されている。しかしながら、これに限らず、外部端子１７は、隣り合うリード部１２間で交互に内側および外側に位置するよう、平面視で千鳥状に配置されていても良い。
各リード部１２は、それぞれその内端（ダイパッド１１側端部）に、ハーフエッチングにより裏面側から薄肉化された薄肉部１２ａが形成されている。また、各リード部１２の表面には内部端子１５が形成されている。内部端子１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。このため、内部端子１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。
各リード部１２の基端部は、コネクティングバー１３に連結されている。各リード部１２は、当該リード部１２が連結されるコネクティングバー１３の長手方向に対して垂直に延びている。しかしながら、これに限らず、各リード部１２の一部又は全部がコネクティングバー１３に対して傾斜して延びていても良い。
ところで、本実施の形態によるリードフレーム１０は、後述するように、２段階のソーイングにより切断される。すなわち、まず１回目のソーイングにより、コネクティングバー１３に沿ってリードフレーム１０を約半分の厚みだけ部分的にカット（ステップカット）する。その後、ステップカットに使用されるステップカット用ブレード３７（後述）よりも薄い切断用ブレード３８（後述）を使用して、２回目のソーイングを行い、リードフレーム１０を互いに分離する。
このため、リードフレーム１０には、コネクティングバー１３の長さ方向に沿って、ステップカットされるステップカット領域４５と、ダイシングにより分離される切断領域４６とが設けられている。そして平面視で、コネクティングバー１３の全域が、対応する切断領域４６の内側に位置し、切断領域４６の全域が、対応するステップカット領域４５の内側に位置している。また、ステップカット領域４５、切断領域４６及びコネクティングバー１３の幅方向中心線ＣＬは互いに一致するようになっている。
ステップカット領域４５は、樹脂封止後１回目のソーイングにより、リードフレーム１０の厚み方向（Ｚ方向）に略半分だけステップカット（ハーフカット）される領域であり、平面視で互いに平行な一対の外縁Ｓ１、Ｓ１によって区画されている。このステップカット領域４５は、パッケージ領域１０ａの外周に沿って格子状に配置され、それぞれＸ方向又はＹ方向に沿って延びている。ステップカット領域４５は、パッケージ領域１０ａから外周領域１８に延びるとともに、外周領域１８を幅方向に横断している。ステップカット領域４５の幅Ｗ３は、ステップカットを行うステップカット用ブレード３７（後述）の幅に対応しており、コネクティングバー１３の幅Ｗ２よりも広い。具体的には、ステップカット領域４５の幅Ｗ３は、３０μｍ以上８０μｍ以下としても良い。
切断領域４６は、２回目のソーイングにより、リードフレーム１０の厚み方向（Ｚ方向）全体に切断する領域であり、平面視で互いに平行な一対の外縁Ｃ１、Ｃ１によって区画されている。この切断領域４６は、パッケージ領域１０ａの外周に沿って格子状に配置され、それぞれＸ方向又はＹ方向に沿って延びている。また切断領域４６は、パッケージ領域１０ａから外周領域１８に延びるとともに、外周領域１８を幅方向に横断している。なお、パッケージ領域１０ａの外縁は、切断領域４６の外縁Ｃ１、Ｃ１に一致する。切断領域４６の幅Ｗ４は、２回目のソーイングを行う切断用ブレード３８（後述）の幅に対応しており、コネクティングバー１３の幅Ｗ２よりも広く、ステップカット領域４５の幅Ｗ３よりも狭い（Ｗ２＜Ｗ４＜Ｗ３）。具体的には、切断領域４６の幅Ｗ４は、１０μｍ以上４０μｍ以下としても良い。
本実施の形態において、外周領域１８には、複数のアライメントマーク４０が設けられている。このアライメントマーク４０は、ソーイング時のブレード３７、３８の位置決めを行うためのものである。具体的には、アライメントマーク４０は、ステップカット領域４５に沿うステップカット（１回目のソーイング）と、切断領域４６に沿う切断分離（２回目のソーイング）との両方を行うための位置決めに用いられる。したがって、各アライメントマーク４０は、それぞれのステップカット領域４５及び切断領域４６に対応する位置に配置されている。この場合、複数のアライメントマーク４０は、外周領域１８の４つの辺に沿って設けられ、それぞれＸ方向又はＹ方向に延びるステップカット領域４５及び切断領域４６に対応している。
各アライメントマーク４０は、平面視略矩形形状である。各アライメントマーク４０の、外周領域１８の幅方向に平行な辺の長さＬ２は、１００μｍ以上１５００μｍ以下としても良い。各アライメントマーク４０の、外周領域１８の長手方向に平行な辺の長さＬ３は、５０μｍ以上３００μｍ以下としても良い。また、各アライメントマーク４０は、外周領域１８の厚み方向（Ｚ方向）の途中まで凹む非貫通領域から構成されている。すなわち各アライメントマーク４０は、ハーフエッチングにより裏面側から薄肉に形成されており、その深さは、外周領域１８の厚みの３０％以上７０％以下、好ましくは４０％以上６０％以下である。なお、これに限らず、各アライメントマーク４０は、リードフレーム１０の厚み方向（Ｚ方向）に貫通する貫通領域から構成されていても良い。
本実施の形態において、各アライメントマーク４０は、ステップカット領域４５に重ならないように、ステップカット領域４５からその幅方向にずれて配置されている。これにより、リードフレーム１０がステップカットされた後も、各アライメントマーク４０がリードフレーム１０上に残存するようになっている。すなわち、図２において、各アライメントマーク４０は、ステップカットによりステップカット領域４５が厚み方向に一部除去された後も、外周領域１８上に残存する。このため、このアライメントマーク４０を用いて、２回目のソーイングを行う切断用ブレード３８の位置決めを行うことができる。
この場合、各ステップカット領域４５の幅方向両側に、それぞれアライメントマーク４０が１つずつ（合計２つ）設けられている。各アライメントマーク４０と、対応するステップカット領域４５との間隔Ｐ１はそれぞれ一定の値に設定されており、具体的には、５０μｍ以上３００μｍ以下としても良い。すなわち、一対のアライメントマーク４０同士の中心位置が、これらに対応するステップカット領域４５及び切断領域４６の幅方向中心線ＣＬ上にくるようになっている。なお、これに限らず、各ステップカット領域４５にアライメントマーク４０が１つだけ対応するようにしても良い。
以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。
なお、本実施の形態において、リード部１２は、ダイパッド１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。
半導体装置の構成
次に、図４および図５により、本実施の形態による半導体装置について説明する。図４および図５は、本実施の形態による半導体装置（ＱＦＮタイプ）を示す図である。
図４および図５に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数のリード部１２と、ダイパッド１１上に搭載された半導体素子２１と、リード部１２と半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部材）２２とを備えている。また、ダイパッド１１、リード部１２、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。
ダイパッド１１及びリード部１２は、上述したリードフレーム１０から作製されたものである。リード部１２のうち、封止樹脂２３の周縁に位置する部分は、ステップカットにより裏面側から薄肉化され、段状のステップカット部４５ａを形成している。ステップカット部４５ａには、封止樹脂２３が充填されていない。このステップカット部４５ａは、半田めっきにより覆われていても良い。また、ステップカット部４５ａの側面４５ｂには、ステップカット時にバリが生じ、このバリが裏面側に向けて突出しても良い。なお、ステップカット部４５ａの深さＤ１は、ハーフエッチング部（ダイパッド薄肉部１１ｂ等）の深さＤ２より深くしても良い。このほか、ダイパッド１１及びリード部１２の構成は、半導体装置２０に含まれない領域を除き、上述した図１乃至図３に示すものと同様であるため、ここでは詳細な説明を省略する。
半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。
各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各リード部１２の内部端子１５にそれぞれ接続されている。なお、内部端子１５には、ボンディングワイヤ２２と密着性を向上させるめっき部が設けられていても良い。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば６ｍｍ以上１６ｍｍ以下することができる。なお、図４において、封止樹脂２３のうち、ダイパッド１１及びリード部１２よりも表面側に位置する部分の表示を省略している。
リードフレームの製造方法
次に、図１乃至図３に示すリードフレーム１０の製造方法について、図６（ａ）－（ｅ）を用いて説明する。なお、図６（ａ）－（ｅ）は、リードフレーム１０の製造方法を示す断面図（図３に対応する図）である。
まず図６（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図６（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図６（ｃ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図６（ｄ））。これにより、ダイパッド１１及びリード部１２の外形が形成される。このとき、外周領域１８には、その裏面側からハーフエッチングされることにより、アライメントマーク４０が形成される。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングを行うことができる。
その後、エッチング用レジスト層３２、３３を剥離して除去することにより、図１乃至図３に示すリードフレーム１０が得られる。（図６（ｅ））。
半導体装置の製造方法
次に、図４および図５に示す半導体装置２０の製造方法について、図７（ａ）－（ｄ）及び図８（ａ）－（ｃ）を用いて説明する。
まず、例えば図６（ａ）－（ｅ）に示す方法により、リードフレーム１０を作製する（図７（ａ））。
次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図７（ｂ））。
次に、半導体素子２１の各電極２１ａと、各リード部１２の内部端子１５とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図７（ｃ））。
次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（樹脂封止工程）（図７（ｄ））。このようにして、リードフレーム１０（ダイパッド１１及びリード部１２）、半導体素子２１およびボンディングワイヤ２２を封止する。このとき、外周領域１８のアライメントマーク４０内にも封止樹脂２３が充填される。
続いて、アライメントマーク４０に基づいてリードフレーム１０を位置決めし、ステップカット領域４５に沿って、リードフレーム１０の厚み方向の一部を切除する（ステップカット工程：１回目のソーイング）（図８（ａ））。
この間、まず図示しない撮像装置により、ステップカット領域４５の幅方向両側に位置するアライメントマーク４０をそれぞれ検出し、これら一対のアライメントマーク４０同士の中心部を通る中心線を求める。次いで、例えばダイヤモンド砥石からなるステップカット用ブレード３７を準備し、このステップカット用ブレード３７を上記中心線に沿って移動させる。この際、ステップカット用ブレード３７を回転させながら、ステップカット領域４５を切除する。これにより、ステップカット領域４５内のコネクティングバー１３、外周領域１８及び封止樹脂２３を部分的に切除する。このステップカットにより、ステップカット領域４５のコネクティングバー１３及び外周領域１８が厚み方向途中まで切除され、ステップカット部４５ａが形成される。このステップカットの作業は、Ｘ方向及びＹ方向に沿って複数回繰り返され、平面視格子状にステップカット部４５ａが形成される。
このステップカット工程の後、電解めっきを施すことにより、ステップカット部４５ａに図示しない半田めっき層を形成しても良い。
次いで、アライメントマーク４０に基づいてリードフレーム１０を再度位置決めし、パッケージ領域１０ａ毎に、リードフレーム１０及び封止樹脂２３を切断する（切断工程：２回目のソーイング）（図８（ｂ））。
この際、図示しない撮像装置により、切断領域４６の幅方向両側に位置するアライメントマーク４０をそれぞれ検出し、これら一対のアライメントマーク４０同士の中心部を通る中心線を求める。次いで、例えばダイヤモンド砥石からなる切断用ブレード３８を準備する。なお、切断用ブレード３８は、上述したステップカット用ブレード３７よりも幅が狭い。次に、この切断用ブレード３８を回転させながら上記中心線に沿って移動することにより、切断領域４６を切断する。これにより、切断領域４６内のコネクティングバー１３、外周領域１８及び封止樹脂２３を厚み方向（Ｚ方向）全域にわたって切断（ダイシング）する。この切断作業は、Ｘ方向及びＹ方向に沿って複数回繰り返され、平面視格子状に切断線が形成される。
このようにして、リードフレーム１０が各半導体装置２０毎に分離され、図４および図５に示す半導体装置２０が得られる（図７（ｃ））。
以上説明したように、本実施の形態によれば、外周領域１８に、ステップカット工程及び切断工程の両方でリードフレーム１０を位置決めするためのアライメントマーク４０が設けられている。このアライメントマーク４０は、ステップカット領域４５に重ならないように配置されている。これにより、ステップカット領域４５がステップカットされ、厚み方向に一部切除された後においても、アライメントマーク４０が消滅しない。このため、切断工程でこのアライメントマーク４０を用いてリードフレーム１０を位置決めすることができる。
また、本実施の形態によれば、アライメントマーク４０がステップカット領域４５に重ならないため、ステップカットの作業によってアライメントマーク４０にバリ等が生じることがない。これにより、アライメントマーク４０の形状が変化することがなく、切断工程でアライメントマーク４０を正確に識別することが可能となる。
また、本実施の形態によれば、アライメントマーク４０は、ステップカット領域４５の幅方向両側にそれぞれ設けられている。この一対のアライメントマーク４０の中心を例えばステップカット領域４５の中心線と位置させることにより、ステップカット領域４５を正確に位置決めし、高い位置精度でステップカット作業を行うことができる。
また、本実施の形態によれば、アライメントマーク４０は、外周領域１８の厚み方向途中まで凹む非貫通領域を含む。このアライメントマーク４０は、リードフレーム１０をエッチングにより形成する際に、ハーフエッチングにより同時に形成することができるので、アライメントマーク４０を形成する工程を別途設ける必要が生じない。
変形例
次に、図９乃至図１１により、本実施の形態によるリードフレームの変形例について説明する。図９および図１０に示す変形例は、アライメントマークの構成が異なるものであり、他の構成は、図１乃至図８に示す実施の形態と略同一である。また、図１１に示す変形例は、主としてダイパッド及びリード部の構成が異なるものである。図９乃至図１１において、図１乃至図８と同一部分には同一の符号を付して詳細な説明は省略する。
（変形例１）
図９に示すリードフレーム１０Ａにおいて、アライメントマーク４０は、外周領域１８を厚み方向（Ｚ方向）に貫通する貫通領域４１と、外周領域１８の厚み方向の途中まで凹む非貫通領域４２とを有している。
貫通領域４１は、外周領域１８のうち非貫通領域４２よりも外側（パッケージ領域１０ａから遠い側）に位置しており、非貫通領域４２から離間して配置されている。この場合、貫通領域４１は、平面視矩形形状を有しており、その各辺はＸ方向又はＹ方向に平行である。貫通領域４１の、外周領域１８の長手方向に平行な辺の長さＬ４は、ステップカット領域４５の幅よりも広く、具体的には２００μｍ以上６００μｍ以下としても良い。貫通領域４１の、外周領域１８の幅方向に平行な辺の長さＬ５は、５０μｍ以上６００μｍ以下としても良い。
非貫通領域４２は、平面視矩形形状を有しており、その各辺はＸ方向又はＹ方向に平行である。非貫通領域４２は、ハーフエッチングにより裏面側から薄肉に形成されており、その深さは、外周領域１８の厚みの３０％以上７０％以下、好ましくは４０％以上６０％以下である。非貫通領域４２の、外周領域１８の幅方向に平行な辺の長さＬ６は、貫通領域４１の、外周領域１８の長手方向に平行な辺の長さＬ４と同一としても良い。非貫通領域４２の、外周領域１８の幅方向に平行な辺の長さＬ７は、１００μｍ以上１５００μｍ以下としても良い。
貫通領域４１及び非貫通領域４２の中心位置は、これらに対応するステップカット領域４５及び切断領域４６の幅方向中心線ＣＬと一致するようになっている。このため、貫通領域４１及び非貫通領域４２の中心線に沿って、ステップカット領域４５を切除し、あるいは切断領域４６を切断することができる。
図９に示すリードフレーム１０Ａを用いて半導体装置を製造する場合、まず図示しない撮像装置により、アライメントマーク４０の非貫通領域４２を検出し、この非貫通領域４２の中心部を通る中心線を求める。次いで、ステップカット用ブレード３７（図７（ａ）参照）を上記中心線に沿って移動させることにより、ステップカット領域４５内のコネクティングバー１３、外周領域１８及び封止樹脂２３を厚み方向に部分的に切除する。
その後、図示しない撮像装置により、アライメントマーク４０の貫通領域４１を検出し、この貫通領域４１の中心部を通る中心線を求める。次いで、切断用ブレード３８（図７（ｂ）参照）を上記中心線に沿って移動させることにより、切断領域４６を切断する。
このように、本変形例によれば、アライメントマーク４０は、外周領域１８を厚み方向に貫通する貫通領域４１を含む。これにより、ステップカット領域４５がステップカットされ、厚み方向に一部切除された後においても、アライメントマーク４０の貫通領域４１が消滅することがない。このため、切断工程でこの貫通領域４１を用いてリードフレーム１０Ａを位置決めすることができる。
（変形例２）
図１０に示すリードフレーム１０Ｂにおいて、アライメントマーク４０は、外周領域１８を厚み方向（Ｚ方向）に貫通する貫通領域４３と、外周領域１８の厚み方向の途中まで凹む非貫通領域４４とを有している。この場合、貫通領域４３と非貫通領域４４とは一体に形成されている。
貫通領域４３は、平面視矩形形状を有しており、その各辺はＸ方向又はＹ方向に平行である。貫通領域４３の、外周領域１８の長手方向に平行な辺の長さＬ８は、切断領域４６の幅よりも狭く、具体的には８０μｍ以上３００μｍ以下としても良い。貫通領域４３の、外周領域１８の幅方向に平行な辺の長さＬ９は、１００μｍ以上１５００μｍ以下としても良い。
非貫通領域４４は、平面視で貫通領域４３の周囲全体を取り囲むように配置されている。すなわち、平面視で、貫通領域４３は非貫通領域４４の内側に位置している。非貫通領域４４は、環状の矩形形状を有しており、当該矩形の各辺はＸ方向又はＹ方向に平行である。非貫通領域４４は、ハーフエッチングにより裏面側から薄肉に形成されており、その深さは、外周領域１８の厚みの３０％以上７０％以下、好ましくは４０％以上６０％以下である。非貫通領域４４の、外周領域１８の幅方向に平行な辺の長さＬ１０は、ステップカット領域４５の幅と同一としても良い。非貫通領域４４の、外周領域１８の幅方向に平行な辺の長さＬ１１は、２００μｍ以上６００μｍ以下としても良い。
貫通領域４３及び非貫通領域４４の中心位置は、これらに対応するステップカット領域４５及び切断領域４６の幅方向中心線ＣＬと一致するようになっている。このため、貫通領域４３及び非貫通領域４４の中心線に沿って、ステップカット領域４５を切除し、あるいは切断領域４６を切断することができる。
図１０に示すリードフレーム１０Ｂを用いて半導体装置を製造する場合、まず図示しない撮像装置により、アライメントマーク４０の非貫通領域４４を検出し、この非貫通領域４４の中心部を通る中心線を求める。次いで、ステップカット用ブレード３７（図７（ａ）参照）を上記中心線に沿って移動させることにより、ステップカット領域４５内のコネクティングバー１３、外周領域１８及び封止樹脂２３を厚み方向に部分的に切除する。
その後、図示しない撮像装置により、アライメントマーク４０の貫通領域４３を検出し、この貫通領域４３の中心部を通る中心線を求める。次いで、切断用ブレード３８（図７（ｂ）参照）を上記中心線に沿って移動させることにより、切断領域４６を切断する。
本変形例によれば、アライメントマーク４０は、外周領域１８を厚み方向に貫通する貫通領域４３を含む。これにより、ステップカット領域４５がステップカットされ、厚み方向に一部切除された後においても、アライメントマーク４０の貫通領域４３が消滅することがない。このため、切断工程でこの貫通領域４３を用いてリードフレーム１０Ｂを位置決めすることができる。
また、本変形例によれば、封止樹脂２３がアライメントマーク４０の貫通領域４３及び非貫通領域４４内に進入するので、アライメントマーク４０内の封止樹脂２３がアンカーとしての役割を果たし、封止樹脂２３とリードフレーム１０Ｂとを強固に密着することができる。
（変形例３）
図１１に示すリードフレーム１０Ｃは、複数のパッケージ領域１０ａを含み、各パッケージ領域１０ａは、平面矩形状のダイパッド６１と、ダイパッド６１の周囲に設けられた複数の平面矩形状のリード部６２とを備えている。この場合、リード部６２は、各ダイパッド６１の周囲に４つ配置されている。また、各ダイパッド６１は、４本の吊りリード６４によってコネクティングバー１３又は外周領域１８に保持されている。この場合、吊りリード６４は、Ｘ方向又はＹ方向に平行に延びており、裏面側からハーフエッチングにより薄肉化されている。
リード部６２は、それぞれＸ方向に延びるコネクティングバー１３に連結されている。一方、Ｙ方向に延びるコネクティングバー１３には、リード部６２が連結されていない。また、ステップカット領域４５及び切断領域４６は、Ｙ方向に延びるコネクティングバー１３の周囲に形成されている。一方、Ｘ方向に延びるコネクティングバー１３の周囲には、ステップカット領域４５が形成されておらず、切断領域４６のみが形成されている。
Ｙ方向に延びるステップカット領域４５の幅方向両側には、それぞれアライメントマーク４０が１つずつ（合計２つ）設けられている。このアライメントマーク４０の構成は、図１乃至図３に示すアライメントマーク４０の構成と略同様である。一方、Ｘ方向に延びる切断領域４６上には、それぞれ平面矩形状のアライメントマーク４０Ａが１つずつ設けられている。このアライメントマーク４０Ａは、外周領域１８の厚み方向の途中まで凹む非貫通領域４２から構成されている。また、アライメントマーク４０ＡのＹ方向の長さは、対応する切断領域４６の幅と略同一である。
図１１において、パッケージ領域１０ａの角部近傍であって、Ｘ方向に延びる切断領域４６とＹ方向に延びる切断領域４６とが重なる領域（例えば図１１の矢印Ａで示す部分）は、３回にわたってソーイングされる部分である。本変形例においては、この３回ソーイングされる部分Ａを厚み方向に貫通させた貫通部としている。これにより、ソーイング時にリードフレーム１０Ｃの材料（例えば銅）の延性によって生じるバリを抑制することができる。
また、本変形例によれば、Ｙ方向に延びるコネクティングバー１３は２回ソーインクされ、Ｘ方向に延びるコネクティングバー１３は１回のみソーイングされるようになっている。これにより、ソーイングによりリードフレーム１０Ｃに生じる歪みを最小減にし、この歪みによって２回目の切断時に生じる位置ずれを軽減することができる。
また、本変形例によれば、Ｘ方向に延びるコネクティングバー１３（ソーイング１回）とＹ方向に延びるコネクティングバー１３（ソーイング２回）がともに、裏面側から薄肉化されている。このため、１回ソーイングされる部分と２回ソーイングされる部分との金属の切削量が略同等となるので、Ｘ方向のカット条件とＹ方向のソーイング条件とを略同等にすることができる。
上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
１０ リードフレーム
１０ａ パッケージ領域
１１ ダイパッド
１２ リード部
１３ コネクティングバー
１４ 吊りリード
１５ 内部端子
１７ 外部端子
１８ 外周領域
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ
２３ 封止樹脂
４０ アライメントマーク
４５ ステップカット領域
４６ 切断領域

Claims (5)

  1. リードフレームにおいて、
    外周領域と、
    前記外周領域内に配置されたパッケージ領域と、
    前記パッケージ領域の周囲から前記外周領域に延びるステップカット領域と、
    前記外周領域に設けられたアライメントマークとを備え、
    前記アライメントマークは、前記ステップカット領域に重ならないように配置され、
    前記外周領域のうち前記ステップカット領域には、他のアライメントマークが配置されておらず、
    前記アライメントマークは、前記ステップカット領域の幅方向両側にそれぞれ設けられている、リードフレーム。
  2. 前記アライメントマークは、前記外周領域の厚み方向途中まで凹む非貫通領域を含む、請求項１記載のリードフレーム。
  3. リードフレームにおいて、
    外周領域と、
    前記外周領域内に配置されたパッケージ領域と、
    前記パッケージ領域の周囲から前記外周領域に延びるステップカット領域と、
    前記外周領域に設けられたアライメントマークとを備え、
    前記アライメントマークは、前記外周領域を厚み方向に貫通する貫通領域と、前記外周領域の厚み方向途中まで凹む非貫通領域とを含み、
    前記貫通領域及び前記非貫通領域の中心位置は、当該貫通領域及び当該非貫通領域に対応する前記ステップカット領域の幅方向中心線と一致する、リードフレーム。
  4. 前記非貫通領域は、平面視で前記貫通領域の周囲全体を取り囲むように配置されている、請求項３記載のリードフレーム。
  5. 半導体装置の製造方法において、
    請求項１乃至４のいずれか一項記載のリードフレームを準備する工程と、
    前記リードフレームを封止樹脂により封止する工程と、
    前記アライメントマークに基づいて前記リードフレームを位置決めし、前記ステップカット領域に沿って、前記リードフレームの厚み方向の一部を切除する工程と、
    前記アライメントマークに基づいて前記リードフレームを位置決めし、前記パッケージ領域毎に前記リードフレーム及び前記封止樹脂を切断する工程とを備えた、半導体装置の製造方法。
JP2017149390A 2017-08-01 2017-08-01 リードフレームおよび半導体装置の製造方法 Active JP7068640B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017149390A JP7068640B2 (ja) 2017-08-01 2017-08-01 リードフレームおよび半導体装置の製造方法
JP2022076138A JP7249533B2 (ja) 2017-08-01 2022-05-02 リードフレームおよび半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017149390A JP7068640B2 (ja) 2017-08-01 2017-08-01 リードフレームおよび半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022076138A Division JP7249533B2 (ja) 2017-08-01 2022-05-02 リードフレームおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019029569A JP2019029569A (ja) 2019-02-21
JP7068640B2 true JP7068640B2 (ja) 2022-05-17

Family

ID=65478948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017149390A Active JP7068640B2 (ja) 2017-08-01 2017-08-01 リードフレームおよび半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7068640B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112378934B (zh) * 2021-01-15 2021-09-10 同源微（北京）半导体技术有限公司 光学芯片、探测器以及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280488A (ja) 2001-03-22 2002-09-27 Sanyo Electric Co Ltd 回路装置の製造方法
JP2008186891A (ja) 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877405B2 (ja) * 1997-12-16 2007-02-07 三洋電機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280488A (ja) 2001-03-22 2002-09-27 Sanyo Electric Co Ltd 回路装置の製造方法
JP2008186891A (ja) 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造

Also Published As

Publication number Publication date
JP2019029569A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
JP7044142B2 (ja) リードフレームおよびその製造方法
JP6936963B2 (ja) リードフレーム
JP7174363B2 (ja) リードフレームおよび半導体装置
JP6917010B2 (ja) 半導体装置およびその製造方法
JP7068640B2 (ja) リードフレームおよび半導体装置の製造方法
JP6810906B2 (ja) リードフレームおよび半導体装置
JP7249533B2 (ja) リードフレームおよび半導体装置の製造方法
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法
JP6946870B2 (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP6807050B2 (ja) リードフレームおよび半導体装置
JP7380750B2 (ja) リードフレームおよび半導体装置
JP7064721B2 (ja) リードフレームおよび半導体装置
JP7061278B2 (ja) リードフレームおよび半導体装置
JP7112663B2 (ja) リードフレームおよび半導体装置の製造方法
JP7081702B2 (ja) リードフレームおよび半導体装置
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6842649B2 (ja) リードフレームおよび半導体装置
JP7486065B1 (ja) リードフレーム及びその製造方法
JP5870681B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP6967190B2 (ja) リードフレーム
JP6807043B2 (ja) リードフレームおよび半導体装置
JP6788825B2 (ja) リードフレームおよび半導体装置
JP6428013B2 (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220414

R150 Certificate of patent or registration of utility model

Ref document number: 7068640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150