CN104241372B - 宽禁带半导体器件及其制备方法 - Google Patents

宽禁带半导体器件及其制备方法 Download PDF

Info

Publication number
CN104241372B
CN104241372B CN201410379970.7A CN201410379970A CN104241372B CN 104241372 B CN104241372 B CN 104241372B CN 201410379970 A CN201410379970 A CN 201410379970A CN 104241372 B CN104241372 B CN 104241372B
Authority
CN
China
Prior art keywords
wide bandgap
semiconductor device
chip
bandgap semiconductor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410379970.7A
Other languages
English (en)
Other versions
CN104241372A (zh
Inventor
星野政宏
张乐年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taizhou Beyond Technology Co ltd
Original Assignee
Taizhou Beyond Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taizhou Beyond Technology Co ltd filed Critical Taizhou Beyond Technology Co ltd
Priority to CN201410379970.7A priority Critical patent/CN104241372B/zh
Publication of CN104241372A publication Critical patent/CN104241372A/zh
Priority to PCT/CN2015/072909 priority patent/WO2016019720A1/zh
Priority to US15/312,622 priority patent/US20170084510A1/en
Application granted granted Critical
Publication of CN104241372B publication Critical patent/CN104241372B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供了一种宽禁带半导体器件及其制作方法，属于半导体制备技术领域。它解决了现有宽禁带半导体器件中易受热膨胀影响的问题。本宽禁带半导体器件包括使用宽禁带半导体材料为衬底的芯片和使用宽禁带半导体材料制成的底座，并在所述的底座上设有放置芯片的凹槽结构。本发明还提供了一种制作本宽禁带半导体器件的方法。本发明的宽禁带半导体器件的芯片衬底和底座均采用宽禁带半导体材料制成，能够达到快速散热的目的；同时由于热膨胀系数和散热系数基本相同，因此不需要在底部或者附属配件上增加调整热膨胀系数的各种材料，极大的简化了宽禁带半导体器件结构，减小了热膨胀的影响，提高了稳定性。

Description

宽禁带半导体器件及其制备方法
技术领域
本发明属于半导体制备技术领域，涉及一种半导体器件及其制备方法，特别涉及一种使用宽禁带半导体材料制成的宽禁带半导体器件及其制备方法。
背景技术
宽禁带半导体材料是指能隙大于或等于2.3eV的半导体材料，它被称为第三代半导体材料。主要包括金刚石、碳化硅、氮化镓等。和第一代、第二代半导体材料相比，第三代半导体材料具有禁带宽度大，电子漂移饱和速度高、介电常数小、导电性能好的特点，其本身具有优越的性质和潜在的巨大前景。
现有的芯片技术中，芯片的底部需要依次固连铜散热层、绝缘层、铜散热层、焊接连接层和铜散热层，为了增加散热性，还需要最后固连散热片，这些绝缘层和金属散热层是半导体器件中必不可少的散热结构，设置绝缘层是为了能够引出正负极，多层的散热层是为了保证芯片的散热效率。
虽然宽禁带半导体器件具有较好的应用前景，但是现有的使用宽禁带材料的宽禁带半导体器件，由于衬底材料的高价格，从而导致普及的速度十分缓慢。另外，绝缘层和铜散热层以及芯片的衬底采用不同的材质，其热膨胀率是不同的。因此半导体器件或模组需要调整附属配件的热膨胀系数和散热系数，导致半导体器件或模组变得结构复杂和高价格，可靠性不高。因为宽禁带半导体器件可以在摄氏350度的高温下可以正常工作，但是在开关的高低温下，半导体器件的附属配件的热疲劳而使得现有的半导体器件的可靠性大幅降低，缩短了器件的寿命甚至不能实现产业化。
发明内容
本发明针对现有技术存在上述问题，提出了一种宽禁带半导体器件，本发明所要解决的技术问题是如何消除宽禁带半导体器件中各部分热膨胀差异性的影响同时提高其散热性能。
本发明通过下列技术方案来实现：一种宽禁带半导体器件，其特征在于，包括使用宽禁带半导体材料为衬底的芯片和使用宽禁带半导体材料制成的底座，并在所述的底座上设有放置芯片的凹槽结构。
本宽禁带半导体器件中芯片的衬底采用宽禁带半导体材料制成，并且底座也采用宽禁带半导体材料制成，这样单单一个底座就能够代替现有的绝缘层和多个金属层，实现绝缘和散热的双重功能，结构得到极大的简化，同时由于芯片的衬底和底座均采用宽禁带半导体材料制成，两者的散热系数和热膨胀系数相同或者相近，消除了宽禁带半导体器件中各部分热膨胀系数差异性大的问题，不需要对底座做出特别的热膨胀系数匹配处理，底座结构得到简化。在底座上设置放置芯片的凹槽，通过该凹槽能够快速准确定位芯片的位置，同时也能将芯片固定牢靠。
在上述的宽禁带半导体器件中，所述的底座和芯片之间通过导热层连接，所述的导热层通过填充在凹槽结构处的金属粉烧结而成或者通过焊接连接固定。通过底座和芯片之间的导热层进行热传递能够实现散热功能，能够保证本宽禁带半导体器件的散热效果。可以采用将金属粉烧结在该凹槽结构处，也可以采用点焊、回流焊等焊接而成，凹槽结构能够对导热层起到限定位置作用，限制了其四周的自由度，上述的连接方式牢固可靠，不易滑动脱落，也方便固定芯片。
在上述的宽禁带半导体器件中，导热层具有导电性。导热层在导热散热的同时也具有较好的导电性，能够简化半导体器件的结构。
在上述的宽禁带半导体器件中，金属粉为粉状的金属银。导热层优选为金属银制成，因为银具有较高的性价比，使用锡、铜、铝等金属的导热性能没有银好，而黄金的价格昂贵，使用成本高。使用银粉时其颗粒的粒径越小越好，银粉的粒径在纳米级别的时候，与微米级别的银粉相比较，烧结的温度能够下降30℃～80℃。
在上述的宽禁带半导体器件中，所述的导热层的厚度为10μm～75μm。既要保证散热效果，也要考虑导热层的制成成本，综合考量，这一厚度的性价比高，能够符合要求。
在上述的宽禁带半导体器件中，所述的芯片的衬底材料和所述的底座的材料含有相同的化学成分。宽禁带材料的化学成分相同，保证了热膨胀系数和散热系数基本相同，在散热过程中，不会如同现有技术一样出现受不同材质不同的热膨胀率影响而导致变形脱落等现象，也不需要另外增加调整热膨胀的材料，能够简化本半导体器件。
在上述的宽禁带半导体器件中，所述的底座包括导电性宽禁带材料层和半绝缘性宽禁带材料层，导电性宽禁带材料层和半绝缘性宽禁带材料层重叠或多层交替重叠。底座的导电性宽禁带材料层保证了其导电性能，使芯片能够正常使用，而半绝缘性宽禁带材料层起到阻隔电流的作用，分化两极，防止短路。采用多层交替重叠的方式能够进一步增强散热效果。
导电性宽禁带材料是通过半导体加工工艺中的掺杂工艺掺杂硼、氮等元素使宽禁带材料具有导电性，用于芯片的制作；半绝缘性宽禁带材料可以是半绝缘性的碳化硅、三氧化二镓等。
在上述的宽禁带半导体器件中，所述的芯片的衬底采用导电性宽禁带材料制成，所述的底座采用半绝缘性宽禁带材料制成，所述芯片的衬底和所述底座之间通过所述的导热层连接。导热层能够为芯片导电和传递并散发热量。
在上述的宽禁带半导体器件中，所述的导电性宽禁带材料层和半绝缘性宽禁带材料层之间设有能导电和/或导热的导体。该导体能够有效保证底座上热传导的持续性和稳定性，也可以用于电传导。同时还可以作为引出正极或负极用。
在上述的宽禁带半导体器件中，所述的芯片底部具有导电性的芯片金属镀层，所述的芯片金属镀层具有凹凸结构。通过芯片金属镀层连接芯片和导热层，从而将芯片与底座电连接，将芯片电极的形成位置加以变更，使之能够通过导热层起到更好地散热效果，以至于在任何场合都能够高效率的散热；芯片金属镀层具有凹凸结构能够增加接触面积，提高电传导和热传导的效果。该芯片金属镀层可以采用镀银或者镀金或者镀镍，其导电性能好。
在上述的宽禁带半导体器件中，所述芯片金属镀层的凹凸结构为均匀分布在芯片金属镀层表面的凹坑或者为均匀分布在芯片金属镀层表面的外凸的倒刺。采用相间隔的凹坑或外凸的倒刺都能够达到增加接触面积使芯片与底座接触更加牢固的作用，当然也可以采用其他的变形形式来实现这一目的，其效果基本一样的。
在上述的宽禁带半导体器件中，所述凹槽结构的内侧槽壁向外倾斜设置，形成槽口大槽底小的凹槽形状。作为倾斜设置的角度，相对90度的垂直面，向外倾斜角度为在10度以内，包含10度。最佳为8度。采用槽口大槽底小的凹槽形状便于向凹槽结构内填置金属粉，以方便后续的烧结固定，也便于焊接固定。该倾斜角度优选为8°，散热导热层与宽禁带半导体芯片的接触面积大，便于及时的传递和散发热量，能够保证散热导热层的散热效果不受影响。
作为凹槽结构的第一种方案，在上述的宽禁带半导体器件中，所述的凹槽结构包括开设在底座上的凹槽和凹槽金属导体，所述的凹槽金属导体填充满凹槽并外延至凹槽外，在凹槽金属导体上开设有导体凹槽。凹槽金属导体填充满凹槽至槽口，保证了底座导体的牢固稳定，该凹槽金属导体能够起到电传导作用，该凹槽金属导体与底座的接触面积大，能够保证电传导的足够稳定，也保证了散热效果的稳定性和高效率；在凹槽金属导体上也形成有同样的导体凹槽，便于导热层的固定安装，增加牢固性。
在上述的宽禁带半导体器件中，所述凹槽金属导体的表面具有凹凸结构。该凹凸结构能够增加接触面积，提高电传导和热传导的效果。
作为凹槽结构的第二种方案，在上述的宽禁带半导体器件中，所述凹槽结构的底部和一部分或全部的内侧槽壁镀有凹槽金属镀层，所述的凹槽金属镀层外延至凹槽结构槽口周边的底座表面。凹槽结构的内侧槽壁与底座的面积大，将其镀上凹槽金属镀层，能够提高芯片通过导热层与底座的电传导和热传递，充分利用接触面来保证电传导和热传递的稳定性。同上述第一种方案作用相同，该凹槽金属镀层能够起到电传导作用，也保证了散热效果的稳定性和高效率；同时该凹槽金属镀层只覆盖凹槽侧壁和底部，厚度薄，能够节省凹槽金属镀层的制作材料，从而节省生产成本。
在上述的宽禁带半导体器件中，所述的凹槽金属镀层为一层或多层且表面一层凹槽金属镀层具有凹凸结构。该凹凸结构也能够增加接触面积，提高电传导和热传导的效果，也能增加与其他部件连接的牢固性。
在上述的宽禁带半导体器件中，由所述芯片的底部开始向外倾斜延伸到达底座底部的位置a与底座外边缘b之间具有一段距离L。根据热量传导的扩散区域和范围，这样的设置能够保证热传导的区域范围，从而保证散热效果。如果倾斜延伸不能到达底座底部，则热量会积聚在底座的侧部而不能及时通过底座底部散发。
在上述的宽禁带半导体器件中，所述芯片的底部向外倾斜延伸到达底座底部的倾斜角度范围为25°～65°。热量在向四周传递时，主要是引导其通过导热层向下传递，为了保证其传热效果，底座边缘足够大，来保证散热，根据散热效果的制成成本、占用空间的综合考量，从热传递的方向上设定这样的参考角度，来达到较高的性价比，该角度范围中优选为45°。
在上述的宽禁带半导体器件中，由所述芯片的底部开始向外倾斜延伸到达底座上表面的位置c与凹槽金属镀层外边缘d之间具有一段距离L′。根据热量传导的扩散区域和范围，这样能够保证散热的顺利进行，达到较好的散热效果。
作为底座的改进，在上述的宽禁带半导体器件中，在底座底部设置有散热片。宽禁带半导体芯片产生的热量传递到底座后，再通过散热片及时散发出去，保持芯片工作在正常的温度水平，器件的可靠性和使用寿命也大幅提高。
在上述的宽禁带半导体器件中，宽禁带半导体材料为碳化硅。
本发明还提供一种宽禁带半导体器件的制备方法，其特征在于，在宽禁带半导体材料制成的底座上设置凹槽结构，用粉状的金属填充凹槽结构形成导热层，在导热层上放置使用宽禁带半导体材料为衬底的芯片，经过烧结或焊接使金属与芯片之间、金属与底座之间具有热传导能力和/或导电能力，形成宽禁带半导体器件。
在上述的宽禁带半导体器件的制备方法中，所述的烧结采用加压烧结工艺或真空烧结工艺。
在上述的宽禁带半导体器件的制备方法中，所述导热层3的厚度由凹槽结构4的凹槽深度进行控制。
在上述的宽禁带半导体器件的制备方法中，烧结是在惰性气体氛围中以230～330摄氏度的温度、对芯片施加5～40MPa/cm2的压力持续加热20～35分钟。
在上述的宽禁带半导体器件的制备方法中，作为优选方案，所述的烧结是在惰性气体氛围中以250摄氏度的温度、对芯片施加30MPa/cm2的压力持续加热30分钟。
在上述的宽禁带半导体器件的制备方法中，金属颗粒的粒径为纳米级颗粒时，烧结是在惰性气体氛围中以180～280摄氏度的温度、对芯片施加5～40MPa/cm2的压力持续加热20～35分钟。银粉的粒径在纳米级别的时候，与微米级别的银粉相比较，烧结的温度能够下降30℃～80℃。
在上述的宽禁带半导体器件的制备方法中，在进行烧结或焊接前，所述芯片的底部上预先设置一层具有导电性的芯片金属镀层，并在芯片金属镀层上设置凹凸结构。通过该芯片金属镀层将芯片与底座电连接，将芯片的电极的形成位置加以变更，使之能够通过导热层起到更好地散热效果，以至于在任何场合都能够高效率的散热。
在上述的宽禁带半导体器件的制备方法中，在进行烧结或焊接前，先在底座上开设凹槽，再在凹槽上镀上凹槽金属镀层，凹槽设置为槽口大槽底小的凹槽形状，凹槽金属镀层上设有凹凸结构。该凹槽能够起到定位和固定作用，将芯片固设在该凹槽处，定位方便精准，同时将导热层烧结或焊接在该凹槽处，起到限定位置作用，限制了其四周的自由度，牢固可靠，不易滑动脱落；同时能够保证宽禁带半导体芯片的散热效果，凹槽金属镀层上设有凹凸结构能够增大接触面积，进一步增强导电性能和散热效果。
与现有技术相比，本发明的宽禁带半导体器件的芯片衬底和底座均采用宽禁带半导体材料制成，芯片上产生的热量能够转移到底座上再散发出去，采用散热性能好的宽禁带半导体材料能够达到快速散热的目的；同时由于热膨胀系数和散热系数基本相同，因此不需要在底部或者附属配件上增加调整热膨胀系数的各种材料，极大的简化了宽禁带半导体器件结构，减小了热膨胀的影响，提高了稳定性；芯片通过底座上的凹槽固定在底座上，能够快速准确定位，同时也能固定牢靠。凹槽内的凹槽金属镀层或凹槽金属导体都能够将芯片产生的热量传导到芯片外，具有提高芯片散热的作用。
附图说明
图1是本宽禁带半导体器件的立体结构示意图；
图2是本宽禁带半导体器件中底座的立体结构示意图；
图3是实施例一中宽禁带半导体器件烧结后的截面结构示意图；
图4是实施例二中宽禁带半导体器件烧结后截面结构示意图；
图5是实施例三中宽禁带半导体器件的截面示意图；
图6是实施例四中宽禁带半导体器件烧结前的截面示意图；
图7是实施例五中宽禁带半导体器件烧结前的截面示意图；
图8是实施例六中宽禁带半导体器件的立体结构示意图。
图中，1、芯片；2、底座；21、导电性宽禁带材料层；22、半绝缘性宽禁带材料层；3、导热层；4、凹槽结构；41、凹槽；42、凹槽金属镀层；43、凹槽金属导体；44、导体凹槽；5、芯片金属镀层；6、散热片。
具体实施方式
以下是本发明的具体实施例,并结合附图对本发明的技术方案作进一步的描述，但本发明并不限于这些实施例。
实施例一
如图1和图2所示，本宽禁带半导体器件包括使用宽禁带半导体材料为衬底的芯片1和使用宽禁带半导体材料制成的底座2，并在底座上2设有放置芯片1的凹槽结构4，并且芯片的衬底材料和底座的材料含有相同的化学成分。芯片1的衬底和底座2均采用宽禁带半导体材料中的碳化硅制成，芯片1上产生的热量能够转移到底座2上再散发出去，底座2采用散热性能好的碳化硅宽禁带半导体材料能够快速散热；同时由于热膨胀系数基本相同，因此不需要在芯片1的底部或者附属配件上增加调整热膨胀***的各种材料，极大的简化了宽禁带半导体器件结构，减小了热膨胀的影响，提高了其导热和导电的稳定性；芯片1通过底座上的凹槽结构4固定在底座2上，能够快速准确定位，同时也能固定牢靠。通过调节凹槽结构4的位置和深度可以在烧结时控制烧结导热层3的位置和厚度。
具体来说，如图2和图3所示，凹槽结构4的内侧槽壁向外倾斜设置，形成槽口大槽底小的凹槽形状，作为倾斜设置的角度，相对90度的垂直面，凹槽结构4的内侧槽壁向外倾斜角度α为8度，作为一般产品的情况，倾斜角度α可以在10度以内，包含10度。凹槽结构4的底部和全部的内侧槽壁镀有凹槽金属镀层42，凹槽金属镀层42外延至凹槽结构4槽口周边的底座2表面。凹槽金属镀层42采用银材料镀层。作为代替的产品，凹槽结构4可以是底部和一部分内侧槽壁镀有凹槽金属镀层42，即四个侧面的一个、二个或者三个侧面。
如图2所示，芯片1的衬底采用导电性宽禁带材料制成，底座2采用半绝缘性宽禁带材料制成，芯片1和底座2之间通过导热层3连接，导热层3通过填充在凹槽结构4处的金属银粉烧结而成。通过调节凹槽结构4的位置和深度可以在烧结时控制烧结导热层3的位置和厚度。除了烧结方式外，还可以采用焊接方式将导热层3固连，具体焊接方式可为点焊或者回流焊。导热层3的厚度为20μm，作为一般情况，导热层3的厚度可以为10μm～75μm中任一值。如图2所示，芯片1的底部开始向外倾斜延伸到达底座2底部的位置a与底座2外边缘b之间具有一段距离L，芯片1的底部向外倾斜延伸到达底座2底部的倾斜角度β为45°，作为一般情况，β也可以是25°～65°中任一值。由芯片1的底部开始向外倾斜延伸到达底座2上表面的位置c与凹槽金属镀层42外边缘d之间具有一段距离L′。通过这种结构能使热量达到底部而不是聚集在底座侧部的中间而不能及时散发。
本实施例中凹槽结构4的导热层3优选采用金属银，其颗粒的粒径越小越好，银粉的粒径在纳米级别的时候，与微米级别的银粉相比较，烧结的温度能够下降30℃～80℃，该凹槽结构4能够起到很好的定位和固定作用，将导热层3和芯片1固设在该凹槽结构4处，定位方便精准，同时限制了其四周的自由度，牢固可靠，不易滑动脱落；导热层采用金属银的导热性能和导电性能好，在连接底座2和芯片1时能够保证芯片1的散热效果。上述方案减少了宽禁带半导体器件中金属热疲劳的产生，使其耐热性好、在提高其散热性能的同时也保证了其导电性。它将以前为了调整各种配件的膨胀系数的材料大幅减少，使结构非常简约，而且各种配件使用的材料的热膨胀系数都经过匹配调整后，即使在高温下，可靠性也大幅的提高，同时大幅降低了成本。使用本发明的构成、结构、材料，不管芯片1的衬底、底座2的导电性与绝缘性如何，也不管如何组合，均能够提供最高的散热特性，而且由于不需要热膨胀系数的整合，器件的使用寿命和可靠性大幅提高。
实施例二
如图3所示，本实施例的内容基本同实施例一相同，不同点在于，芯片1的底部具有导电性的芯片金属镀层5；芯片金属镀层5具有凹凸结构。芯片金属镀层5的凹凸结构为均匀分布在芯片金属镀层5表面的凹坑，采用相间隔的凹坑能够达到增加接触面积使芯片1与底座2接触更加牢固的作用，当然也可以采用均匀分布在芯片金属镀层5表面的外凸的倒刺等其他的变形形式来实现这一目的，凹凸结构能够提高电传导和热传导的效果。同样的，底座上的凹槽金属镀层42为一层且凹槽金属镀层42具有凹凸结构，凹凸结构为均匀分布在凹槽金属镀层42表面的凹坑。当然上述的凹凸结构也可以采用不均匀的分布。
实施例三
如图5所示，本实施例的内容基本同实施例一或者实施例二相同，不同点在于，如图5所示，不同之处在于，凹槽金属镀层42为多层且表面一层凹槽金属镀层42具有凹凸结构，凹凸结构为均匀分布在凹槽金属镀层42表面的凹坑。采用相间隔的凹坑能够达到增加接触面积使芯片1与底座2接触更加牢固的作用，当然也可以采用均匀分布在凹槽金属镀层42表面的外凸的倒刺等其他的变形形式来实现这一目的，其效果基本一样的。能够提高电传导和热传导的效果。
实施例四
如图6所示，本实施例与实施例一或实施例二或实施例三基本相同，不同之处在于，底座2包括导电性宽禁带材料层21和半绝缘性宽禁带材料层22，导电性宽禁带材料层21和半绝缘性宽禁带材料层22重叠或多层交替重叠，导电性宽禁带材料层21和半绝缘性宽禁带材料层22之间设有一层能导电和导热的导体，通过导热层3、半绝缘性宽禁带材料层22和导电性宽禁带材料层21依次减弱导电性能够加快散热效果；导电性宽禁带材料层21和的半绝缘性宽禁带材料层22之间重叠的部分设有导体，该导体能够有效保证芯片产生的热量迅速通过半绝缘性宽禁带材料层22和导电性宽禁带材料层21，在现阶段，导电性宽禁带材料的成本低于半绝缘性宽禁带材料的成本，本实施例能够有效降低宽禁带器件的成本。
实施例五
如图7所示，本实施例与实施例一或实施例二或实施例三或实施例四基本相同，不同之处在于，作为凹槽结构4的第二种方案，凹槽结构4包括开设在底座2上的凹槽41和凹槽金属导体43，凹槽金属导体43填充满凹槽41并外延至凹槽41外，在凹槽金属导体43上开设有导体凹槽44，导体凹槽44的底面高度高于底座2表面，凹槽金属导体43的表面具有凹凸结构。凹槽金属导体填充满凹槽至槽口，保证了底座导体的牢固稳定，该凹槽金属导体43能够起到电传导作用，该凹槽金属导体43与底座2的接触面积大，能够保证电传导的足够稳定，也保证了散热效果的稳定性和高效率；在凹槽金属导体43上也形成有同样的导体凹槽44，便于导热层3的固定安装，增加牢固性。该凹凸结构能够增加接触面积，提高电传导和热传导的效果。
实施例六
本实施例与实施例一至五中的任意一个基本相同，不同之处在于，如图8所示，在底座2底部设置有散热片6，芯片1产生的热量传递到底座2后，再通过散热片6及时散发出去，保持芯片1的工作温度处于正常水平，器件的可靠性和使用寿命也大幅提高。
实施例七
本实施例是提供一种制备上述宽禁带半导体器件的制备方法，具体的来说，在宽禁带半导体材料制成的底座2上设置凹槽结构4，在凹槽结构4内固设导热层3，导热层3可以用粉状的金属填充凹槽结构4并烧结的方式固定在凹槽结构4上，或采用焊接的方式将导热层3固定在凹槽结构4上，并在导热层3上放置芯片1，经过烧结或焊接使导热层3与芯片1之间、导热层3与底座2之间互相连接成为具有导电能力的宽禁带半导体器件。芯片1的衬底也采用宽禁带半导体材料制成；本实施例中，导热层3用金属银。在进行烧结前，芯片1的底部上预先设置一层具有导电性的芯片金属镀层5，并在芯片金属镀层5上设置凹凸结构。在进行烧结前，凹槽结构4是先在底座2上开设凹槽41，再在凹槽41上镀上凹槽金属镀层42，凹槽41设置为槽口大槽底小的凹槽形状，凹槽金属镀层42上设有凹凸结构；烧结是在惰性气体氛围中以230摄氏度的温度、对芯片1施加5MPa/cm2的压力持续加热20分钟。
实施例八
本实施例与实施例七基本相同，不同之处在于，作为第二种情况，烧结是在惰性气体氛围中以330摄氏度的温度、对芯片1施加40MPa/cm2的压力持续加热35分钟。
实施例九
本实施例与实施例七和实施例八基本相同，不同之处在于，作为优选方案，烧结是在惰性气体氛围中以250摄氏度的温度、对芯片1施加30MPa/cm2的压力持续加热30分钟。
实施例十
本实施例与实施例七或实施例八或实施例九基本相同，不同之处在于，本实施例中的金属银颗粒的粒径为纳米级颗粒，烧结时的温度与实施例七或实施例八或实施例九相比，根据颗粒粒径大小的不同其烧结温度可以降低30℃～80℃。
本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (27)

1.一种宽禁带半导体器件，包括具有衬底的芯片（1）和底座（2），在所述的底座（2）上设有用于放置芯片（1）的凹槽结构（4），其特征在于，使用碳化硅材料制成的衬底与使用碳化硅材料制成的底座（2）之间通过填充在凹槽结构（4）中的块状导热层（3）连接,且所述的芯片（1）固定在块状导热层（3）的顶部且芯片（1）的衬底高于底座（2）的上表面。
2.根据权利要求1所述的宽禁带半导体器件，其特征在于，所述的导热层（3）通过填充在凹槽结构（4）处的金属粉烧结而成或者通过焊接连接固定。
3.根据权利要求2所述的宽禁带半导体器件，其特征在于，所述导热层（3）具有导电性。
4.根据权利要求2或3所述的宽禁带半导体器件，其特征在于，金属粉为粉状的金属银。
5.根据权利要求2或3所述的宽禁带半导体器件，其特征在于，所述的导热层（3）的厚度为10μm～75μm。
6.根据权利要求1所述的宽禁带半导体器件，其特征在于，所述的芯片（1）的衬底材料和所述的底座（2）的材料含有相同的化学成分。
7.根据权利要求1或2或3所述的宽禁带半导体器件，其特征在于，所述的底座（2）包括导电性宽禁带材料层（21）和半绝缘性宽禁带材料层（22），导电性宽禁带材料层（21）和半绝缘性宽禁带材料层（22）重叠或多层交替重叠。
8.根据权利要求2或3所述的宽禁带半导体器件，其特征在于，所述的芯片（1）的衬底采用导电性宽禁带材料制成，所述的底座（2）采用半绝缘性宽禁带材料制成，所述芯片（1）的衬底和所述底座（2）之间通过所述导热层（3）连接。
9.根据权利要求7所述的宽禁带半导体器件，其特征在于，所述的导电性宽禁带材料层（21）和半绝缘性宽禁带材料层（22）之间设有一层能导电和导热的导体。
10.根据权利要求2或3所述的宽禁带半导体器件，其特征在于，所述的芯片（1）底部具有导电性的芯片金属镀层（5），所述的芯片金属镀层（5）具有凹凸结构。
11.根据权利要求10所述的宽禁带半导体器件，其特征在于，所述芯片金属镀层（5）的凹凸结构为均匀分布在芯片金属镀层（5）表面的凹坑或者为均匀分布在芯片金属镀层（5）表面的外凸的倒刺。
12.根据权利要求1或2或3所述的宽禁带半导体器件，其特征在于，所述凹槽结构（4）的内侧槽壁向外倾斜设置，形成槽口大槽底小的凹槽形状。
13.根据权利要求12所述的宽禁带半导体器件，其特征在于，所述凹槽结构（4）的底部和一部分或全部的内侧槽壁镀有凹槽金属镀层（42），所述的凹槽金属镀层（42）外延至凹槽结构（4）槽口周边的底座（2）表面。
14.根据权利要求13所述的宽禁带半导体器件，其特征在于，所述的凹槽金属镀层（42）为一层或多层且表面的一层凹槽金属镀层（42）具有凹凸结构。
15.根据权利要求12所述的宽禁带半导体器件，其特征在于，所述的凹槽结构（4）包括开设在底座（2）上的凹槽（41）和凹槽金属导体（43），所述的凹槽金属导体（43）填充满凹槽（41）并外延至凹槽（41）外，在凹槽金属导体（43）上开设有导体凹槽（44）。
16.根据权利要求15所述的宽禁带半导体器件，其特征在于，所述凹槽金属导体（43）的表面具有凹凸结构。
17.根据权利要求1或2或3所述的宽禁带半导体器件，其特征在于，由所述芯片（1）的底部开始向外倾斜延伸到达底座（2）底部的位置a与底座（2）外边缘b之间具有一段距离L。
18.根据权利要求17所述的宽禁带半导体器件，其特征在于，所述芯片（1）的底部向外倾斜延伸到达底座（2）底部的倾斜角度范围为25°～65°。
19.根据权利要求13所述的宽禁带半导体器件，其特征在于，由所述芯片（1）的底部开始向外倾斜延伸到达底座（2）上表面的位置c与凹槽金属镀层（42）外边缘d之间具有一段距离L′。
20.根据权利要求1或2或3所述的宽禁带半导体器件，其特征在于，在底座（2）底部设置有散热片（6）。
21.一种宽禁带半导体器件的制备方法，在碳化硅制成的底座（2）上设置凹槽结构（4），其特征在于，用粉状的金属填充凹槽结构（4）形成块状的导热层（3），所述导热层（3）的厚度由凹槽结构（4）的凹槽深度进行控制，在导热层（3）的顶部放置使用碳化硅材料为衬底的芯片（1），经过烧结或焊接使导热层（3）与芯片（1）之间、导热层（3）与底座（2）之间形成具有散热和/或导电能力的固定连接，最终形成使凹槽结构对芯片（1）的进行定位并且使芯片（1）的衬底高于底座（2）的上表面的宽禁带半导体器件。
22.根据权利要求21所述的宽禁带半导体器件的制备方法，其特征在于，所述的烧结采用加压烧结工艺或真空烧结工艺。
23.根据权利要求21或22所述的宽禁带半导体器件的制备方法，其特征在于，烧结是在惰性气体氛围中以230～330摄氏度的温度、对芯片（1）施加5～40MPa/cm2的压力持续加热20～35分钟。
24.根据权利要求23所述的宽禁带半导体器件的制备方法，其特征在于，所述的烧结是在惰性气体氛围中以250摄氏度的温度、对芯片（1）施加30MPa/cm2的压力持续加热30分钟。
25.根据权利要求21或22所述的宽禁带半导体器件的制备方法，其特征在于，金属颗粒的粒径为纳米级颗粒时，烧结是在惰性气体氛围中以180～280摄氏度的温度、对芯片（1）施加5～40MPa/cm2的压力持续加热20～35分钟。
26.根据权利要求21或22所述的宽禁带半导体器件的制备方法，其特征在于，在进行烧结前，所述芯片（1）的底部上预先设置一层具有导电性的芯片金属镀层（5），并在芯片金属镀层（5）上设置凹凸结构。
27.根据权利要求21或22所述的宽禁带半导体器件的制备方法，其特征在于，在进行烧结前，所述的凹槽结构（4）是先在底座（2）上开设凹槽（41），再在凹槽（41）上镀上凹槽金属镀层（42），凹槽（41）设置为槽口大槽底小的凹槽形状，凹槽金属镀层（42）上设有凹凸结构。
CN201410379970.7A 2014-08-04 2014-08-04 宽禁带半导体器件及其制备方法 Expired - Fee Related CN104241372B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410379970.7A CN104241372B (zh) 2014-08-04 2014-08-04 宽禁带半导体器件及其制备方法
PCT/CN2015/072909 WO2016019720A1 (zh) 2014-08-04 2015-02-12 宽禁带半导体器件及其制备方法
US15/312,622 US20170084510A1 (en) 2014-08-04 2015-02-12 A Wide Band Gap Semiconductor Device and Its Fabrication Process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410379970.7A CN104241372B (zh) 2014-08-04 2014-08-04 宽禁带半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN104241372A CN104241372A (zh) 2014-12-24
CN104241372B true CN104241372B (zh) 2020-05-26

Family

ID=52229125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410379970.7A Expired - Fee Related CN104241372B (zh) 2014-08-04 2014-08-04 宽禁带半导体器件及其制备方法

Country Status (3)

Country Link
US (1) US20170084510A1 (zh)
CN (1) CN104241372B (zh)
WO (1) WO2016019720A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241372B (zh) * 2014-08-04 2020-05-26 台州市一能科技有限公司 宽禁带半导体器件及其制备方法
JP7030846B2 (ja) * 2017-02-01 2022-03-07 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 短絡故障モードを有するパワー半導体モジュール
JP7082506B2 (ja) * 2018-03-16 2022-06-08 株式会社神戸製鋼所 熱伝導性無機基板及び半導体装置
FR3103582B1 (fr) * 2019-11-21 2022-12-16 Safran Electronics & Defense Calculateur embarqué avec entreproseur sur la puce microprocesseur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064260A (zh) * 2006-04-26 2007-10-31 碁成科技股份有限公司 功率芯片的封装制程
CN102064172A (zh) * 2010-11-10 2011-05-18 瑞声声学科技(深圳)有限公司 发光二极体封装构造
CN202434567U (zh) * 2011-12-23 2012-09-12 彩虹集团公司 一种用于led封装的支架结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101149A (ja) * 2003-09-24 2005-04-14 Sharp Corp 半導体発光装置及びその製造方法
JP2007281146A (ja) * 2006-04-05 2007-10-25 Sharp Corp 半導体発光装置
KR100845856B1 (ko) * 2006-12-21 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
CN101359704B (zh) * 2007-07-30 2010-06-09 晶元光电股份有限公司 发光元件及其制造方法
KR100986397B1 (ko) * 2010-02-08 2010-10-08 엘지이노텍 주식회사 발광 장치
US8598612B2 (en) * 2010-03-30 2013-12-03 Micron Technology, Inc. Light emitting diode thermally enhanced cavity package and method of manufacture
WO2012061184A1 (en) * 2010-11-03 2012-05-10 3M Innovative Properties Company Flexible led device and method of making
CN204067370U (zh) * 2014-08-04 2014-12-31 台州市一能科技有限公司 宽禁带半导体器件
CN104241372B (zh) * 2014-08-04 2020-05-26 台州市一能科技有限公司 宽禁带半导体器件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064260A (zh) * 2006-04-26 2007-10-31 碁成科技股份有限公司 功率芯片的封装制程
CN102064172A (zh) * 2010-11-10 2011-05-18 瑞声声学科技(深圳)有限公司 发光二极体封装构造
CN202434567U (zh) * 2011-12-23 2012-09-12 彩虹集团公司 一种用于led封装的支架结构

Also Published As

Publication number Publication date
US20170084510A1 (en) 2017-03-23
WO2016019720A1 (zh) 2016-02-11
CN104241372A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
EP0009978B1 (en) Hybrid type integrated circuit device
CN104241372B (zh) 宽禁带半导体器件及其制备方法
CN103681542B (zh) 芯片封装和用于制作芯片封装的方法
CN109599480B (zh) 热电模块及包含该热电模块的热转换装置
CN105304593A (zh) 用于光电器件的高效散热基板
CN103035591A (zh) 半导体封装件及其制造方法
JP2015088649A (ja) チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
CN103633550B (zh) 一种半导体激光器bar条垂直阵列的封装方法
CN106783753A (zh) 半导体器件
TWM595383U (zh) 散熱型電子裝置
US9299633B2 (en) Semiconductor device, heat radiation member, and manufacturing method for semiconductor device
US10381540B2 (en) Thermoelectric module and heat converter including the same
CN204067370U (zh) 宽禁带半导体器件
CN112164680A (zh) 一种裸芯封装结构及其封装方法
CN209747497U (zh) 一种芯片基板和封装芯片
CN209747502U (zh) 一种芯片基板和封装芯片
CN103247742A (zh) 一种led散热基板及其制造方法
US20200245500A1 (en) Embedded cooling tubes, systems incorporating the same, and methods of forming the same
CN105914283A (zh) 散热基板、功率模块及制备散热基板的方法
JP5724415B2 (ja) 半導体モジュール
TWM407489U (en) IC carrier board with high thermal conductivity, packaging IC carrier board, and electronic devices
CN103956426B (zh) 半导体发光芯片及发光装置
CN211879373U (zh) 一种散热的半导体
TWI728672B (zh) 散熱型電子裝置
CN219017636U (zh) 一种半导体散热器的散热鳍片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200107

Address after: West of 4th floor, building 3, No. 818, east section of development avenue, Taizhou City, Zhejiang Province

Applicant after: TAIZHOU BEYOND TECHNOLOGY Co.,Ltd.

Address before: 318000, Zhejiang, Taizhou Province, 818 Eastern Road Development Avenue, 3, west side of the 4

Applicant before: TAIZHOU BEYOND TECHNOLOGY Co.,Ltd.

Applicant before: Hoshino Masahiro

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200526

Termination date: 20210804