CN107112312B - 具有短路故障模式的功率半导体模块 - Google Patents

具有短路故障模式的功率半导体模块 Download PDF

Info

Publication number
CN107112312B
CN107112312B CN201580069840.6A CN201580069840A CN107112312B CN 107112312 B CN107112312 B CN 107112312B CN 201580069840 A CN201580069840 A CN 201580069840A CN 107112312 B CN107112312 B CN 107112312B
Authority
CN
China
Prior art keywords
power semiconductor
shaped body
metal shaped
semiconductor module
explosion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580069840.6A
Other languages
English (en)
Other versions
CN107112312A (zh
Inventor
约瑟夫·卢茨
罗纳德·艾西尔
加赛克·鲁茨基
马汀·贝克尔
马蒂亚斯·科克
弗兰克·奥斯特瓦尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Publication of CN107112312A publication Critical patent/CN107112312A/zh
Application granted granted Critical
Publication of CN107112312B publication Critical patent/CN107112312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85423—Magnesium (Mg) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Fuses (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

描述了一种可从正常操作模式转变到无爆鲁棒短路故障模式的功率半导体模块。所述功率半导体模块包括功率半导体，所述功率半导体具有金属化物，所述金属化物形成电位区域，并且由在所述功率半导体的顶侧上的绝缘物和钝化物分开。此外，提供了一种导电连接层，在所述导电连接层上布置有至少一个金属成型体，所述金属成型体具有低横向电阻并且明显比所述连接层厚，所述至少一个金属成型体通过对所述连接层的烧结来进行涂敷，使得所述金属成型体以粘结方式连接到所述对应的电位区域。所述金属成型体被实施和设计成具有用于以保持横向电流流动分量直到所述模块切断以便避免***的方式使流过所述金属成型体的电流横向均质化的装置。

Description

具有短路故障模式的功率半导体模块
技术领域
本发明涉及一种功率半导体模块和功率半导体结构，所述功率半导体结构包括具有鲁棒短路故障模式的这种功率半导体模块。
背景技术
在功率电子器件中，如例如绝缘栅双极晶体管(IGBT)等半导体组件用于各种不同的应用，如例如用于风力设施的控制单元。IGBT的优点在于良好的通路特性、高反向电压和一定的鲁棒性。IGBT利用几乎无功率驱动的场效应晶体管的优点，并且相对于短路还具有一定的鲁棒性，因为IGBT限制了负载电流。
在功率半导体模块的操作期间，由于各种不同的原因(如例如外部故障)可能发生过载和故障。当具有借助键合接线的顶侧连接的功率半导体模块发生故障时，在键合接线在故障时发生熔融之后经常发生电弧，所述电弧导致模块***。对于多个在高功率范围内应用IGBT的领域，针对无爆特性或至少减轻***后果的特性提出了更高的要求。上述半导体组件由于在大型设施领域中要切换至的高功率而在较大的单元中进行互连，这可能会导致较大功率单元的完全失灵，特别是在单个半导体组件发生***的情况下。除了由***导致的直接损害之外，在这种情况下，由于***而造成的通过***后的模块的分布在所有表面上的硅树脂封装化合物颗粒或蒸气对整个大型单元的污染被视作是特别有害的。修理以这种方式损坏和污染的单元实际上是不可能的，因为在修理的情况下，所有的接触和表面都将必须被清洁，这将是极其昂贵的。
先前的发展主要面向改进的生产性和改进热负载容量，而使功率半导体模块***的不利影响最小化仅涉及对其征兆的对抗，而不是避免其起因。通过示例，存在动力来通过设计有“预先确定的断裂位置”的壳体使得模块的***变得可管理，所述预先确定的断裂位置用于如下效果：颗粒和蒸气的散发被引导到特定的方向上并且不会以不受控的方式发生在所有方向上。
EP0 520 294 A1描述了一种半导体组件以及其制造方法，所述半导体组件包括在其顶侧上的附加体，所述附加体用作热缓冲器并由高导热材料构成，所述附加体具有关于附加热负载脉冲的增大的负载容量。此外，WO 2013/053420 A1和WO 2013/053419 A1公开了一种功率半导体芯片以及其制造方法，所述功率半导体芯片包括用于与粗接线或带状物形成接触的金属成型体。这里的主要目标是面向长寿命以及就此而言具有特定要求的鲁棒模块，所述模块放置在半导体的经受较高的热力和电力要求的上部和下部连接位置上。以通常的方式，经常利用用于粗铝接线的键合过程的金属化物来优化半导体的顶侧，已知这种半导体的顶侧上的铝接线的故障经常构成限制因素。利用已知的功率半导体芯片以及其制造方法，旨在通过冒着较小断裂风险的更稳定的实现方式来提高寿命，并从而提高收益。在这种现有技术的情况下，这通过如粗接线铜键合技术的顶侧接触连接的实施例来实现，这不仅使得增加的机械负载成为可能，而且还使得用于承受交变负载的电流承载容量和耐力的显著增长成为可能。为此目的，使用了由铜、银、金、钼、钨以及其合金构成的成型体，所述成型体的厚度为30μm至300μm。
DE20 20012 004 434 U1描述了一种金属成型体，所述金属成型体用于产生具有顶侧电位区域的功率半导体芯片与粗接线的连接。与通常在半导体的顶侧上使用的铝接线键合技术(其中铝接线尤其会在过载的情况下发生故障)相比，这种现有技术涉及面向金属成型体的目标，所述金属成型体具有良好的导电性和导热性，并且同样由铜、银、金、铝、钼、钨以及其合金构成，所述金属成型体的厚度为30μm至300μm，其中优选地使用了接线直径宽达600μm的铜粗接线键合。因此，相对较厚的金属成型体提供了使用用于其顶侧上的接触连接的粗铜接线和铜带状物(准确地说，即使对于薄的半导体元件而言)的可能性，特别是因为金属成型体通过与铜粗接线的键合来保护半导体的敏感的薄金属化表面。由于它们的热容量，已知的金属成型体提供更均匀的加热，并由此构成热缓冲器。
所有这些功率半导体组件以及其制造方法的共同之处在于描述它们的现有技术并没有解决避免***的主题。1999年5月在加拿大多伦多举行的功率半导体器件和集成电路的国际研讨会重印的Gekenidis等人的出版物“IGBT高压模块的***测试”，所述出版物描述了如何能够在***发生时增加对接线键合的模块的保护。所述出版物描述了壳体中可由于短路而出现等离子体，所述等离子体不可以朝向外部进行穿透，从而(例如)使逆变器不会被损坏。因此，所述出版物仅描述了：所述壳体旨在被实施为使得它们成为相应的防爆件；并未对IGBT模块的防爆设计进行描述。此外，由电弧生成并且具有高达20000℃的温度的等离子体甚至可分解内部绝缘物的不可燃材料并产生***性气体混合物，因此这个已知的解决方案在非常高的释放能量下是不安全的。
通过2009年PCIM欧洲大会的记录，Billmann等人的会议论文“HVDC传输应用中的基于IGBT模块的高功率逆变器的防爆壳体”同样描述了：在接线键合的IGBT模块的情况下，旨在增加它们的寿命以及承受交变负载的能力；以及由于过载条件可能会造成逆变器损坏，因为IGBT会发生***。因此，致力于研究***的原因，所述原因在于形成电弧，并且用于使IGBT中发生的***的后果最小化的所述措施包括在具有更高刚度的防爆壳体的意义上对壳体进行的改进设计。因此，仅描述了对壳体进行的机械结构改进。在Josef Lutz的“Halbleiter-Leistungsbauelemente：Physik，Eigenschaften，
Figure GDA0001973458690000031
”(施普林格有限公司，2012(Lutz))中描述了带有直接压力接触技术的半导体组件。(Lutz的图4.3中所示出的)这类晶闸管和(图4.4中的)IGBT已被认为是防爆的，因为大面积的高电流承载容量的连接在那里形成，并且发生故障的半导体芯片可靠地发生短路。
然而，即使在(诸如Lutz的图4.10中所图解的)使用钎焊技术的晶闸管模块的结构的情况下，通常所述故障不与***相关联。这里，同样，半导体本体发生了故障。大面积的钎焊的上部接触连接以及具有足够厚的铜板的钎焊连接使得甚至在故障发生之后仍能承载电流，尽管这并未进行任何进一步的详细说明。然而，对于IGBT，这类设计不是常规的，并且无法容易地应用于IGBT的设计。然而，主要是与具有现代IGBT的壳体相比，这些晶闸管壳体中并未容纳有并联电路，但并联电路通常存在于功率半导体模块领域之中。
发明内容
在此背景下，本发明的目的是提供一种功率半导体模块以及功率半导体结构，所述功率半导体结构包括至少一个这种类型的功率半导体模块，所述功率半导体模块允许以避免功率半导体模块发生***的方式的所谓的鲁棒短路故障模式。
根据本发明，功率半导体模块被实施成使得其可从操作模式转变成无爆鲁棒短路故障模式，所述短路故障模式也被表示为SCFM。根据本发明的功率半导体模块包括半导体，所述半导体是(例如)IGBT或一些其他功率组件，并且具有在其顶侧处形成电位区域的金属化物，所述金属化物由绝缘物和钝化物分开。在另外设置的导电连接层上通过烧结来涂敷金属成型体，以使得所述金属成型体被材料键合到对应的电位区域。金属成型体实施成使得其显著地厚于连接层，并且具有低横向电阻。根据本发明，金属成型体具有用于以某种方式使流过其的电流横向均质化的装置，以使得其横向电流流动分量得以保持，确切地说，而使金属成型体、安装于其上的具有高电流能力的连接件以及功率半导体模块的与其连接的部分不产生损坏。由于以下事实而以无爆方式发生从操作模式到鲁棒短路故障模式的转变：对连接件进行接触连接和尺寸设定，使得在比功率半导体模块的额定电流的多倍还大的过电流负载的情况下，操作模式经历转变到短路故障模式(SCFM)，确切地说，其中连接件在不形成电弧的情况下保持在金属成型体上，使得从操作模式到短路故障模式的转变是以无爆方式发生变化的。避免形成电弧是显著的优点，因为形成电弧的高温电离气体的存在可能会通过点燃***性空气或借助通过不受控的热膨胀引起封装的破坏而触发***。具有高电流能力的连接件具有相对于金属成型体的最小横截面积A，所述最小横截面积A的大小是基于最坏情况(即，最不利的条件)下的电流IWC与范围在1×10-4至5×10-4mm2/安内的系数ζ的乘积来计算的。
优选地，基于两倍的功率半导体模块的额定电流与每个模块的芯片的数量的乘积来计算最坏情况下的电流IWC。
优选地，设置了连接到功率半导体模块的电路上的熔断器。功率半导体模块以无爆方式改变成鲁棒短路故障模式，直到熔断器跳闸并且过载电流被切断。熔断器需要一定的时间供其进行反应，以便使功率半导体模块从电流源断开连接。功率半导体模块的尺寸因此被设定成使得(由于熔断器的常规惰性)鲁棒短路故障模式至少度过熔断器的惰性时间。这个连接件中的熔断器可包括需要在故障排除之后进行更换的牺牲设备或者诸如断路器的可复位设备。
与现有技术(仅涉及设计壳体，以使得在发生在操作期间的(例如)IGBT的***的情况下，壳体仅吸收由***所释放的力，从而导致避免对(例如)完整的堆中的相邻的模块和组件造成损害，也就是说，功率半导体的壳体防止由于***而造成的损坏扩散)相比，本发明涉及选择甚至最初就不会发生***的结构。这主要可通过以下来实现：使金属成型体中的横向电流流动均质化(确切地说，优选地)至少直到当前的熔断器切断功率半导体模块，所述切断可在***前实现。
优选地，金属成型体具有一定的大小或范围，使得覆盖了功率半导体上的至少70％到优选地95％(如果适当的，100％)的金属化物。由于金属成型体因此不仅具有明显大于连接层的厚度的相应的必要厚度而且具有尽可能大的面积范围的事实，所以横向电流流动可被均质化。这进而成为以无爆方式实施的根据本发明的功率半导体模块的基本先决条件。
根据另外的优选实施例，功率半导体模块的尺寸被设定成使得连接件横截面积与连接件接触面积加上连接件接触周长乘以金属成型体的厚度的比率在0.05至1.0的范围内。因此，对于功率半导体模块的无爆实施例，优选地，所指示的尺寸设定规格在限定的比率的范围内。因此，重要的是，(不管现存的受限可用区域)连接件的横截面积以及同样由连接件形成的接触面积尽可能地大。为了确定指示的比率，连接件接触的周长以及金属成型体的实际厚度也被并入到比率中(即，尺寸标注规格中)。这具有的优点是，(在大面积上布置并且相对于半导体相对较厚的)金属成型体另外保护半导体，并且还确保其他实施例的所谓的粗接线或厚连接件可永久地可靠地以相应较大的接触面积机械地并且电气地连接到金属成型体。
在另外的优选实施例中，金属成型体以及连接件由相同的材料(优选地，铜)构成，并且所述连接件相对于金属成型体形成单金属接触。这涉及微电子***的结构和连接技术中的特定应用。应理解，单金属接合连接件是不形成金属间相的一个连接件。这种连接技术主要用于将薄的芯片堆叠成薄片组合，以便(尤其还由于避免了金属间相)实现极小的结构高度，从而实现极高的包装密度连同实现所生成的连接件的低热负载和最大可靠性。
在另外的实施例中，所使用的连接件是通过键合固定到金属成型体上的厚接线、带状物或带。
单个连接件的横截面积A或多个连接件的横截面积之和被选择成使得即使在(可具有多达24个单个芯片的)模块中的常规并联电路的情况下，连接件(至少在一定时期内)不会熔穿。为此，在最坏的情况下，组件的连接件必须接受全部24个芯片的电流，而不会由于蒸发而生成电弧。如果所述芯片具有例如150安的额定电流，并且如果承受了两倍的额定电流，则产生了7200安作为最坏的情况下的瞬时电流承载容量IWC。
根据本发明的一个实施例，金属成型体被实施成在其面积范围方面具有变化的厚度，具体地说，其边缘区域中普遍存在的厚度小于其中心区域中普遍存在的厚度。在这种情况下，金属成型体的厚度的变化可以阶梯式方式或利用连续转变来实施。优选地，金属成型体的厚度(具体地说，以连续的或阶梯式方式)从所述金属成型体的中心区域朝向其边缘区域减少。与至少在相对于金属成型体的中心区域的区域中的厚度相比，金属成型体的在其边缘区域处的不同厚度尤其用于通过改变金属成型体的电阻来进一步使横向电流流动均质化。这种实施例还具有另外的热化学优点，以达到减小硅与金属成型体之间的机械应力的效果。
优选地，金属成型体还可具有呈孔或槽的形式的切口，(例如)以便使金属成型体与半导体之间的热机械应力最小化。然而，应以如下方式对所述切口进行尺寸设定和布置，使得它们不会显著阻碍横向电流流动分量。优点因此可被附加到(例如)以星形的方式定向的槽或一系列的孔，而不是布置在同心圆的扇区上的那些。
优选地，根据本发明的功率半导体模块被实施成使得功率半导体的额定电流的多倍在1000安至1500安(如果适当的，甚至更高)的范围内。
根据本发明的另一实施例，金属成型体在其面向连接层的一侧上的面积大于与到相关联的电位区域的电连接的面积。(具有由于其较大面积而产生的悬突的)金属成型体与所述悬突一同固定在有机、非导电的载体膜上。金属成型体的优点(即，尽可能地大)在于横向电流流动的均质化可实现得越好，所述金属成型体的实施例越大。
优选地，载体膜被实施或具有一定的大小，以使得它粘性地覆盖功率半导体的表面的未被接合的区域。载体膜因此保护功率半导体的未接合另外的元件的区域。
优选地，功率半导体模块的功率半导体被实施成使得它在其顶侧和下侧上都具有对应的金属成型体。换句话说，除了顶侧金属成型体之外，在功率半导体的下侧上布置了另外的金属成型体，其中另外的金属成型体通过另外的电连接层连接到功率半导体，所述电连接层通过低温烧结(具体地说，银低温烧结)生成。因此可进一步提高功率半导体模块的紧凑性。
根据本发明的一种改进方案，设置有电位的多个顶侧电位区域还可以设置在功率半导体模块上，在所述电位区域上，各自布置有与所述多个电位区域相对应的多个金属成型体。
在现有技术中，铝被设置为金属化层以及广泛应用中的连接件的材料，并且通常确切地说，这无法确保防爆保护。在由于缺陷获取低阻抗并汲取整个负载电流的有缺陷的半导体单元的情况下，铝金属化层的相对小的横截面局部地导致其蒸发，这导致接线在非常早的时间点从其提升，因此导致具有***的后果的电弧的产生。优选地，然后，根据本发明的功率半导体模块此外设置金属成型体，所述金属成型体由熔点比铝(具体地说，铜、银、金、钼、钨或其合金)的熔点至少高300K的材料构成，并且其中连接层具有相对高的熔点，并具体地由银、铜或金构成。与铝相比明显更高的熔点显著地减少了引起***的电弧或甚至防止其产生。
功率半导体模块通常以组装的方式进行布置，并且设置有优选地布置在外部的熔断器。在明显超过额定电流的过电流的情况下，熔断器的任务是(确切地说，在电弧引起的***在这种功率半导体模块的内部发生之前)确保切断多个这类模块的对应的组装下的功率半导体模块。
根据本发明的另一方面，根据(根据在此的前述实施例的)特征的功率半导体模块用于被***危害的环境中，具体地用于风力设施的控制单元中。在风力设施的控制单元的情况下，例如，许多功率半导体模块接合在一起以形成功率半导体。重要的是在这种设施中，在单个半导体模块发生短路的情况下，功率半导体模块以及与其相邻的组件不会受到不利影响。
附图说明
现将参照附图说明本发明的另外的优点、特征以及可能的应用。在附图中：
图1：示出了具有已知设计的有缺陷的半导体模块的简化图解；
图2：利用根据具有所谓的DBB(金属成型体)的本发明的实施例的基本图解，示出了有缺陷的半导体模块的简化图解；
图3：示出了金属成型体的边缘区域的三个不同的实施例，其中为了简单起见，省略了半导体模块的另外的元件；
图4：示出了在短路的情况下形成的熔融区的简化图解；
图5：示出了金属成型体具有切口的实施例；
图6：示出了本发明的另一实施例，其中金属成型体的面积大于与到相关联的电位区域的电连接的面积，并且
图7：示出了另一个实施例，其中半导体在其顶侧和下侧上都具有金属成型体。
具体实施方式
图1示出了呈基本布置的有缺陷的半导体模块的局部视图，在所述模块的情况下，示出了功率半导体1，其中在功率半导体1的顶侧2上设置了相对较薄的金属化物3。所述金属化物3用于以下可能性：连接优选的铝粗接线6以便通过粗接线键合将其固定在金属化物3上。半导体模块的这种布置对应于已知的现有技术。在功率半导体1中，通过锯齿状线19描绘了缺陷，所述缺陷可具有以下影响：电流流动5的(如箭头所描绘的)基本路线导致其穿过功率半导体1的缺陷。在这种已知的功率半导体1的布置中，在所图解的缺陷19以及使用薄的金属化层以用于键合铝粗接线的情况下，由于半导体特性和热边界条件导致的烧穿最有可能发生在功率半导体1的未被键合接线6覆盖的区域中。这些已知的半导体模块的一个主要问题是可由于其结构实施例而发生***。对于控制设施，由于许多功率半导体模块10以组装的方式进行组合，所以出于各种各样的原因，此种***是可怕的。首先，如果发生***，会出现有害的蒸气以及由于高温引起的等离子体，这可能损坏或同样地毁坏许多相邻的半导体模块和组件。因此，整个控制单元可能变得不可用。其次，由于倘若发生***可能释放有害物质，这种***还可能使维护或操作这些控制单元的人员的生命和肢体蒙受伤害。
***通常发生在过载电流流过单个单元时，所述情况可能是，例如，当由控制单元控制的电机被阻塞时。此外，由于功率半导体模块10的元件的老化，也可能发生过载。在操作期间，受损的功率半导体模块10将被优先考虑来首先加热，其作为最弱的单元然后还会首先失灵或构成达到最高温度的模块。所述半导体模块变成局部上导通的，并且未获取阻抗，并从而继续将电流汲取到其自身。在此种过载电流的情况下，图1中所图解的薄金属化物3相对较快地达到过载状态。键合接线6可具有大约100至500μm的厚度，并且借助超声摩擦焊接或通过压力焊接来焊接到薄金属化层3。这类键合接线与金属化层具有(相对于键合接线6的周长的)较小的相对平面的连接面积。
为了使电流尽可能均匀地分布在半导体模块中，在单元中设置了尽可能多的接线(即，尽可能多的连接件)。然而，半导体模块的空间要求限制了连接件的数量。倘若过载，围绕直接连接件的区域的金属化层3首先分解，因此，其中存在的接线相对较快地提升并中断电连接。这进而导致剩余的仍连接的接线的负载更高。当另外的接线已经分离，一旦半导体模块中最后的接线分离，就会产生电弧。电弧中产生的极高的温度具有如下影响，使材料在电弧的区域中蒸发并且出现等离子体，从而使得受影响的半导体模块发生***，引发整个控制单元的上述后果。
图2同样示出了有缺陷的半导体模块，其中金属成型体4布置在功率半导体1的顶侧2上的金属化层上。在所述金属成型体上，粗接线6固定到连接件接触面积7。金属成型体4具有范围在100至400μm的厚度8，即，在键合接线6的厚度范围内(即，在100至500μm的范围内)的厚度。附图同样描绘了来自键合接线6的电流流动5，其经由连接件接触面积7通过金属成型体4。在所述金属成型体中，电流流动5基本上为横向的，然后在端面处从金属成型体4流出，通过功率半导体1的顶侧2上的金属化层3，并且最后，通过功率半导体1的缺陷19位置。
令人惊奇的是，现已发现，利用相对较厚的金属成型体4，横向电流流动分量存在明显更好的表现，其中借助根据本发明的半导体模块(根据图2)的实施例，能够更容易地导通开甚至过电流。由于材料厚度相对较大，其中存在的大量材料(通常为铜)在横向上具有相对较低的电阻。
现已发现，利用对半导体模块进行相应的尺寸标注，使其具有如图2所图解的类型的金属成型体4，可确保这种根据本发明的功率半导体模块10即使在过载电流下也不发生***。其原因是通过使横向电流流动5均质化，由于金属成型体4中的材料的量，过载电流可保持足够久以使得熔断器14熔断，所述熔断器属于半导体模块或与其连接，并且所述熔断器还可布置在外部。由于横向电流流动5比在已知的连接结构的情况下保持了一段明显更长的时间，因此可防止***。为此，对金属成型体4的大小进行尺寸设定也是重要的。具体地，功率半导体1的至少70％至95％的发射极面积被金属成型体4覆盖。借助这种措施，实现了大约300μs的***延迟，这足以使相关联的熔断器熔断。因此，连接件横截面积的参数/大小、连接件接触面积的大小和连接件接触周长的大小以及金属成型体4的厚度对均质化起一定的作用。首先，连接件接触面积7可大于根据图1的实施例的情况下的面积，因为当键合接线6在连接件接触面积7处连接到金属成型体4上时，键合接线6可更好地键合到金属成型体4上并且可与后者一起生成在键合接线6的圆周区域上延伸的实际接触面积，所述圆周区域大于根据图1的根据现有技术的示例性实施例中的情况。如果连接件横截面积与连接件接触面积加上连接件接触周长乘以金属成型体的厚度的比率是0.05至1的数量级，则提供了结构性措施，其令人惊奇地导致半导体模块的无爆操作，即使半导体模块具有缺陷位置。
关于标注设定，可应用以下简化的计算估算。
设计了连接件的最小横截面积A(所述连接件具有厚度12，并且可由一片或多片平行引导的单个连接件构成)，使得其满足关系式
Figure GDA0001973458690000111
其中，ρ是电阻率，tp是直到过电流事件结束或熔断器跳闸的脉冲长度，ΔT是直到达到熔化温度Tmelt之前从操作温度Top可能升高的温度
ΔT＝Tmelt-Top (2)
Cspec是所用材料的比热容，并且1WC是最坏情况下的所述电流，其结果例如来自
IWC＝2*所述模块的额定电流*每个模块并联的芯片数 (3)
具有高导电性的材料(诸如Cu、Ag、Au而且A1)在此都是有利的。
以上估算可简化为A＝ζ*IWC (4)
对于ζ，利用Cu和Ag，并且在tp＝10ms的设计下，出现以下范围
ζ＝0.0001mm2/安至0.0005mm2/安，
以及利用金，由于较差的导电性和较低的比热，出现以下范围
ζ＝0.00015mm2/安至0.0008mm2/安，
利用Al，由于Al的熔融温度较低以及等式(1)中所包含的其他参数，相同的估算得出了范围
ζ＝0.0002mm2/安至0.001mm2/安。
与Cu和Ag相比，这是横截面积的两倍，但是由于模块中的空间容量有限，这在技术上更加难以实现。
通过示例，模块具有3600安的额定电流，并且其中24个芯片并联连接。在最坏的情况下，连接器必须在10ms上承载两倍的额定电流(所述电流是7200安)。利用Cu或Ag，然后连接器的最小横截面积必须在0.72mm2与3.6mm2之间。所述面积可通过一个平面件或通过不同的单个平行键合接线来实现。
对于半导体模块或功率半导体模块10的特别紧凑的配置，实际功率半导体1也可不仅在其上布置的金属化层3上的顶侧2处承载金属成型体4，而且这对于同样设置在功率半导体1的下侧9上的金属化层3也是可能的，其中另外的金属成型体4连接到所述金属化层上。为了确保能相应地免于***，所述另外的金属成型体当然应在类似的设计参数下进行设计。
根据本发明的另一示例性实施例，如图3中所图解的，金属成型体4具有其在中心区域4.1中的厚度不同于边缘区域4.2中的厚度的形式。在这种情况下，边缘区域4.2中的金属成型体4的厚度8发生变化如下：在边缘区域4.2中，该厚度8实施为厚度从金属成型体4的最大厚度直接朝向边缘的的连续减少(参见图3a)。
在图3b)中，边缘区域4.2中的厚度的这种连续减少是线性减少。在根据图3c)的边缘区域4.2中，通过阶梯式实施例实现了厚度的减少。相对于键合接线6的厚度，边缘区域4.2中的厚度的减少相对较小并且在大约1至5μm的范围内。
图4图解了熔融区11。所述熔融区出现在金属成型体4、金属化层3(连同连接层13一起)与功率半导体(硅芯片)1之间。熔融区11由于缺陷区域中极其高度的电流集中以及由此产生的热而出现。熔融区具有低电阻并且可在相当长的时间内承载短路电流，(确切地说)而不会形成电弧，所述电弧可在已知的功率半导体模块中导致功率半导体模块***。
图5图解了金属成型体4具有呈细长孔或槽15形式的切口的实施例。这是为了最小化金属成型体4与半导体1之间的热机械应力的优点。以如下方式对这类槽15进行尺寸设定和布置，使得它们不会显著阻碍横向电流流动分量。这里，槽15以星形的方式定向。
图6图解了本发明的另一实施例，其中金属成型体4在其面向连接层13的一侧上的面积大于与到相关联的电位区域的电连接的面积。(具有由于其较大面积而产生的悬突的)金属成型体4与所述悬突一同固定在有机、非导电的载体膜16上。金属成型体4的优点(即，尽可能地大)在于横向电流流动的均质化可实现得越好，所述金属成型体的实施例越大。
图7图解了另一个实施例，其中，半导体1在其顶侧和下侧上都具有金属成型体。换句话说，除了顶侧金属成型体4之外，在功率半导体1的下侧上布置了另外的金属成型体17，其中，另外的金属成型体17通过另外的电连接层20连接到功率半导体，所述电连接层20通过低温烧结(具体地说，银低温烧结)生成。因此可进一步提高功率半导体模块的紧凑性。

Claims (18)

1.一种功率半导体模块(10)，所述功率半导体模块可从操作模式转变到无爆鲁棒短路故障模式，并且包括：
a)功率半导体(1)，所述功率半导体具有金属化物(3)，所述金属化物形成至少一个电位区域，并且由在所述功率半导体的顶侧(2)处的绝缘物和钝化物分开，
b)导电连接层，
c)在所述导电连接层上通过烧结来涂敷至少一个金属成型体(4)，使得所述金属成型体被材料键合到对应的电位区域，所述金属成型体具有低横向电阻并且明显比所述连接层厚，所述金属成型体(4)的厚度为100-400μm，
d)其中，所述金属成型体(4)覆盖形成电位区域的所述金属化物的至少70％以维持横向电流流动分量(5)并使流过所述金属成型体的电流横向均质化，并且其中，所述金属成型体(4)承载至少一个具有高电流能力的连接件(6)，
e)并且其中，从所述操作模式到所述鲁棒短路故障模式的转变由于以下事实而以无爆方式发生：对所述连接件(6)进行接触连接和尺寸设定，其方式为使得
f)在比所述功率半导体的额定电流的多倍的值还大的过载电流的情况下，其中，所述功率半导体的额定电流的多倍的值为选自1000安至1500安中的一个值，所述操作模式以无爆方式改变为所述短路故障模式，其中，所述连接件在不形成电弧的情况下保持在所述金属成型体上，以及
g)关于所述金属成型体(4)的所述连接件配备有最小横截面积A，其中，A由最坏情况下的电流IWC与ζ的乘积确定，其中，IWC＝2×所述功率半导体模块的额定电流×每个功率半导体模块并联的芯片数，ζ在0.0001mm2/安至0.0005mm2/安的范围内。
2.根据权利要求1所述的功率半导体模块(10)，所述功率半导体模块包括连接到所述功率半导体模块的电路上的熔断器，并且在所述过载电流的情况下以无爆方式改变为所述鲁棒短路故障模式，直到所述熔断器跳闸并且所述过载电流被切断。
3.根据权利要求1或2所述的功率半导体模块(10)，其中，所述连接件由银、铜、金或铝构成。
4.根据权利要求1或2所述的功率半导体模块(10)，其中，比率
Figure FDA0002264235860000021
在0.05至1的范围内。
5.根据权利要求1或2所述的功率半导体模块(10)，其中，所述金属成型体(4)和所述连接件(6)由相同的材料构成，并且所述连接件(6)相对于所述金属成型体(4)形成单金属接触。
6.根据权利要求5所述的功率半导体模块(10)，其中，所述连接件(6)是通过键合固定的带状物，或者通过压力进行接触连接的弹簧。
7.根据权利要求1或2所述的功率半导体模块(10)，其中，所述金属成型体(4)具有在其面积上发生变化的厚度(8)，其方式为使得所述金属成型体的边缘区域(4.2)中的厚度小于其中心区域(4.1)中的厚度。
8.根据权利要求7所述的功率半导体模块(10)，其中，所述金属成型体(4)的所述厚度(8)从所述金属成型体的所述中心区域(4.1)向其所述边缘区域(4.2)连续减少。
9.根据权利要求7所述的功率半导体模块(10)，其中，所述金属成型体(4)的所述厚度(8)以阶梯式方式从所述金属成型体的所述中心区域(4.1)向其所述边缘区域(4.2)减少。
10.根据权利要求1或2所述的功率半导体模块(10)，其中，所述金属成型体(4)在其面向所述连接层的一侧上的面积大于与到相关联的电位区域的电连接的面积，并且所述金属成型体(4)与其悬突一同固定在有机、非导电的载体膜上。
11.根据权利要求10所述的功率半导体模块(10)，其中，所述载体膜粘性地覆盖所述功率半导体(1)的表面的未被接合的区域。
12.根据权利要求1或2所述的功率半导体模块(10)，其中，除了设置在所述功率半导体(1)的顶侧(2)上的金属成型体(4)之外，另外的金属成型体设置在所述功率半导体(1)的下侧(9)上，并且借助通过烧结而产生的另外的连接层连接到所述功率半导体(1)上。
13.根据权利要求12所述的功率半导体模块(10)，其中，所述另外的连接层是通过银烧结而产生的。
14.根据权利要求1或2所述的功率半导体模块(10)，其中，与设置有电位的多个顶侧电位区域相对应的多个金属成型体(4)设置在所述功率半导体(1)的所述顶侧(2)上。
15.根据权利要求1或2所述的功率半导体模块(10)，其中，所述金属成型体(4)由熔点比铝的熔点高至少300K的材料构成，并且所述连接层由来自组Ag、Cu、Au的材料构成。
16.根据权利要求15所述的功率半导体模块(10)，其中，所述金属成型体(4)由来自组Cu、Ag、Au、Mo、W或其合金的材料构成。
17.根据权利要求2所述的功率半导体模块(10)，其中，所述熔断器布置在外部。
18.根据权利要求1至17中任一项所述的功率半导体模块(10)在受到***危害的环境中的使用。
CN201580069840.6A 2014-10-24 2015-10-14 具有短路故障模式的功率半导体模块 Active CN107112312B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014221687.7 2014-10-24
DE102014221687.7A DE102014221687B4 (de) 2014-10-24 2014-10-24 Leistungshalbleitermodul mit kurzschluss-ausfallmodus
PCT/EP2015/073745 WO2016062589A1 (en) 2014-10-24 2015-10-14 Power semiconductor module with short-circuit failure mode

Publications (2)

Publication Number Publication Date
CN107112312A CN107112312A (zh) 2017-08-29
CN107112312B true CN107112312B (zh) 2020-02-28

Family

ID=54291312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580069840.6A Active CN107112312B (zh) 2014-10-24 2015-10-14 具有短路故障模式的功率半导体模块

Country Status (4)

Country Link
US (1) US20170338193A1 (zh)
CN (1) CN107112312B (zh)
DE (1) DE102014221687B4 (zh)
WO (1) WO2016062589A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110546870B (zh) 2017-04-28 2021-06-08 Abb瑞士股份有限公司 功率模块、其控制方法及使用、以及功率模块栈
CN113916940B (zh) * 2021-09-14 2022-05-10 广东精达里亚特种漆包线有限公司 一种漆包线的漆瘤检测方法及***

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1511346A (zh) * 2001-04-18 2004-07-07 ��ʽ���綫֥ 半导体器件及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593940A (ja) * 1982-06-29 1984-01-10 Toshiba Corp 半導体装置
EP0520294B1 (de) 1991-06-24 1998-08-26 Siemens Aktiengesellschaft Halbleiterbauelement und Verfahren zu seiner Herstellung
JPH0714940A (ja) * 1993-06-15 1995-01-17 Fuji Electric Co Ltd ハイブリッドｉｃ
JP3343317B2 (ja) * 1995-12-04 2002-11-11 松下電器産業株式会社 半導体ユニット及びその半導体素子の実装方法
JP2000183249A (ja) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp パワー半導体モジュール
US6078092A (en) * 1999-10-18 2000-06-20 Harvatek Corporation Resettable fuse integrated circuit package
DE10122363B4 (de) 2001-05-09 2007-11-29 Infineon Technologies Ag Halbleitermodul
US6929504B2 (en) * 2003-02-21 2005-08-16 Sylva Industries Ltd. Combined electrical connector and radiator for high current applications
US7361977B2 (en) * 2005-08-15 2008-04-22 Texas Instruments Incorporated Semiconductor assembly and packaging for high current and low inductance
DE102005046063B3 (de) * 2005-09-27 2007-03-15 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Überstromschutzeinrichtung
DE102005052872A1 (de) * 2005-11-07 2007-07-19 Anselm Dr. Fabig Verfahren zur Integration von Antennen in Dachzeichen auf Fahrzeugdächern
DE102005054872B4 (de) 2005-11-15 2012-04-19 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102008056145A1 (de) 2008-11-06 2009-06-10 Daimler Ag Vorrichtung zum Schutz eines Halbleiterelements
EP2230689A1 (de) 2009-03-19 2010-09-22 Siemens Aktiengesellschaft Kurzschlusssicheres Halbleitermodul
JO3348B1 (ar) * 2009-08-11 2019-03-13 Acorda Therapeutics Inc استخدام 4- بايريدين امينو لتحسين الادراك العصبي و/او التلف النفسي لدى مرضى يعانون من نقص النُخاعين وغير ذلك من امراض الجهاز العصبي
DE102011115887A1 (de) 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiterchip mit oberseitigen Potentialflächen
DE202012004434U1 (de) 2011-10-15 2012-08-10 Danfoss Silicon Power Gmbh Metallformkörper zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE102011115886B4 (de) 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1511346A (zh) * 2001-04-18 2004-07-07 ��ʽ���綫֥ 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20170338193A1 (en) 2017-11-23
WO2016062589A1 (en) 2016-04-28
DE102014221687A1 (de) 2016-04-28
DE102014221687B4 (de) 2019-07-04
CN107112312A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
US6426561B1 (en) Short-circuit-resistant IGBT module
JP4856763B2 (ja) 電気的なパワーコンポーネントを有する防爆性のパワーモジュールおよびその製造方法
CN110268522B (zh) 具有主动短路故障模式的功率半导体装置
EP2503595A1 (en) Power semiconductor module and method of manufacturing a power semiconductor module
JP6815524B2 (ja) 電力変換装置
JP6824422B2 (ja) 電力変換装置
EP2530711A1 (en) Power semiconductor arrangement
EP2544229A1 (en) Power semiconductor arrangement
JP6905356B2 (ja) パワー半導体モジュール
CN107112312B (zh) 具有短路故障模式的功率半导体模块
US10872830B2 (en) Power semiconductor module with short circuit failure mode
JP7154907B2 (ja) 半導体モジュール
JP2007096311A (ja) 過電流防護装置を備えたパワー半導体モジュール
CN102956635A (zh) 与esd/过电压/反极性保护相组合的集成先进铜熔丝
JP2018181513A (ja) 回路分離素子および半導体装置
TWI715228B (zh) 保護電路
JP2018182220A (ja) 電力変換装置
JP2019047550A (ja) 電力変換装置
JP6989372B2 (ja) 回路分離素子および半導体装置
US20070200194A1 (en) Apparatus And Method For Temperature-Interrupting Protection Of An Electric Device
JP3991581B2 (ja) Ｓｓｒ
EP2490256A1 (en) Electronic arrangement
JP2019096810A (ja) 半導体装置
JP2018073899A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant