CN110268517A - 具有短路失效模式的功率半导体模块 - Google Patents

具有短路失效模式的功率半导体模块 Download PDF

Info

Publication number
CN110268517A
CN110268517A CN201880009810.XA CN201880009810A CN110268517A CN 110268517 A CN110268517 A CN 110268517A CN 201880009810 A CN201880009810 A CN 201880009810A CN 110268517 A CN110268517 A CN 110268517A
Authority
CN
China
Prior art keywords
chip
wide bandgap
power semiconductor
bandgap material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880009810.XA
Other languages
English (en)
Other versions
CN110268517B (zh
Inventor
柳春雷
J.舒德雷尔
F.布雷姆
M.拉希莫
P.K.施泰默
F.杜加尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of CN110268517A publication Critical patent/CN110268517A/zh
Application granted granted Critical
Publication of CN110268517B publication Critical patent/CN110268517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48249—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Die Bonding (AREA)
  • Power Conversion In General (AREA)

Abstract

功率半导体模块（10）包括：基板（12）；包括Si衬底的Si芯片（16a），该Si芯片（16a）附接到基板（12）；利用第一压销（24a）紧压Si芯片（16a）的第一金属预制件（22a）；宽带隙材料芯片（16b），其包括宽带隙衬底和在该宽带隙衬底中提供的半导体开关（28b），该宽带隙材料芯片（16b）附接到基板（12）；以及利用第二压销（24b）紧压宽带隙材料芯片（16b）的第二金属预制件（22b）；其中Si芯片（16a）和宽带隙材料芯片（16b）经由基板（12）并且经由第一压销（24a）和第二压销（24b）并联连接；其中第一金属预制件（22a）适合于在被过电流加热时形成通过Si芯片（16a）的传导路径；并且其中第二金属预制件（22b）适合于在被过电流加热时形成通过宽带隙材料芯片（16b）的暂时的传导路径或开路。

Description

具有短路失效模式的功率半导体模块
技术领域
本发明涉及功率半导体器件的领域。特别地，本方面涉及用于这种器件的功率半导体模块。
背景技术
诸如转换器、电驱动器、STATCOMS之类的功率半导体器件通常由多个功率半导体模块组装而成，所述多个功率半导体模块中的每个机械且电连接一个或多个功率半导体元件。在高压DC应用中，通常需要多个功率半导体模块串联连接来满足高压和高电流要求。在失效（failure）情况下变成永久传导的功率半导体模块在这种串联连接中可具有很大优势。
在具有基于Si（硅）的半导体元件的半导体模块中，可以在Si芯片的电极上提供金属预制件（preform），该金属预制件适合于与芯片的Si材料形成低熔点共晶合金并且创建传导路径来运输全电流负载通过失效点。例如，在相对低的温度（577℃），Si与Al（铝）之间的共晶反应实现这样的固有失效补偿。
例如，EP 0989611 A2和EP 2 503 595 A1涉及具有基于Si的半导体芯片的功率半导体模块，该半导体芯片是在能够与芯片的Si材料形成共晶合金的两个层之间提供。
具有基于SiC（碳化硅）和其他宽带隙衬底的半导体元件的半导体模块由于它们的高阻断能力而越来越多地在高压应用中被采用。
WO 2016/062 426 A1示出了具有并联连接的Si芯片12和SiC芯片的半导体模块。按压器件用于压到Si芯片上。提到了这促进短路失效模式的预备。
WO 2013/004 297 A1示出了具有诸如IGBT的若干半导体器件的半导体模块，通过弹性元件将金属层压到半导体器件上。在熔化时，该金属层适合于与半导体器件的材料形成合金。
WO2012/107 482 A2示出了具有多个基于硅的半导体芯片的半导体模块，在该半导体芯片中的每个之上提供由Al制成的第一预制件和由Mo制成的第二预制件。提到了第一金属预制件与芯片之间的共晶合金的形成。
发明内容
本发明的目的是提供基于宽带隙半导体元件的紧凑、稳固且不太复杂的功率半导体器件。
该目的由独立权利要求的主题来实现。另外的示范性实施例从从属权利要求和下面的描述显而易见。
本发明涉及功率半导体模块。在此以及在下面，术语“功率”可涉及处理超过10A和/或超过1.000V的电流的能力。功率半导体模块一般可以是机械支承诸如晶体管、晶闸管、二极管之类的一个或多个功率半导体元件且为其提供端子的器件。一般来说，功率半导体模块可包括提供端子的壳体，其中容纳一个或多个功率半导体元件。
根据本发明的实施例，功率半导体模块包括基板，其可以完全导电或至少包括导电层。
此外，功率半导体模块包括：包括Si衬底的Si芯片，该Si芯片附接到基板；以及利用第一压销紧压Si芯片的一侧的第一金属预制件。例如，Si芯片可以熔接、烧结或焊接到基板。第一金属预制件可以直接紧压Si芯片。必须注意，用于将第一金属预制件接合到Si芯片和/或Si芯片上的电极层的接合层可以视为Si芯片的一部分。第一压销可以具有与第一金属预制件不同的材料。
功率半导体模块还包括：宽带隙材料芯片，其包括宽带隙衬底和在该宽带隙衬底中提供的半导体开关，宽带隙材料芯片附接到基板；以及利用第二压销紧压宽带隙材料芯片的一侧的第二金属预制件。例如，Si芯片可以熔接、烧结或焊接到基板。第二金属预制件可以直接紧压宽带隙材料芯片。必须注意，用于将第二金属预制件接合到宽带隙材料芯片和/或宽带隙芯片上的电极层的接合层可以视为宽带隙材料芯片的一部分。第二压销可以具有与第二金属预制件不同的材料。
宽带隙材料可以是SiC、GaN等。它可以用至少2eV的半导体带隙来表征。
半导体开关可以是具有适合于控制半导体开关的两个另外的电极之间的电阻的栅极的开关元件。半导体开关可以是晶体管或晶闸管。例如，宽带隙材料开关的宽带隙材料可以是SiC。例如，半导体开关可以是SiC MOSFET、SiC JFET、SiC IGBT、SiC BJT或SiC GTO。
第一金属预制件和/或第二金属预制件可以是具有两个平坦表面的板状体。第一金属预制件和/或第二金属预制件可以比对应芯片更厚。
Si芯片和/或宽带隙材料芯片可以都具有其中两侧上提供扁平电极的大致板状体。在面对和/或邻接金属预制件的那侧上，还可以存在由相应芯片提供的开关的栅电极。
Si芯片和宽带隙材料芯片经由基板并且经由第一压销和第二压销并联电连接。特别地，它们在功率半导体模块内并联连接。可能的是，顶板用第一压销和第二压销将电路闭合。必须注意，Si芯片可以是完全无源元件和/或为沿第一金属预制件和第一压销的电流路径仅提供相当高的电阻的层。也就是说，可能的是在正常操作期间完全没有电流流过Si芯片。
第一金属预制件适合于在被过电流（overcurrent）加热时，可选地与Si衬底一起形成通过Si芯片的传导路径。该传导路径可以用合金形成，该合金由Si衬底和第一金属预制件的材料形成。除Al之外，其他金属也可以适合于与Si形成共晶合金。在此，过电流可以是使得Si芯片和/或例如第一金属预制件熔化或开始熔化的这样高的电流。
第二金属预制件适合于在被过电流加热时与宽带隙衬底形成通过宽带隙材料芯片的至少暂时的传导路径。在该上下文中，过电流可以是使得第二金属预制件和/或宽带隙材料开始熔化的这样高的电流。第二金属预制件由具有比第一金属预制件的材料更高的熔点的材料制成。采用这样的方式，与Si芯片的Si材料的熔点相比，第二金属预制件可以导致宽带隙材料的更高熔点。
利用该构造，Si芯片和第一金属预制件可以提供永久SCFM（短路失效模式），而宽带隙材料芯片和第二金属预制件可以提供暂时的传导路径或甚至开路。
半导体模块可以例如通过堆叠而与其他半导体模块串联连接，这些其他半导体模块可以具有与其中所描述的半导体模块相同的类型。在该情况下，宽带隙材料芯片失效，它可能变为阻断或可能至少具有比其他半导体模块高得多的电阻。因此，跨串联连接的半导体模块的电压可以完全或大致应用于具有失效芯片的半导体模块，这可能引起通过宽带隙材料芯片的电弧和过电流。
形成通过宽带隙材料芯片的暂时的传导路径，然而该暂时的传导路径可能由于为传导路径形成的材料而退化。例如，SiC衬底和金属预制件可以形成导电物质，其不稳定并且一段时间后消失。术语“暂时”可以涉及比“永久”时间跨度小得多的时间跨度。例如，暂时的时间跨度可以比1秒更短。
根据本发明的实施例，第二金属预制件适合于通过被过电流熔化来形成通过宽带隙材料芯片的至少暂时的传导路径。第二金属预制件可以被过电流加热到使得它自身和/或宽带隙材料熔化并且通过宽带隙材料芯片形成传导材料的传导路径的这种高温度。Si芯片和第一金属预制件可以形成永久导电路径。必须注意，术语“永久”指的是比“暂时”时间跨度长得多的时间跨度，其例如是“暂时”时间跨度的100倍或以上。通过Si芯片的永久导电路径的形成可以是由于仅仅跨Si芯片的电压引起，如关于宽带隙材料芯片所描述的那样。然而，还可以有可能的是，Si芯片中的开关被提供有栅电压，该栅电压引起Si芯片的内部电阻，从而导致加热到用于形成传导路径的适合的温度。
总之，在宽带隙材料芯片中有故障的情况下，Si芯片和它的金属预制件可以比宽带隙材料芯片更容易进入安全的短路失效模式。Si芯片可以视为牺牲器件，其提供功率半导体模块的固有安全特征。
所得的宽带隙-Si半导体模块可以具有在正常操作期间使用低损耗宽带隙材料芯片的优势，并且可以具有由Si芯片提供的固有、可靠的SCFM能力的优势。
采用这样的方式，基于宽带隙材料的功率半导体模块可以可靠地被用于其中多个功率半导体模块串联连接的高压应用，诸如HVDC应用、STATCOM应用等。利用该类型的功率半导体模块，实现更好的功率***设计与更低的***成本和更高的***效率。例如，可以省略机械旁路和防爆壳体。
一般来说，第一和第二金属预制件可以由Al（铝）、Cu（铜）、Ag（银）、Mg（镁）、Mo（钼）、W（钨）或它们的组合（诸如其合金）制成。如已经提到的，第二金属预制件由具有比第一金属预制件的材料更高的熔点的材料制成。在该情况下，第二金属预制件将在更接近宽带隙衬底的熔化温度的温度熔化，这可以支持形成通过宽带隙材料的传导路径。具有较低熔点的金属预制件（例如Al、Cu、Ag、Mg等）优选地被定向在Si芯片顶部并且具有较高熔点的金属预制件（Mo、W等）优选地在宽带隙材料（例如SiC）芯片的顶部。
根据本发明的实施例，第一金属预制件由Al、Cu、Ag、Mg或其合金制成。例如，Al可以在相当低的温度与Si形成共晶合金。
根据本发明的实施例，第二金属预制件由Mo、W或其合金制成。有益组合可以是：用于第一金属预制件的Al和用于第二金属预制件的Mo，这是因为Mo除了相当高的熔点外还具有诸如SiC的适合于宽带隙材料的机械性质（诸如它的热膨胀系数）。
根据本发明的实施例，基板由Mo制成。Mo可以是有益的，因为它具有与Si、SiC或其他宽带隙材料相似的热膨胀系数。此外，Mo还可以在更高的温度下与宽带隙材料芯片的宽带隙衬底形成至少暂时的传导路径。在该情况下，第二金属预制件也可以由Mo制成。
Si芯片可以是虚设（dummy）Si芯片或功能Si芯片。虚设Si芯片可以是不被开关或仅在失效情况下被开关的芯片。功能Si芯片可以是与宽带隙材料芯片一起被开关的Si芯片。
在功能Si芯片的情况下，Si芯片与宽带隙材料芯片的传导电流的比率可以根据***设计要求而变化。功能Si芯片可以被单独控制并且它仅在需要时起作用。针对Si芯片和宽带隙材料芯片的栅极单元可以是相同的或者Si芯片和宽带隙材料芯片可以具有不同的栅极单元。
根据本发明的实施例，Si芯片包括Si衬底中提供的半导体开关。例如，开关可以是晶体管、晶闸管，例如IGBT或IGCT，或它们在一个衬底中的组合。在该情况下，Si芯片可以是功能或虚设的。它可以具有到外部端子的栅极连接或它的栅极可以与功率半导体模块的电路断开连接。
根据本发明的实施例，Si芯片的半导体开关的栅极在半导体模块中与宽带隙材料芯片的半导体开关的栅极电连接。可能的是，两个开关都连接到相同的栅极控制单元。在该情况下，在正常操作模式中，Si开关和宽带隙开关都可以用于对通过模块的电流进行开关。
根据本发明的实施例，Si芯片的半导体开关的栅极电连接到半导体模块的第一栅极端子并且宽带隙材料芯片的半导体开关的栅极电连接到半导体模块的第二栅极端子，使得Si芯片的半导体开关独立于宽带隙材料芯片的半导体开关而可开关。在该情况下，在正常操作期间，两个开关都可以用类似的方式开关。在失效模式操作期间，Si开关可以被开关来产生导电路径。可能的是，开关Si仅在失效模式操作期间进行开关。
根据本发明的实施例，Si芯片的半导体开关的栅极未连接到由半导体模块提供的栅极端子。在该情况下，Si芯片可以是虚设的，在正常操作或失效模式操作中都不用于对通过半导体模块的电流进行开关。
根据本发明的实施例，Si芯片不包括有源可开关的开关。有源开关或有源可开关的开关可以是具有在设置为不同电势时可以阻断且允许电流通过开关的栅极的开关。例如，Si芯片可以包括二极管。与宽带隙材料芯片的开关反并联连接的续流二极管可以用作功率半导体模块的SCFM元件。
根据本发明的实施例，Si芯片是无源Si层。无源Si层可以是无掺杂Si层和/或在半导体模块的正常操作条件期间在两个方向上都不传导电流的Si层。Si芯片可以不包括半导体器件。还可以有可能的是，存在Si芯片只为提供Si材料以用于连同第一金属预制件一起形成传导路径。
必须注意，在通过Si芯片的传导路径仅仅是被动形成（Si芯片中没有存在或不存在的开关的任何开关）的情况下，Si芯片的厚度可能必须适应于电压，这引起通过Si芯片的电弧。Si芯片的抗弧性（arcing resistance）可能必须低于串联连接的功率半导体模块所能提供的电压。
根据本发明的实施例，功率半导体模块包括与Si芯片并联连接的至少两个宽带隙材料芯片。可能的是，功率半导体模块包括不止一个宽带隙材料芯片和/或不止一个Si芯片。可能的是，Si芯片的SCFM能力用于多个宽带隙材料芯片。
根据本发明的实施例，功率半导体模块进一步包括连接到第一压销和第二压销的导电顶板。该顶板可以由Cu或Al制成。
根据本发明的实施例，第一压销和/或第二压销包括弹簧元件。例如，该弹簧元件可以包括一个或多个碟形弹簧（disc spring），其可以由导电材料制成。
本发明的这些和其他方面将从下文描述的实施例显而易见并且参考这些实施例来阐明。
附图说明
本发明的主题将在下面的文本中参考附图中图示的示范性实施例来更详细地解释。
图1示意地示出根据本发明的实施例通过功率半导体模块的横截面。
图2示意地示出根据本发明的另外的实施例通过功率半导体模块的横截面。
图3示意地示出根据本发明的另外的实施例通过功率半导体模块的横截面。
图4示意地示出根据本发明的另外的实施例的功率半导体模块的顶视图。
图中使用的参考符号和它们的含义以总结形式在参考符号列表中列出。原则上，相同的部件在图中提供有相同的参考符号。
具体实施方式
图1示意示出通过功率半导体模块10的横截面，该功率半导体模块10包括基板12、顶板14和夹在它们之间的两个半导体芯片16a、16b。
基板12可以是导电板，其例如由Mo制成。顶板也可以是导电板，其例如由Cu或Al制成。
第一半导体芯片16a是基于Si衬底作为半导体的Si芯片。第二半导体芯片16b是基于诸如SiC的宽带隙半导体衬底的宽带隙材料芯片。
第一和第二半导体芯片16a、16b可以包括第一和第二底部电极18a、18b以及第一和第二顶部电极20a、20b。术语“顶部”和“底部”不是绝对地理位置，而是仅用于区分两个相对放置的电极。每个电极可以由金属层提供，该金属层比对应芯片16a、16b的厚度薄得多。两个半导体芯片16a、16b可以例如通过烧结、焊接或熔接来附接到基板12。
第一金属预制件22a直接在Si芯片16a顶部并且第二金属预制件22b直接在芯片16b顶部。如上文指示的，金属预制件22a、22b可以由相同材料或不同材料制成。一个或两个金属预制件22a、22b可以附接到相应芯片16a、16b（通过烧结、焊接或熔接）和/或可以紧压相应芯片16a、16b，例如紧压相应的电极20a、20b。
可以通过导电压销24a、24b施加压力，该导电压销紧压相应的金属预制件22a、22b。例如，第一和/或第二压销24a、24b可以包括弹簧元件26a、26b，其例如可以包括碟形弹簧。金属预制件22a、22b、压销24a、24b和/或弹簧元件26a、26b可以被容纳在基板12与顶板14之间。
例如经由压销24a、24b和/或经由弹簧元件26a、26b，金属预制件22a、22b可以与顶板电接触。采用这样的方式，两个芯片16a、16b互相并联连接，其中在每个电流路径中存在金属预制件22a、22b。
金属预制件22a适合于在被过电流加热时形成通过Si芯片16a的传导路径。采用这样的方式，提供短路失效模式，其形成到Si芯片16a的永久传导路径。
金属预制件22b适合于在被过电流加热时形成通过宽带隙材料芯片16b的至少暂时的传导路径。采用这样的方式，提供短路失效模式，其形成到宽带隙材料芯片16b的暂时的传导路径。
采用组合的方式，当功率半导体模块10中发生失效时，通过宽带隙材料芯片16b的电流可以形成暂时的传导路径或甚至开路。同时或在那之后，可以通过Si芯片16a形成传导路径，其可以为半导体模块10提供永久短路失效模式。采用这样的方式，对于宽带隙材料芯片16b的不那么可靠的短路失效模式可以得到由Si芯片16a提供的更加可靠的短路失效模式的支持。
因为Si的熔点可能低于宽带隙材料的熔点（这是针对SiC和大部分其他宽带隙材料的情况），第一金属预制件22a可以由具有比第二金属预制件22b的金属材料更低的熔点的金属材料制成。例如，金属预制件22a可以由Al制成并且金属预制件22b可以由Mo制成。
在Al的情况下，因为Al可以与Si芯片16a的Si材料形成共晶合金，因此可以提供非常可靠的短路失效模式。
宽带隙材料芯片16b包括半导体开关28b，其能够用栅极30b来控制。宽带隙材料芯片16b可以包括与电极20b在相同侧上的栅电极32b，其可以例如经由线接合（wire bond）与半导体模块10的栅极端子34b电连接。例如，半导体开关28b可以是SiC MOSFET。在正常操作模式期间，半导体开关28b可以用来自经由端子34b连接的栅极单元的栅极信号接通和断开。
Si芯片16a可以是功能或虚设芯片。如图1中所示，Si芯片16a可以完全不包含半导体元件或可以包含没有栅极的半导体元件，诸如二极管。还可能的是，Si芯片16a包括没有栅极连接的开关。
如图2和3中所示，Si芯片16a可以包括半导体开关28a，其能用栅极30a来控制。Si芯片16a可以包括与电极20a在相同侧上的栅电极32a，其可以例如经由线接合与半导体模块10的第一和/或第二栅极端子34a、34b电连接。例如，开关28a可以是IGBT或IGCT。
如图2中所示，Si芯片16a的栅极30a可以与宽带隙芯片16b的栅极30b连接到相同的栅极端子。采用这样的方式，开关28a、28b都可以用相同的栅极信号来控制，该栅极信号可以由相同的栅极单元来提供。在正常操作模式期间，半导体开关28b都可以用来自相同栅极单元的栅极信号接通和断开。在失效操作模式期间，该栅极单元还可以提供迫使Si芯片16a加热并且与第一金属预制件22a形成传导路径的栅极信号。
如图3中所示，Si芯片16a的栅极30a可以与宽带隙芯片16b的栅极30b连接到不同的栅极端子，使得开关28a、28b可以彼此独立地被控制。例如可以从相同或从两个不同的栅极单元向开关28a、28b提供两个独立的栅极信号。
在正常操作模式期间，开关28b以及可选地开关28a可以被开关以控制通过半导体模块10的电流。
在失效操作模式期间，可以控制开关28a使得Si芯片16a加热并且与第一金属预制件22a形成传导路径。例如，栅极信号可以使得Si芯片16a具有电阻，这导致足够的功率被转换成热以便使第一金属预制件22a熔化。
一般来说，例如对于高压应用中的AC到DC转换，图1至3中所示的半导体模块10可以与等同设计的半导体模块10堆叠来形成高压开关。
当作为与其他半导体模块10串联连接的半导体模块10的一部分的芯片16a、16b中的一个中存在失效时，可能发生下面的情形。
如果首先在Si芯片16a中发生失效，则Si衬底将在失效之后立即与第一金属预制件22a形成传导路径，因为可以存在跨芯片16a的足够高的电压，这时其他半导体模块正在传导。
如果失效首先在宽带隙芯片16b中发生，则可以发生至少暂时的SCFM（短路失效模式）形成。通过使宽带隙材料和第二金属预制件22b熔化并且起反应来形成传导路径。
例如因为宽带隙芯片16b中的传导路径尚未形成或具有太高的电阻，在宽带隙芯片16b已经失效之后的高电阻或开路可以导致被动迫使Si SCFM形成。随后的电压尖峰将形成通过如上面描述的Si芯片16a的安全传导路径。
此外，从通过宽带隙芯片16b提供的SCFM传导路径到通过Si芯片16a的Si SCFM传导路径的转变可以是有可能的。通过宽带隙材料形成的传导路径可能仅在短时段承受全电流负载，电阻可以增加或可以导致开路。然后，如上面描述的，可以形成到通过Si芯片16a的传导路径的转变。这可以延长半导体模块10的SCFM模式的寿命。
另外，对于图3中示出的实施例，单独的栅极单元可以接通开关28a以在失效之后立即传导全负载电流和/或主动迫使SCFM形成。
图4示出一个Si芯片16a与超过一个宽带隙材料芯片16b在一个半导体模块10中组合。采用这样的方式，仅一个Si芯片16a可以为超过一个宽带隙材料芯片16b提供短路失效模式。图4中的所有芯片16a、16b可以被提供有如图1至3中所示的金属预制件22a、22b和压销24a、24b。此外，栅极30a、30b可以按图1至图3中示出的那样连接，其中由宽带隙材料芯片16b提供的开关28b的栅极30b可以与相同的第二端子34b并联连接。
虽然已经在附图和前述描述中详细地图示和描述本发明，但这样的图示和描述要被认为是说明性或示范性的而不是限制性的；本发明不限于所公开的实施例。根据附图、公开以及所附的权利要求的研究，实践所要求保护的发明的以及本领域技术人员能够理解和实现对于所公开的实施例的其它变化。在权利要求中，词语“包括”不排除其它元件或步骤，并且不定冠词“一”或“一个”不排除复数个。单个处理器或控制器或其他单元可以实现权利要求中所记载的若干项目的功能。在相互不同的从属权利要求中记载某些措施的这一事实不表明这些措施的组合不能够有利地被使用。在权利要求中的任何参考标记不应解释为限制范围。
参考符号列表
10 功率半导体模块
12 基板
14 顶板
16a 第一Si芯片
16b 第二宽带隙材料芯片
18a 第一底部电极
18b 第二底部电极
20a 第一顶部电极
20b 第二顶部电极
22a 第一金属预制件
22b 第二金属预制件
24a 第一压销
24b 第二压销
26a 第一弹簧元件
26b 第二弹簧元件
28a 第一半导体开关
28b 第二半导体开关
30a 第一栅极
30b 第二栅极
32a 第一栅电极
32b 第二栅电极
34a 第一栅极端子
34b 第二栅极端子

Claims (15)

1.一种功率半导体模块（10），包括：
基板（12）；
包括Si衬底的Si芯片（16a），所述Si芯片（16a）附接到所述基板（12）；
利用第一压销（24a）紧压所述Si芯片（16a）的一侧的第一金属预制件（22a）；
宽带隙材料芯片（16b），所述宽带隙材料芯片（16b）包括宽带隙衬底和所述宽带隙衬底中提供的半导体开关（28b），所述宽带隙材料芯片（16b）附接到所述基板（12）；
利用第二压销（24b）紧压所述宽带隙材料芯片（16b）的一侧的第二金属预制件（22b）；
其中所述Si芯片（16a）和所述宽带隙材料芯片（16b）经由所述基板（12）并且经由所述第一压销（24a）和所述第二压销（24b）并联连接；
其中所述第一金属预制件（22a）适合于在被过电流加热时通过与所述Si衬底形成合金而形成通过所述Si芯片（16a）的传导路径；
其中由具有比所述第一金属预制件（22a）的材料更高的熔点的材料制成的所述第二金属预制件（22b）适合于在被过电流加热时形成通过所述宽带隙材料芯片（16b）的至少暂时的传导路径。
2.如权利要求1所述的功率半导体模块（10），
其中所述第二金属预制件（22b）适合于通过至少部分被所述过电流熔化来形成通过所述宽带隙材料芯片（16b）的至少暂时的传导路径。
3.如权利要求1或2所述的功率半导体模块（10），
其中所述第一金属预制件（22a）由Al、Cu、Ag、Mg或其合金制成。
4.如前述权利要求中的一项所述的功率半导体模块（10），
其中所述第二金属预制件（22b）由Mo、W或其合金制成。
5.如前述权利要求中的一项所述的功率半导体模块（10），
其中所述基板（12）由Mo制成。
6.如前述权利要求中的一项所述的功率半导体模块（10），
其中所述宽带隙材料芯片（16b）的所述宽带隙材料是SiC。
7.如前述权利要求中的一项所述的功率半导体模块（10），
其中所述Si芯片（16a）包括在所述Si衬底中提供的半导体开关（28a）。
8.如权利要求7所述的功率半导体模块（10），
其中所述Si芯片（16a）的所述半导体开关（28a）的栅极（30a）在所述半导体模块（10）中与所述宽带隙材料芯片（16b）的所述半导体开关（28b）的栅极（30b）电连接。
9.如权利要求7所述的功率半导体模块（10），
其中所述Si芯片（16a）的所述半导体开关（28a）的栅极（30a）电连接到所述半导体模块（10）的第一栅极端子（34a）并且所述宽带隙材料芯片（16b）的所述半导体开关（28b）的栅极（30b）电连接到所述半导体模块（10）的第二栅极端子（34b），使得所述Si芯片（16a）的所述半导体开关（28a）独立于所述宽带隙材料芯片（16b）的所述半导体开关（28b）而可开关。
10.如权利要求7所述的功率半导体模块（10），
其中所述Si芯片（16a）的所述半导体开关（28a）的栅极（30a）未连接到由所述半导体模块（10）提供的栅极端子。
11.如权利要求1至6中的一项所述的功率半导体模块（10），
其中所述Si芯片（16a）不包括有源可开关的开关。
12.如权利要求1至6中的一项所述的功率半导体模块（10），其中所述Si芯片（16a）是无源Si层。
13.如前述权利要求中的一项所述的功率半导体模块（10），
其中所述功率半导体模块（10）包括与所述Si芯片（16a）并联连接的至少两个宽带隙材料芯片（16b）。
14.如前述权利要求中的一项所述的功率半导体模块（10）进一步包括：
连接到所述第一压销（24a）和所述第二压销（24b）的导电顶板（14）。
15.如前述权利要求中的一项所述的功率半导体模块（10），
其中所述第一压销（24a）和所述第二压销（24b）中的至少一个包括弹簧元件（26a、26b）。
CN201880009810.XA 2017-02-01 2018-02-01 具有短路失效模式的功率半导体模块 Active CN110268517B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17154197 2017-02-01
EP17154197.2 2017-02-01
PCT/EP2018/052559 WO2018141867A1 (en) 2017-02-01 2018-02-01 Power semiconductor module with short circuit failure mode

Publications (2)

Publication Number Publication Date
CN110268517A true CN110268517A (zh) 2019-09-20
CN110268517B CN110268517B (zh) 2023-03-21

Family

ID=57956191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880009810.XA Active CN110268517B (zh) 2017-02-01 2018-02-01 具有短路失效模式的功率半导体模块

Country Status (5)

Country Link
US (1) US10872830B2 (zh)
EP (1) EP3566246B1 (zh)
JP (1) JP7030846B2 (zh)
CN (1) CN110268517B (zh)
WO (1) WO2018141867A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169154A (zh) * 2018-12-07 2021-07-23 Abb电网瑞士股份公司 用于功率半导体器件的混合短路故障模式预型件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7008912B2 (ja) * 2017-02-01 2022-01-25 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 能動的な短絡故障モードを有するパワー半導体装置
WO2021005171A1 (en) * 2019-07-09 2021-01-14 Abb Power Grids Switzerland Ag Power semiconductor module with integrated surge arrester

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2528092A1 (en) * 2011-05-27 2012-11-28 ABB Research Ltd. Semiconductor device
EP2530711A1 (en) * 2011-05-30 2012-12-05 ABB Research Ltd. Power semiconductor arrangement
EP2729964A1 (en) * 2011-07-05 2014-05-14 ABB Technology AG Short-circuit failure mode with multiple device breakdown
CN104040715A (zh) * 2012-02-09 2014-09-10 富士电机株式会社 半导体器件
CN104241372A (zh) * 2014-08-04 2014-12-24 台州市一能科技有限公司 宽禁带半导体器件及其制备方法
WO2015176985A1 (en) * 2014-05-20 2015-11-26 Abb Technology Ag Semiconductor power module with low stray inductance

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19843309A1 (de) * 1998-09-22 2000-03-23 Asea Brown Boveri Kurzschlussfestes IGBT Modul
EP1403923A1 (en) 2002-09-27 2004-03-31 Abb Research Ltd. Press pack power semiconductor module
US7034345B2 (en) * 2003-03-27 2006-04-25 The Boeing Company High-power, integrated AC switch module with distributed array of hybrid devices
CN103370786B (zh) 2011-02-08 2016-09-14 Abb研究有限公司 功率半导体模块
EP2503595A1 (en) 2011-02-18 2012-09-26 ABB Research Ltd. Power semiconductor module and method of manufacturing a power semiconductor module
JP2014116478A (ja) 2012-12-11 2014-06-26 Meidensha Corp 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置
US20140185346A1 (en) * 2012-12-28 2014-07-03 Eaton Corporation Hybrid power devices and switching circuits for high power load sourcing applications
US9385111B2 (en) * 2013-11-22 2016-07-05 Infineon Technologies Austria Ag Electronic component with electronic chip between redistribution structure and mounting structure
JP6259168B2 (ja) * 2014-10-24 2018-01-10 アーベーベー・シュバイツ・アーゲー 半導体モジュールおよび半導体モジュールのスタック配列
JP6234630B2 (ja) * 2015-02-25 2017-11-22 三菱電機株式会社 パワーモジュール
CN107636827B (zh) 2015-04-13 2020-05-12 Abb瑞士股份有限公司 功率电子设备模块
JP6269573B2 (ja) 2015-05-18 2018-01-31 株式会社デンソー 半導体装置
JP6634945B2 (ja) * 2016-04-19 2020-01-22 株式会社デンソー 半導体モジュール
EP3352213B1 (en) * 2017-01-23 2021-10-06 ABB Power Grids Switzerland AG Semiconductor power module comprising graphene
JP6881238B2 (ja) * 2017-10-31 2021-06-02 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2528092A1 (en) * 2011-05-27 2012-11-28 ABB Research Ltd. Semiconductor device
EP2530711A1 (en) * 2011-05-30 2012-12-05 ABB Research Ltd. Power semiconductor arrangement
EP2729964A1 (en) * 2011-07-05 2014-05-14 ABB Technology AG Short-circuit failure mode with multiple device breakdown
CN104040715A (zh) * 2012-02-09 2014-09-10 富士电机株式会社 半导体器件
WO2015176985A1 (en) * 2014-05-20 2015-11-26 Abb Technology Ag Semiconductor power module with low stray inductance
CN104241372A (zh) * 2014-08-04 2014-12-24 台州市一能科技有限公司 宽禁带半导体器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169154A (zh) * 2018-12-07 2021-07-23 Abb电网瑞士股份公司 用于功率半导体器件的混合短路故障模式预型件

Also Published As

Publication number Publication date
US20190355634A1 (en) 2019-11-21
CN110268517B (zh) 2023-03-21
JP2020505792A (ja) 2020-02-20
EP3566246A1 (en) 2019-11-13
JP7030846B2 (ja) 2022-03-07
WO2018141867A1 (en) 2018-08-09
US10872830B2 (en) 2020-12-22
EP3566246B1 (en) 2020-11-18

Similar Documents

Publication Publication Date Title
US7898080B2 (en) Power semiconductor device comprising a semiconductor chip stack and method for producing the same
CN110268522B (zh) 具有主动短路故障模式的功率半导体装置
JP5202528B2 (ja) 電力変換器
CA2670204C (en) Explosion-proof module structure for power components, particularly power semiconductor components, and production thereof
CN103370786B (zh) 功率半导体模块
US10872830B2 (en) Power semiconductor module with short circuit failure mode
JP2012175113A (ja) パワー半導体モジュールおよびパワー半導体モジュールの製造方法
EP2530711A1 (en) Power semiconductor arrangement
JP4781472B2 (ja) 半導体開閉器、電子開閉装置および接触兼分離モジュールを電気的に分離するための装置
US11171571B2 (en) Alternating current solid-state switch
EP2544229A1 (en) Power semiconductor arrangement
CN110753996B (zh) 功率电子设备模块
US20110156094A1 (en) Electrical module
CN108701671A (zh) 制造电路载体的方法、电路载体、制造半导体模块的方法和半导体模块
CN107112312B (zh) 具有短路故障模式的功率半导体模块
CN219040456U (zh) 功率半导体模块
GB2520566A (en) Fail Safe Switch
EP2490256A1 (en) Electronic arrangement
CN115472594A (zh) 功率半导体模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210602

Address after: Baden, Switzerland

Applicant after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Applicant before: ABB Switzerland Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: Swiss Baden

Applicant after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Applicant before: ABB grid Switzerland AG

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240104

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG