JP5542191B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法 Download PDFInfo
- Publication number
- JP5542191B2 JP5542191B2 JP2012268977A JP2012268977A JP5542191B2 JP 5542191 B2 JP5542191 B2 JP 5542191B2 JP 2012268977 A JP2012268977 A JP 2012268977A JP 2012268977 A JP2012268977 A JP 2012268977A JP 5542191 B2 JP5542191 B2 JP 5542191B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- cell
- power
- signal transmission
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
現在普及している半導体集積回路は、素子の集合(以下、基本セルと呼ぶ。)を基板の特定の領域(以下、セル配置領域と呼ぶ。)に配置し、それら基本セルを接続することで回路としての動作を実現している。セル配置領域に配置される複数の基本セルの各々は、他のセルと接続されない限りは、互いに影響を及ぼさないように構成されている。
図5に参照すると、非制御対象電源線14は、端子接続部14cを含んで構成されている。端子接続部14cは、そのスイッチセル6がセル配置領域に配置された場合に、隣のセルとの境界となる部分の近傍に構成され、上述の接続用端子14bと接続可能に構成されている。
図10は、電源遮断可能領域3に配置された電源遮断可能セル10と同様の構成のセルを、信号伝達用のセルとして作用させる場合の構成を例示するレイアウトパターンである。図10の信号伝達用セル105は、上述の電源遮断可能セル10と同様の構成を備えるセルである。
2…常時動作領域
2a…特定常時動作領域
3…電源遮断可能領域
3a…特定電源遮断可能領域
4…スイッチ制御信号伝達セル
5…信号伝達用セル
5a…第1信号伝達用セル
5b…第2信号伝達用セル
5c…第3信号伝達用セル
6…スイッチセル
7…制御信号伝達線
8…信号伝達線
9…領域
10…電源遮断可能セル
11…全体用電源線
12…接地線
13…遮断可能領域用電源線
14…非制御対象電源線
14a…接続ノード
14b…接続用端子
14c…端子接続部
15…スイッチ用トランジスタ
16…電源遮断可能セル第1インバータ
17…電源遮断可能セル第2インバータ
18…信号伝達用セル第1インバータ
19…信号伝達用セル第2インバータ
21…電源電位供給端
22…第1コンタクト
23…PMOSトランジスタ第1拡散層
24…信号出力端
25…第2コンタクト
26…PMOSトランジスタ第2拡散層
27…ゲート電極
28…第5コンタクト
29…Nウェル
31…接地電位供給端
32…第3コンタクト
33…NMOSトランジスタ第1拡散層
34…第4コンタクト
35…NMOSトランジスタ第2拡散層
36…スイッチ用トランジスタ第1拡散層
37…スイッチ用トランジスタ第2拡散層
38…スイッチ用トランジスタゲート電極
39…常時動作電源供給端
40…常時動作電源用コンタクト
41…全体用電源線接続コンタクト
IN1…第1入力信号供給端
IN2…第2入力信号供給端
OUT1…第1出力信号供給端
OUT2…第2出力信号供給端
100…半導体装置
101…負荷回路
Q1…高しきい値電圧のNchトランジスタ
Q2…低しきい値電圧のPchトランジスタ
Q3…低しきい値電圧のPchトランジスタ
Q4…低しきい値電圧のNchトランジスタ
Q5…低しきい値電圧のNchトランジスタ
105…信号伝達用セル
112…接地線
113…遮断可能領域用電源線
114…非制御対象電源線
121…電源配線
122…電源供給コンタクト
123…接続用電源配線
124…接続用コンタクト
Claims (2)
- 電源の供給を遮断することが可能な電源遮断可能領域を備える半導体集積回路において、前記電源遮断可能領域に配置され、前記電源遮断可能領域への電源の供給が遮断されたときであっても動作し続ける常時動作セルの製造方法であって、
(a)前記電源遮断可能領域に配置される基本セルの構成を特定するステップと、
(b)前記基本セルの電源配線と前記基本セルに構成されたトランジスタの電源端とを特定するステップと、
(c)前記電源遮断可能領域における前記電源配線の機能を維持させつつ、前記電源配線と前記電源端とを絶縁するステップと、
(d)絶縁された前記電源端に、前記電源配線と異なる他の電源配線を接続するステップと、
(e)前記基本セルが他のセルに隣接して配置されたときに、前記他のセルと接する境界から突出して前記他のセルの内部で機能する突出部を前記他の電源配線に接続させるステップと
を具備する
常時動作セルの製造方法。 - 電源の供給を遮断することが可能な電源遮断可能領域を備える半導体集積回路の製造方法であって、
基本セルに基づいて、常時動作セルを構成する第1ステップと、
前記電源遮断可能領域への電源供給を停止することが可能なトランジスタを有するスイッチセルを構成する第2ステップと
前記常時動作セルを、前記スイッチセルの動作に依存することなく動作するように前記電源遮断可能領域に配置する第3ステップと
を具備し、
前記第1ステップは、
(a)前記電源遮断可能領域に配置される基本セルの構成を特定するステップと、
(b)前記基本セルの電源配線と前記基本セルに構成されたトランジスタの電源端とを特定するステップと、
(c)前記電源遮断可能領域における前記電源配線の機能を維持させつつ、前記電源配線と前記電源端とを絶縁するステップと、
(d)絶縁された前記電源端に、前記電源配線と異なる他の電源配線を接続するステップと、
(e)前記基本セルが他のセルに隣接して配置されたときに、前記他のセルと接する境界から突出して前記他のセルの内部で機能する突出部を前記他の電源配線に接続させるステップと
を含み、
前記第2ステップは、
(f)前記トランジスタが、電源装置から供給される電源電位を受ける電源端を特定するステップと、
(g)前記常時動作セルが前記スイッチセルに接して配置されるときに、前記突出部に接続可能な接続端を構成するステップと、
(h)前記接続端と前記電源端とを接続するステップと
を含み、
前記第3ステップは、
前記接続端と前記突出部とが接続するように、前記常時動作セルと前記スイッチセルとを配置するステップ
を含む
半導体集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012268977A JP5542191B2 (ja) | 2012-12-10 | 2012-12-10 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012268977A JP5542191B2 (ja) | 2012-12-10 | 2012-12-10 | 半導体集積回路の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006277591A Division JP2008098353A (ja) | 2006-10-11 | 2006-10-11 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013110419A JP2013110419A (ja) | 2013-06-06 |
JP5542191B2 true JP5542191B2 (ja) | 2014-07-09 |
Family
ID=48706836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012268977A Expired - Fee Related JP5542191B2 (ja) | 2012-12-10 | 2012-12-10 | 半導体集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5542191B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6825476B2 (ja) | 2017-04-28 | 2021-02-03 | 株式会社ソシオネクスト | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3556767B2 (ja) * | 1996-05-28 | 2004-08-25 | 富士通株式会社 | 半導体集積回路装置の設計装置 |
JP4200926B2 (ja) * | 2004-03-10 | 2008-12-24 | ソニー株式会社 | 半導体集積回路 |
-
2012
- 2012-12-10 JP JP2012268977A patent/JP5542191B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013110419A (ja) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI430398B (zh) | 半導體積體電路 | |
US10693457B2 (en) | Semiconductor integrated circuit device | |
US8856704B2 (en) | Layout library of flip-flop circuit | |
JP2008103569A (ja) | 半導体装置 | |
JP5038654B2 (ja) | 半導体装置 | |
KR102417056B1 (ko) | 스페어 회로 셀들을 구비한 집적회로 | |
JP5142686B2 (ja) | 半導体集積回路 | |
JPWO2017090389A1 (ja) | 半導体集積回路装置 | |
JP2007227625A (ja) | 半導体集積回路及びそのレイアウト設計方法 | |
JP2013183206A (ja) | スイッチ回路 | |
JP5519120B2 (ja) | 半導体装置 | |
JP5542191B2 (ja) | 半導体集積回路の製造方法 | |
JP2008098353A (ja) | 半導体集積回路 | |
CN109600131B (zh) | 低功率芯片 | |
US20070236253A1 (en) | Semiconductor integrated circuit | |
JP2002152031A (ja) | 入出力バッファ回路 | |
JP2007158035A (ja) | 半導体集積回路 | |
KR100790819B1 (ko) | 반도체 집적 회로 및 그의 제조 방법 | |
JP2009171084A (ja) | レベルシフタ回路 | |
US8502560B2 (en) | Output circuit and output control system | |
US10418357B2 (en) | Protection circuit including a plurality of protection transistors | |
JP2006019647A (ja) | 半導体集積回路 | |
JP5842946B2 (ja) | 半導体集積回路 | |
KR102076135B1 (ko) | 반도체 장치 | |
KR100924341B1 (ko) | 래치 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140502 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5542191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |