JP6786956B2 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6786956B2
JP6786956B2 JP2016165174A JP2016165174A JP6786956B2 JP 6786956 B2 JP6786956 B2 JP 6786956B2 JP 2016165174 A JP2016165174 A JP 2016165174A JP 2016165174 A JP2016165174 A JP 2016165174A JP 6786956 B2 JP6786956 B2 JP 6786956B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
semiconductor
electrode
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016165174A
Other languages
English (en)
Other versions
JP2018032794A (ja
Inventor
祥司 北村
祥司 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016165174A priority Critical patent/JP6786956B2/ja
Priority to US15/632,939 priority patent/US10396162B2/en
Publication of JP2018032794A publication Critical patent/JP2018032794A/ja
Application granted granted Critical
Publication of JP6786956B2 publication Critical patent/JP6786956B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
炭化珪素（ＳｉＣ）半導体を用いた半導体装置（以下、炭化珪素半導体装置）は、近年、シリコン（Ｓｉ）半導体を用いた半導体装置の限界を超える素子として注目されている。特に、炭化珪素半導体は、シリコン半導体に比べて破壊電界強度が高い、熱伝導率が高いという特長を活かして高耐圧素子への応用が期待されている。
ＳｉＣを用いたダイオード構造としては、エピタキシャル膜の仕様が低膜厚、高不純物濃度にできることより、３３００Ｖ程度まではＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）構造が一般的である。図２７は、従来の炭化珪素ダイオードの構造を示す上面図である。炭化珪素ダイオードは、素子構造が形成されオン状態のときに電流が流れる活性領域２０と、ドリフト領域の基体おもて面側の電界を緩和し耐圧を保持するエッジ終端領域３０と、活性領域２０とエッジ終端領域３０との境界のｐ+型ガードリング領域５と、を備える。
通常のＳＢＤ構造は、ＳＢＤ表面の電界強度が高く、トンネリングによる逆方向電流またはＳｉＣ固有の表面欠陥に起因する逆方向電流増大の問題がある。このため、ショットキー接合とＰＮ接合を混在させたＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）構造を採用したダイオードが提案されている。図２８は、従来のＪＢＳ構造を有する炭化珪素ダイオードの構造を示す上面図である。図２８に示すように、ＪＢＳ構造を形成するためのｐ型ウェル領域３が設けられている。ＪＢＳ構造を採用することにより、表面電界強度を下げることができ、ＳｉＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）並の逆方向電流が可能となった。
また、図２７に示すＳＢＤ構造では、順方向サージ電流は小さい。これは、ＳＢＤはユニポーラデバイスのため、高電流域では高抵抗となり、表面発熱による局所電流集中によるショットキー接合および直下のｎ型シリコン層の破壊が生じるためである。図２８のようなＪＢＳ構造をとることで、ＰＮ部のバイポーラ動作による電流の立ち上がり現象により順方向サージ電流は大きくなると予想された。しかし、ＳｉのＪＢＳ構造では順方向サージ電流増大が認められるが、ＳｉＣにおいては顕著にその効果が表れない。この要因の一つに、ＪＢＳ構造のｐ型ＳｉＣ部との十分なオーミックコンタクトが得られないことがある。
そこで、ｐ型ＳｉＣ部に対するオーミック性を向上させた電極（オーミック電極）を形成することにより、高電流動作領域において、ＪＢＳ構造部のＰＮ接合部分に局所的に電流を流し、順方向サージ電流を向上させることが考えられている。
上記に関しては、特許文献１、特許文献２において、ｐ+型層上のオーミック電極を形成後にショットキー電極を形成する手法が開示されている。オーミック電極としては、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）が用いられ、ショットキー電極としてはモリブデン（Ｍｏ）を採用しており、またｐ型ウェル領域内に高濃度のｐ++型層を形成しオーミックコンタクト性を向上させることも記述されているが、ｐ型ウェル領域パターンは通常のＪＢＳ構造であり、またサージ耐性向上に関する明確な記述はない。さらに特許文献３においては、ｐ型ウェル領域の電圧立ち上がりを低くするために、ｐ型ウェル領域幅と濃度を最適化する手法が開示されている。
またｐ型ウェル領域パターンに関しては、特許文献４においては、サージ耐量向上のためｐ型ウェル領域の立ち上がり電圧を低減させるためのパターンが開示されている。ここでは、幅１５μｍ以上のｐ型ウェル領域と幅１５μｍ未満のＰ型ウェル領域を有するものである。また、特許文献５では、特に３３００Ｖ以上の耐圧クラスにおいては、ｐ型ウェル領域間の幅を１５μｍ以上、できれば３６μｍ以上にすることが望ましいと開示されている。
また、特許文献６では、ＪＢＳ構造のｐ型ウェル領域に垂直方向に、オーミックコンタクトストライプを形成する手法により、ｐ型ウェル領域立ち上がり電圧が向上することが開示されている。ｐ型ウェル領域およびコンタクトストライプは等間隔に配置されている。また、特許文献７においては、ＪＢＳ構造のｐ型ウェル領域の一部の拡散深さを深くした領域を形成し、ｐ型ウェル領域の立ち上がり電圧を低減させることを開示している。
特許第５５４６７５９号 特開２００８−２８２９７２号公報 特開２０１０−８７４８３号公報 特許第５３０６３９２号 特許第５１７５８７２号 特許第５５５０５８９号 特開２０１２−１８２４０５号公報
しかしながら、上記オーミック電極の形成には、ＮｉやＡｌ−Ｎｉ等の電極材料を１０００℃程度の高温で処理する必要がある。このことから、ショットキーメタル（例えば、チタン（Ｔｉ）では５００℃のアニール温度）工程とは両立せず、別にコンタクト領域を設ける必要がある。またＳｉＣはｐ型拡散領域の動作抵抗が大きい。これらのこともあり、チップ内で均一に順方向サージ電流を流すのが難しく局部的電流集中が発生し期待通りの順方向サージ電流向上が達成できていないという課題がある。
この発明は、上述した従来技術による問題点を解消するため、サージ耐量が高く、順方向のサージ電流を向上させることが可能な炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第１導電型の第１半導体層が、第１導電型の炭化珪素半導体基板のおもて面に設けられる。第２導電型の第１半導体領域が、前記第１半導体層の表面に選択的に設けられる。前記第１半導体領域と接続する第２導電型の第２半導体領域が、前記第１半導体層の表面に選択的に設けられる。前記第１半導体層および前記第１半導体領域とショットキー接触する第１電極が設けられる。前記第２半導体領域とオーミック接触する第２電極が設けられる。また、前記第２電極の密度は、前記炭化珪素半導体基板の中心部が低く外周側ほど高くなる。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記炭化珪素半導体基板に設けられた、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、を備え、前記活性領域は、中心部と中心部を取り囲む外周部とからなり、前記第２半導体領域は、前記活性領域内の外周部に設けられ、前記第２電極が、前記第２半導体領域の表面に設けられることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２電極は、全面ベタ構造、ドット構造またはストライプ構造であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、素子耐圧が１７００Ｖ以上であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の炭化珪素半導体基板のおもて面に第１導電型の第１半導体層を形成する第１工程を行う。次に、前記第１半導体層の表面に第２導電型の第１半導体領域を選択的に形成する第２工程を行う。次に、前記第１半導体層の表面に、前記第１半導体領域と接続する第２導電型の第２半導体領域を選択的に形成する第３工程を行う。次に、前記第１半導体層および前記第１半導体領域とショットキー接触する第１電極を形成する第４工程を行う。次に、前記第２半導体領域とオーミック接触する第２電極を形成する第５工程を行う。前記第５工程は、前記第２電極の密度を、前記炭化珪素半導体基板の中心部が低く外周側ほど高く形成する。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第１導電型の第１半導体層が、第１導電型の炭化珪素半導体基板のおもて面に設けられる。第２導電型の第１半導体領域が、前記第１半導体層の表面に選択的に設けられる。前記第１半導体領域と接続する第２導電型の第２半導体領域が、前記第１半導体層の表面に選択的に設けられる。前記第１半導体層および前記第１半導体領域とショットキー接触する第１電極が設けられる。前記第２半導体領域とオーミック接触する第２電極が設けられる。また、前記第２電極の密度は、前記炭化珪素半導体基板の中心部が高く外周側ほど低くなる。前記第１半導体領域と前記第２半導体領域の外側には、前記炭化珪素半導体基板に設けられた、主電流が流れる活性領域を取り囲む環状の第２導電型のガードリング領域が配置される。前記第２半導体領域と前記ガードリング領域との間に、複数の前記第１半導体領域が設けられている。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記活性領域と、前記活性領域の周囲を囲む終端領域と、を備え、前記活性領域は、中心部と中心部を取り囲む外周部とからなり、前記第２半導体領域は、前記活性領域内の中心部に設けられ、前記第２電極が、前記第２半導体領域の表面に設けられることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２電極は、全面ベタ構造、ドット構造またはストライプ構造であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２電極は、外部と電気的接続するワイヤーが接続される電極であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２電極を覆うパッシベーション膜を備え、前記ワイヤーは、前記パッシベーション膜の開口部に接続されることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、素子耐圧が１２００Ｖ以下であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の炭化珪素半導体基板のおもて面に第１導電型の第１半導体層を形成する第１工程を行う。次に、前記第１半導体層の表面に第２導電型の第１半導体領域を選択的に形成する第２工程を行う。次に、前記第１半導体層の表面に、前記第１半導体領域と接続する第２導電型の第２半導体領域を選択的に形成する第３工程を行う。次に、前記第１半導体層および前記第１半導体領域とショットキー接触する第１電極を形成する第４工程を行う。次に、前記第２半導体領域とオーミック接触する第２電極を形成する第５工程を行う。次に、前記第１半導体領域と前記第２半導体領域の外側の前記炭化珪素半導体基板に、主電流が流れる活性領域を取り囲む環状の第２導電型のガードリング領域を形成する第６工程を行う。前記第５工程は、前記第２電極の密度を、前記炭化珪素半導体基板の中心部が高く外周側ほど低く形成する。前記第２工程では、前記第２半導体領域と前記ガードリング領域との間に、複数の前記第１半導体領域が設けられるように前記第１半導体領域を形成する。
上述した発明によれば、チップ内のオーミック電極の密度がチップ中心から外周に向けて大きくなる。Ａｌワイヤーの下地への接触部分は電流密度が上がり、温度上昇による抵抗変化により、電流分布が外周側に移動するが、オーミック電極の密度がチップ中心から外周に向けて大きくなることにより、面内均一にサージ電流を流すことができる。このため、１７００Ｖ以上の耐圧クラスの炭化珪素半導体装置の順方向サージ電流増加が実現できる。
また、上述した発明によれば、チップ内のオーミック電極の密度がチップ中心から外周に向けて小さくなる。これにより、もっとも破壊されやすいワイヤーの素子への接触部付近の接触抵抗を下げることができる。このため、１２００Ｖ以下の耐圧クラスの炭化珪素半導体装置の順方向サージ電流増加が実現できる。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、サージ耐量が高く、順方向のサージ電流を向上させることを可能にするという効果を奏する。
実施の形態１にかかる炭化珪素半導体装置の構造を示す図６のＡ−Ａ’断面図である。 従来のＪＢＳ構造を有する炭化珪素ダイオードにワイヤーを取り付けた際の上面図である。 従来の６００Ｖ、１２００Ｖの耐圧クラスのＪＢＳ構造を有する炭化珪素ダイオードの順方向サージ電流による破壊痕跡を示す上面図である。 従来の１７００Ｖ、３３００Ｖの耐圧クラスのＪＢＳ構造を有する炭化珪素ダイオードの順方向サージ電流による破壊痕跡を示す上面図である。 実施の形態１にかかる炭化珪素半導体装置の構造を示す上面図である。 実施の形態１にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態１にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その６）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その７）。 実施の形態１にかかる炭化珪素半導体装置の順方向特性を比較したグラフである。 実施の形態２にかかる炭化珪素半導体装置の構造を示す図１８のＡ−Ａ’断面図である。 実施の形態２にかかる炭化珪素半導体装置の構造を示す上面図である。 実施の形態２にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態２にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態２にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態２にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態２にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態２にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態２にかかる炭化珪素半導体装置のボンディングパッドを示す上面図である。 実施の形態２にかかる炭化珪素半導体装置のＡｌワイヤーを含む断面図である。 実施の形態２にかかる炭化珪素半導体装置の順方向特性を比較したグラフである。 従来の炭化珪素ダイオードの構造を示す上面図である。 従来のＪＢＳ構造を有する炭化珪素ダイオードの構造を示す上面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態１においては、ワイドバンドギャップ半導体として例えばＳｉＣを用いて作製された炭化珪素半導体装置について、ＪＢＳ構造のＳＢＤを例に説明する。図１は、実施の形態１にかかる炭化珪素半導体装置の構造を示す図６のＡ−Ａ’断面図である。
図１に示すように、実施の形態１にかかる半導体装置は、炭化珪素からなる半導体基体（以下、炭化珪素基体（半導体基板（半導体チップ））とする）４０に、活性領域２０と、活性領域２０の周囲を囲むエッジ終端領域３０と、を備える。活性領域２０は、オン状態のときに電流が流れる領域である。エッジ終端領域３０は、ドリフト領域の基体おもて面側の電界を緩和し耐圧を保持する領域である。
炭化珪素基体４０は、炭化珪素からなるｎ型炭化珪素基板（第１導電型の炭化珪素半導体基板）１のおもて面上に、炭化珪素からなるｎ-型ドリフト層（第１導電型の第１半導体層）２を積層してなる。活性領域２０において、ｎ-型ドリフト層２の、ｎ型炭化珪素基板１側に対して反対側（基体おもて面側）の表面層には、ＪＢＳ構造となるｐ型ウェル領域３と、ｐ型領域４とが選択的に設けられている。ｐ型ウェル領域３はｐ型領域４と接するように設けられている。また、ｐ型ウェル領域３とｐ型領域４の外側には、活性領域２０を取り囲む環状の１つのｐ+型ガードリング領域５が配置されている（例えば、図５〜図７参照）。
また、エッジ終端領域３０において、ｎ-型ドリフト層２の、ｎ型炭化珪素基板１側に対して反対側（基体おもて面側）の表面層には、エッジ終端領域３０の電界を緩和または分散させることで高耐圧半導体装置全体の耐圧を向上させるための、ｐ-型のＪＴＥ（接合終端：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）領域６が選択的に設けられている。ＪＴＥ領域６は、ｐ+型ガードリング領域５を囲むように設けられている。
炭化珪素基体４０のおもて面側の活性領域２０の部分では、ｐ型領域４とオーミック接触するオーミック電極（第２電極）８と、ｎ-型ドリフト層２およびｐ型ウェル領域３とショットキー接触するショットキー電極（第１電極）９が設けられている。ここで、ｐ型領域４の表面で、オーミック電極８と接触する部分がオーミックコンタクト領域（以下、コンタクト領域と略する場合がある）となる。また、上部電極１０が、ショットキー電極９を覆い、上部電極１０および後述する層間絶縁膜７を保護するため、ポリイミドからなるパッシベーション膜１１が設けられている。また、炭化珪素基体４０の裏面（ｎ型炭化珪素基板１の裏面）には、下部電極１２が設けられている。
また、層間絶縁膜７が、エッジ終端領域３０のＪＴＥ領域６を覆う。すなわち、エッジ終端領域３０のＪＴＥ領域６は、層間絶縁膜７によって、ショットキー電極９および上部電極１０と電気的に絶縁されている。層間絶縁膜７の内側端部は、ｐ+型ガードリング５上に延在している。
ここで、炭化珪素ダイオードの耐圧クラスにより、順方向サージ電流の流れ方が面内で異なることもわかってきている。図２は、従来のＪＢＳ構造を有する炭化珪素ダイオードにワイヤーを取り付けた際の上面図である。図２のようにＡｌワイヤーから電流を供給する場合を考える。この方式は最も一般的な方法である。図２には、実際の下地のボンディングパッド１６と、Ａｌワイヤーのチップ面との接触部であるＡｌワイヤー接触部１７を示す。例えば、５００μｍφのＡｌワイヤーを使う場合約１ｍｍ四方程度のＡｌワイヤー接触部１７を想定する必要がある。
通電時には、当然Ａｌワイヤー接触部１７直下の電流密度がもっとも高くなる。図２の構造の素子にサージ電流を流して順方向サージ破壊耐量を測定した場合、その破壊痕は図３、図４のように大別される。図３は、従来の６００Ｖ、１２００Ｖの耐圧クラスのＪＢＳ構造を有する炭化珪素ダイオードの順方向サージ電流による破壊痕跡を示す上面図である。図４は、従来の１７００Ｖ、３３００Ｖの耐圧クラスのＪＢＳ構造を有する炭化珪素ダイオードの順方向サージ電流による破壊痕跡を示す上面図である。
図３の６００Ｖ、１２００Ｖの耐圧クラスでは、ほぼＡｌワイヤー直下の素子との接合部付近の最も電流密度が高い部分で破壊痕１８が観測される。局所的温度上昇が先行するため接触部付近の高電流域付近の活性領域２０の中央付近で貫通破壊に至るものと考えられる。一方、図４の１７００Ｖ以上の耐圧クラスでは、破壊痕１８は外周のｐ+型リング領域５付近に現れる。１７００Ｖ以上の耐圧クラスのＳｉＣＳＢＤにおいては、高耐圧を実現するためにｎ-型ドリフト層２のキャリア濃度は１×１０16／ｃｍ3以下と低く、それに伴いバリア高さも相対的に高くなる。このため、ｎ-型ドリフト層２表面で局所的電流集中によりショットキー電極９およびｎ-型ドリフト層２が熱的に破壊する前に、ショットキー電極９への通電電流による温度上昇に伴う抵抗変化による電流集中箇所の外周側への移動が進行してしまい、最終的に最も高濃度の活性領域２０外周のｐ+型ガードリング領域５で電流集中し熱破壊してしまう。
そこで、実施の形態１では、１７００Ｖ以上の耐圧クラスのＳｉＣＳＢＤのｐ+型ガードリング領域５で電流集中を減少させ、ｐ+型ガードリング領域５での破壊を防止する構造を提案する。図５は、実施の形態１にかかる炭化珪素半導体装置の構造を示す上面図である。実施の形態１の基本は、図５に示す構造である。図２で示した、Ａｌワイヤーの下地（Ａｌ電極）への接触部分（２〜３μｍＡｌメタル上に食い込む）下は電流密度が上がり、温度上昇による抵抗変化により、電流分布は外周側に移動する。従って、Ａｌワイヤー近傍から外周に向けてオーミック電極８の密度を上げていけば面内均一にサージ電流を流すことができる。
このため、実施の形態１の基本的構造として、チップ内のオーミック電極８の密度がチップ中心から外周に向けて大きくなる（チップ外周付近で最も高くなる）構成とする。例えば、図５に示すように、オーミック電極８をドット状に設け、オーミック電極８を面内で外に向かって密に配置しても良い。
また、図６、図７は、実施の形態１にかかる炭化珪素半導体装置の構造を示す他の上面図である。実用的には、図６、図７で示したように、もっとも壊れやすいｐ+型ガードリング領域５内側に任意のオーミック電極８を設けることでサージ電流増加が実現できる。例えば、図６に示すように、ｐ+型ガードリング領域５付近のチップ外周部に、帯状のオーミック電極８を設けることが効果的である。ｐ+型ガードリング領域５の内側にｐ型領域４を形成後、その内部にオーミック電極８を形成したものである。ここで、外周部とは、チップ中心部を取り囲む領域であり、具体的には、活性領域２０内でエッジ終端領域３０の近傍の部分である。
また、図７に示すように、素子の比抵抗等で表面温度分布によっては、二重のオーミック電極８をｐ+型ガードリング領域５の内側に設けても良い。ここで、図６、図７では、オーミック電極８をすきまなく並べた全面ベタ構造としたが順方向電圧（ＶＦ）低減のために、オーミック電極８を任意のドット状またはストライプ状にしても良い。
また、上記図６、図７では、オーミック電極８は長方形領域としているが、これにこだわるものではない。ｐ+型ガードリング領域５付近でのコンタクト抵抗を下げ、温度上昇を低減するものであれば形状にこだわらない。それに加えて、ｐ+型ガードリング領域５からさらに内周側に、電流または温度上昇の外周部への伸びを止めない程度に適度な密度でオーミック電極８を設けることで、サージ耐量はさらに向上する。最終的には、図５に示すようにオーミック電極８の分布を中心付近から外周に向けて密にしていき、活性領域２０全面のオーミック電極８で電流が流れる構造が理想である。なお、以上述べたオーミック電極８の配置は、図２のようにチップ中央付近にワイヤーボンディングされた場合であり、Ａｌワイヤー位置、本数によりオーミック電極８パターンの入れ方は異なるが、Ａｌワイヤー付近でオーミック電極８が疎、外周が密であることは変らない。
なお、オーミック電極８の材料のコンタクトメタルは、ｐ型ＳｉＣにオーミックコンタクトが取りやすいＮｉまたはＮｉ−ＡｌまたはＮｉ−Ａｌ−Ｔｉ系の材料を用い、約１０００℃で熱処理して形成される。実施の形態１では、図４のような破壊痕は発生しない。これはサージ電流の局所集中が発生しにくいためである。
図６、図７では全面にコンタクトメタルを形成しているが、ドット状の集合、ストライプの集合でも良い。この場合、各ドットまたはストライプ下のｐ型ウェル領域６の間隔を広くしないことが必要である。広くするとこのショットキー接合部での電流局所集中により破壊してしまう。経験的には、この幅は１〜２μｍ程度であるが、ｎ-型ドリフト層２の不純物濃度、ｐ型ウェル領域３の不純物濃度により異なる値となる。サージ電流をさらに上げるには、ｐ型ウェル領域３の間隔を大幅に狭める手法もあるが、この場合プロセス限界またはＶＦ上昇の懸念がある。
（実施の形態１にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態１にかかる炭化珪素半導体装置の製造方法について説明する。ここでは、図１および図６の炭化珪素半導体装置の製造方法を説明する。図８〜図１４は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、ｎ型炭化珪素基板１を用意する。次に、ｎ型炭化珪素基板１のおもて面に、ｎ-型ドリフト層２をエピタキシャル成長させる。
次に、活性領域２０において、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｎ-型ドリフト層２の表面層に、ｐ型ウェル領域３およびｐ型領域４をそれぞれ選択的に形成する。例えば、ｐ型ウェル領域３の深さは、約０．８μｍである。次に、エッジ終端領域３０において、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｎ-型ドリフト層２の表面層に、ｐ+型ガードリング領域５およびＪＴＥ領域６をそれぞれ選択的に形成する。ｐ型ウェル領域３およびｐ型領域４と、ｐ+型ガードリング領域５およびＪＴＥ領域６との形成順序を入れ替えてもよい。イオン注入が全て終わった後に、活性化アニールを施す。
次に、炭化珪素基体のおもて面に沿ってフィールド酸化膜１３を例えば、膜厚０．５μｍで形成する。ここまでの状態が図８に記載される。次に、ｐ型領域４上に、フォトエッチング工程によりコンタクトメタル形成領域を酸化膜エッチングする。ここまでの状態が図９に記載される。
次に、炭化珪素基体のおもて面に沿って、コンタクトメタル１４としてＮｉを６０ｎｍ厚でスパッタリング法により形成する。ここまでの状態が図１０に記載される。次に、ｐ型領域４上に、オーミック電極８が形成される領域を残してコンタクトメタル１４をエッチング除去する。ここまでの状態が図１１に記載される。
次に、１０００℃５分間のシンターリング工程によりオーミック電極８を形成する。次に、エッジ終端領域３０の一部を残してフィールド酸化膜１３をエッチング除去する。エッジ終端領域３０に残ったフィールド酸化膜１３が層間絶縁膜７となる。ここまでの状態が図１２に記載される。
次に、炭化珪素基体のおもて面に沿って、ショットキーメタルとしてＴｉを０．５μｍ厚でスパッタリング法により形成し、ｐ+型ガードリング領域５から外をエッチング除去し、ショットキー電極９を形成する。ここまでの状態が図１３に記載される。
次に、上部電極１０としてＡｌ−Ｓｉを５μｍ厚で形成し、ショットキー電極９外周側のｐ+型ガードリング領域５上でエッチング除去する。次に最表面にポリイミドを塗布し、パッシベーション膜１１を形成する。ここまでの状態が図１４に記載される。
最後に、ｎ型炭化珪素基板１の裏面に、下部電極１２を形成する。これにより、図１および図６に示す半導体装置が製造される。
図１５は、実施の形態１にかかる炭化珪素半導体装置の順方向特性を比較したグラフである。図１５において、縦軸は、順方向電流を示し、単位はＡであり、横軸は、順方向電圧を示し、単位はＶである。また、図１５のＡは、図２８の従来のＪＢＳ構造を有する炭化珪素ダイオードの特性を示し、図１５のＢは、図６の実施の形態１にかかる炭化珪素ダイオードの特性を示す。
図１５のＡ，Ｂの線は、ショットキー電極９とｐ型ウェル領域３を流れる電流の合成の線となっている。オーミック電極８を流れる電流を含むＢの方が、高電流側での立ち上がり電圧が低くなっている。オーミック電極８を介した電流の広がりを最適化することにより、Ｂの立ち上がり波形をさらに定電圧側にシフトできる可能性がある。立ち上り電圧の低減によって、電流×電圧の大きなパワーをかけることができ、順方向サージ耐量は増加することになる。
以上、説明したように、実施の形態１にかかる炭化珪素半導体装置によれば、チップ内のオーミック電極の密度がチップ中心から外周に向けて大きくなる。Ａｌワイヤーの下地への接触部分は電流密度が上がり、温度上昇による抵抗変化により、電流分布が外周側に移動するが、オーミック電極の密度がチップ中心から外周に向けて大きくなることにより、面内均一にサージ電流を流すことができる。このため、１７００Ｖ以上の耐圧クラスの炭化珪素半導体装置の順方向サージ電流増加が実現できる。
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の構造について説明する。図１６は、実施の形態２にかかる炭化珪素半導体装置の構造を示す図１８のＡ−Ａ’断面図である。図１６の実施の形態２にかかる半導体装置の断面が、図１の実施の形態１にかかる半導体装置の断面と異なるところは、ｐ型領域４とｐ+型ガードリング領域５との間に、複数のｐ型ウェル領域３が設けられていることである。これは、実施の形態２のｐ型領域４がチップ中心に設けられているためである。
上述したように、６００Ｖ、１２００Ｖの耐圧クラスでは、ほぼＡｌワイヤー直下の素子との接合部付近の最も電流密度が高い部分で破壊痕１８が観測される。そこで、実施の形態２では、６００Ｖ、１２００Ｖの耐圧クラスのＳｉＣＳＢＤのＡｌワイヤー直下の素子との接合部付近で電流集中を減少させ、接合部での破壊を防止する構造を提案する。このため、実施の形態２では、基本的構造として、チップ内にオーミック電極８の密度がチップ中心から外周に向けて小さくなる（チップ中心で最も高くなる）構成とする。図１７は、実施の形態２にかかる炭化珪素半導体装置の構造を示す上面図である。具体的には、図１７に示すように、オーミック電極８をドット状に設け、オーミック電極８を面内で外に向かって疎に配置しても良い。
図１８〜２３は、実施の形態２にかかる炭化珪素半導体装置の構造を示す他の上面図である。例えば、図１８は、実施の形態２にかかる炭化珪素半導体装置の構造を示す上面図である。図１８に示すように、もっとも破壊されやすいＡｌワイヤーの素子への接触部付近の接触抵抗を下げた、大きさＸ×Ｙのｐ型領域４の領域Ａを設ける構成とする。図１８では、大きさＸ×Ｙのｐ型領域４を形成後、その内部に大きさｘ×ｙのオーミック電極８を形成したものである。領域Ａの位置は、ワイヤーボンディングパッドをチップ表面に形成することにより、チップ内での位置を固定することが可能である。図１８では、大きさｘ×ｙの領域すべてがオーミック電極８の構成となっているが、この構成に限らない。
例えば、図１９、２０で示すような大きさＸ×Ｙの領域内で、図１９のようなドット状の集合または図２０のようなストライプの集合でも良い。この場合、それぞれのオーミック電極８にそれぞれｐ型ウェル領域３を形成する必要があるが、図１８に比べて、ショットキー電極９の面積を増加させ低ＶＦにすることができる。また、各ドットまたはストライプ下のｐ型ウェル領域３の間隔を広くしないことが必要である。広くするとこのショットキー接合部での電流局所集中により破壊してしまう。この幅は１〜２μｍ程度であるが、ｎ-型ドリフト層２の不純物濃度、ｐ型ウェル領域３の不純物濃度により異なる値となる。また、上記図１８〜２０では、大きさＸ×Ｙの長方形領域を考えているがこれにこだわるものではなく、ワイヤー接合領域を包含するものであればその形状にこだわらない。
ここで、実施の形態２の基本は、図１８に示す構造である。図２で示した、Ａｌワイヤーの下地への接触部分を、ばらつきを含めて包含する大きさＸ×Ｙのｐ型領域４の領域Ａを形成するものである。当然オーミック電極８は、広いｐ型領域４上に、オーミック電極８の材料のコンタクトメタルを形成して作製される。この場合、オーミック電極８の大きさはｘ×ｙである。コンタクトメタルは、ｐ型ＳｉＣにオーミックコンタクトが取りやすいＮｉまたはＮｉ−ＡｌまたはＮｉ−Ａｌ−Ｔｉ系の材料を用い、約１０００℃で熱処理して形成される。
例えば、５００μｍφのＡｌワイヤーの下地への接触部分を、ばらつきを含めて包含する領域Ａを形成した場合、Ｘ×Ｙは１ｍｍ×１ｍｍであった。領域Ａに大きさｘ×ｙのオーミック電極８を形成することにより、図３に示すようなＳｉＣを貫通するような破壊痕１８は発生しない。これはサージ電流の局所集中が発生しにくいためである。
以上のように、全面ベタ構成、ドット構成、ストライプ構成で、Ａｌワイヤー下の破壊防止のための領域Ａを形成したが、これは他の形態、内形ドットまたはリング状でも良く、Ａｌワイヤー下の電流局所集中を防止すればよい。図１８〜２０では、領域Ａのみにほとんどの電流が集中する。順方向サージ電流をさらに上げるには、ｐ型ウェル領域３の間隔を大幅に狭める手法もあるが、この場合プロセス限界またはＶＦ上昇の懸念がある。
そこで、領域Ａのチップ内外周方向にオーミック電極８を形成する手法を示す。この目的は、領域Ａから外周方向にサージ電流通電領域を広げることである。図２１では、領域Ａ以外の部分にドット状のオーミック電極８を形成する。電流の広がりを外に向けるため、領域Ａ外周付近はドットを密に、外周に向かって疎にしていく構成にしている。図２２では、図２１のドット領域を一様に密に（例えば、図２１の領域Ａ外周部の密度で）形成するものである。図２１と図２２は、電流を広げる領域（これは順方向サージ電流に相関する）とＶＦとのトレードオフで任意に決めればよい。
図２３は、領域Ａ以外の領域に、ストライプ状のオーミック電極８を挿入した例である。この図では、一定間隔としているが、領域Ａ付近を密に外を疎にするのが、ＶＦ上昇からから見て現実的と推定される。オーミック電極８のストライプは、ｐ型ウェル領域３に垂直に形成することが望ましい。これは、もとのｐ型ウェル領域３幅および間隔から表面電界強度（漏れ電流等に関係する）を決めるため、広いオーミック電極８に対してはショットキー電極９の部分が広くなり、この部分での破壊確率が増加するためである。
図２４は、実施の形態２にかかる炭化珪素半導体装置のボンディングパッドを示す上面図である。領域Ａで安定に電流を流すには、Ａｌワイヤー位置は固定しなければならない。従って、図２４のようにポリイミドでボンディングパッドを形成する。図２５は、実施の形態２にかかる炭化珪素半導体装置のＡｌワイヤーを含む断面図である。通常Ａｌワイヤー１５は、２〜３μｍ程度上部電極１０のＡｌメタル内に食い込む。当然中央のオーミック電極８に最も電流が集中することになる。
実施の形態２にかかる半導体装置の製造方法は、実施の形態１とオーミック電極８が形成される場所が異なるのみで他は、実施の形態１にかかる半導体装置の製造方法と同様のため説明を省略する。
図２６は、実施の形態２にかかる炭化珪素半導体装置の順方向特性を比較したグラフである。図２６において、縦軸は、順方向電流を示し、単位はＡであり、横軸は、順方向電圧を示し、単位はＶである。また、図２６のＡは、図２７の従来のＪＢＳ構造を有する炭化珪素ダイオードの特性を示し、図２６のＢは、図２１の実施の形態２にかかる炭化珪素ダイオードの特性を示す。
図２６のＡ，Ｂの線は、ショットキー電極９とｐ型ウェル領域３を流れる電流の合成の線となっている。オーミック電極８を流れる電流を含むＢの方が、高電流側での立ち上がり電圧が低くなっている。オーミック電極８を介した電流の広がりを最適化することにより、Ｂの立ち上がり波形をさらに定電圧側にシフトできる可能性がある。立ち上り電圧の低減によって、電流×電圧の大きなパワーをかけることができ、順方向サージ耐量は増加することになる。
以上、説明したように、実施の形態２にかかる炭化珪素半導体装置によれば、チップ内のオーミック電極の密度がチップ中心から外周に向けて小さくなる。これにより、もっとも破壊されやすいワイヤーの素子への接触部付近の接触抵抗を下げることができる。このため、６００、１２００Ｖの耐圧クラスの炭化珪素半導体装置の順方向サージ電流増加が実現できる。
上記実施の形態１および実施の形態２では、オーミック電極８のパターンに注目して順方向サージ耐量の改善を図ったが、順方向サージ耐量を決めるパラメータは、ほかにｐ型ウェル領域３のバルク抵抗、ｎ-型ドリフト層２のバルク抵抗、ｎ型炭化珪素基板１の膜厚による立ち上がり後の動作抵抗もあり、順方向サージ耐量の改善には、これらの抵抗の低減も必要である。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧なパワー半導体装置に有用であり、特に６００、１２００Ｖの耐圧クラスおよび１７００Ｖの耐圧クラス以上の炭化珪素半導体装置に適している。
１ ｎ型炭化珪素基板
２ ｎ-型ドリフト層
３ ｐ型ウェル領域
４ ｐ型領域
５ ｐ+型ガードリング領域
６ ＪＴＥ領域（耐圧構造部）
７ 層間絶縁膜
８ オーミック電極
９ ショットキー電極
１０ 上部電極
１１ パッシベーション膜
１２ 下部電極
１３ フィールド酸化膜
１４ コンタクトメタル
１５ Ａｌワイヤー
１６ ボンディングパッド
１７ Ａｌワイヤー接触部
１８ 破壊痕
２０ 活性領域
３０ エッジ終端領域
４０ 炭化珪素基体

Claims (12)

  1. 第１導電型の炭化珪素半導体基板のおもて面に設けられた第１導電型の第１半導体層と、
    前記第１半導体層の表面に選択的に設けられた第２導電型の第１半導体領域と、
    前記第１半導体層の表面に選択的に設けられた、前記第１半導体領域と接続する第２導電型の第２半導体領域と、
    前記第１半導体層および前記第１半導体領域とショットキー接触する第１電極と、
    前記第２半導体領域とオーミック接触する第２電極と、
    を備え、
    前記第２電極の密度は、前記炭化珪素半導体基板の中心部が低く外周側ほど高くなることを特徴とする炭化珪素半導体装置。
  2. 前記炭化珪素半導体基板に設けられた、主電流が流れる活性領域と、
    前記活性領域の周囲を囲む終端領域と、
    を備え、
    前記活性領域は、中心部と中心部を取り囲む外周部とからなり、
    前記第２半導体領域は、前記活性領域内の外周部に設けられ、
    前記第２電極が、前記第２半導体領域の表面に設けられることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記第２電極は、全面ベタ構造、ドット構造またはストライプ構造であることを特徴とする請求項２に記載の炭化珪素半導体装置。
  4. 素子耐圧が１７００Ｖ以上であることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置。
  5. 第１導電型の炭化珪素半導体基板のおもて面に第１導電型の第１半導体層を形成する第１工程と、
    前記第１半導体層の表面に第２導電型の第１半導体領域を選択的に形成する第２工程と、
    前記第１半導体層の表面に、前記第１半導体領域と接続する第２導電型の第２半導体領域を選択的に形成する第３工程と、
    前記第１半導体層および前記第１半導体領域とショットキー接触する第１電極を形成する第４工程と、
    前記第２半導体領域とオーミック接触する第２電極を形成する第５工程と、
    を含み、
    前記第５工程は、前記第２電極の密度を、前記炭化珪素半導体基板の中心部が低く外周側ほど高く形成することを特徴とする炭化珪素半導体装置の製造方法。
  6. 第１導電型の炭化珪素半導体基板のおもて面に設けられた第１導電型の第１半導体層と、
    前記第１半導体層の表面に選択的に設けられた第２導電型の第１半導体領域と、
    前記第１半導体層の表面に選択的に設けられた、前記第１半導体領域と接続する第２導電型の第２半導体領域と、
    前記第１半導体層および前記第１半導体領域とショットキー接触する第１電極と、
    前記第２半導体領域とオーミック接触する第２電極と、
    を備え、
    前記第２電極の密度は、前記炭化珪素半導体基板の中心部が高く外周側ほど低くなり、
    前記第１半導体領域と前記第２半導体領域の外側には、前記炭化珪素半導体基板に設けられた、主電流が流れる活性領域を取り囲む環状の第２導電型のガードリング領域が配置され、
    前記第２半導体領域と前記ガードリング領域との間に、複数の前記第１半導体領域が設けられていることを特徴とする炭化珪素半導体装置。
  7. 前記活性領域と、
    前記活性領域の周囲を囲む終端領域と、
    を備え、
    前記活性領域は、中心部と中心部を取り囲む外周部とからなり、
    前記第２半導体領域は、前記活性領域内の中心部に設けられ、
    前記第２電極が、前記第２半導体領域の表面に設けられることを特徴とする請求項６に記載の炭化珪素半導体装置。
  8. 前記第２電極は、全面ベタ構造、ドット構造またはストライプ構造であることを特徴とする請求項７に記載の炭化珪素半導体装置。
  9. 前記第２電極は、外部と電気的に接続するワイヤーが接続される電極であることを特徴とする請求項７または８に記載の炭化珪素半導体装置。
  10. 前記第２電極を覆うパッシベーション膜を備え、
    前記ワイヤーは、前記パッシベーション膜の開口部に接続されることを特徴とする請求項９に記載の炭化珪素半導体装置。
  11. 素子耐圧が１２００Ｖ以下であることを特徴とする請求項７〜１０のいずれか一つに記載の炭化珪素半導体装置。
  12. 第１導電型の炭化珪素半導体基板のおもて面に第１導電型の第１半導体層を形成する第１工程と、
    前記第１半導体層の表面に第２導電型の第１半導体領域を選択的に形成する第２工程と、
    前記第１半導体層の表面に、前記第１半導体領域と接続する第２導電型の第２半導体領域を選択的に形成する第３工程と、
    前記第１半導体層および前記第１半導体領域とショットキー接触する第１電極を形成する第４工程と、
    前記第２半導体領域とオーミック接触する第２電極を形成する第５工程と、
    前記第１半導体領域と前記第２半導体領域の外側の前記炭化珪素半導体基板に、主電流が流れる活性領域を取り囲む環状の第２導電型のガードリング領域を形成する第６工程と、
    を含み、
    前記第５工程では、前記第２電極の密度を、前記炭化珪素半導体基板の中心部が高く外周側ほど低く形成し、
    前記第２工程では、前記第２半導体領域と前記ガードリング領域との間に、複数の前記第１半導体領域が設けられるように前記第１半導体領域を形成することを特徴とする炭化珪素半導体装置の製造方法。
JP2016165174A 2016-08-25 2016-08-25 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP6786956B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016165174A JP6786956B2 (ja) 2016-08-25 2016-08-25 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US15/632,939 US10396162B2 (en) 2016-08-25 2017-06-26 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016165174A JP6786956B2 (ja) 2016-08-25 2016-08-25 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018032794A JP2018032794A (ja) 2018-03-01
JP6786956B2 true JP6786956B2 (ja) 2020-11-18

Family

ID=61243523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016165174A Active JP6786956B2 (ja) 2016-08-25 2016-08-25 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10396162B2 (ja)
JP (1) JP6786956B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021019888A1 (ja) 2019-07-29 2021-02-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN110581180A (zh) * 2019-09-12 2019-12-17 瑞能半导体科技股份有限公司 半导体器件及其制造方法
JP7371507B2 (ja) * 2020-01-22 2023-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法
EP3933934A1 (en) * 2020-07-01 2022-01-05 Xiamen Sanan Integrated Circuit Co., Ltd Silicon carbide power diode device and fabrication method thereof
CN112038393B (zh) * 2020-07-01 2023-05-05 湖南三安半导体有限责任公司 一种碳化硅功率二极管器件及其制备方法
US11437525B2 (en) 2020-07-01 2022-09-06 Hunan Sanan Semiconductor Co., Ltd. Silicon carbide power diode device and fabrication method thereof
US11600724B2 (en) * 2020-09-24 2023-03-07 Wolfspeed, Inc. Edge termination structures for semiconductor devices
CN113782614B (zh) * 2021-11-12 2022-02-18 南京晟芯半导体有限公司 一种凸台栅SiC MOSFET器件及其制造方法
JP2024043740A (ja) * 2022-09-20 2024-04-02 株式会社東芝 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4420062B2 (ja) 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5546759B2 (ja) 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5713546B2 (ja) 2008-09-08 2015-05-07 三菱電機株式会社 半導体装置
JP5449786B2 (ja) * 2009-01-15 2014-03-19 昭和電工株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5175872B2 (ja) 2010-01-21 2013-04-03 株式会社東芝 半導体整流装置
JP2012094683A (ja) * 2010-10-27 2012-05-17 National Institute Of Advanced Industrial & Technology ワイドバンドギャップ半導体装置
JP5306392B2 (ja) 2011-03-03 2013-10-02 株式会社東芝 半導体整流装置
JP5377548B2 (ja) * 2011-03-03 2013-12-25 株式会社東芝 半導体整流装置
JP5550589B2 (ja) * 2011-03-23 2014-07-16 株式会社東芝 半導体装置
JP6037664B2 (ja) * 2012-06-07 2016-12-07 株式会社 日立パワーデバイス 半導体装置およびその製造方法
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
JP6194779B2 (ja) * 2013-12-09 2017-09-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2015057843A (ja) * 2014-11-04 2015-03-26 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
US20180061951A1 (en) 2018-03-01
JP2018032794A (ja) 2018-03-01
US10396162B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
JP6786956B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6274154B2 (ja) 逆導通ｉｇｂｔ
CN103262248B (zh) 半导体装置及其制造方法
JP5224289B2 (ja) 半導体装置
JP5926893B2 (ja) 炭化珪素ダイオード
JP6082314B2 (ja) 半導体装置
JP6206862B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5474218B2 (ja) 半導体装置
JP5940500B2 (ja) 半導体装置及びその製造方法
JP6411258B2 (ja) 半導体装置
JP2010186805A (ja) 半導体装置
JP6037664B2 (ja) 半導体装置およびその製造方法
US20150287840A1 (en) Semiconductor device
JP5827020B2 (ja) 高耐圧半導体装置
JP2019050406A (ja) 半導体装置
JP6028676B2 (ja) 炭化珪素半導体装置
JP2019054193A (ja) 半導体装置
JP4623259B2 (ja) ショットキバリアを有する半導体装置
JP5377548B2 (ja) 半導体整流装置
JP2009224642A (ja) 炭化珪素半導体装置およびその製造方法
JP2021019156A (ja) 炭化珪素半導体装置
JP2013074148A (ja) 半導体装置およびその製造方法
JP2017027977A (ja) 半導体装置
KR20160121719A (ko) 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법
US20240105858A1 (en) Silicon carbide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R150 Certificate of patent or registration of utility model

Ref document number: 6786956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150