JP2015057843A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2015057843A
JP2015057843A JP2014224326A JP2014224326A JP2015057843A JP 2015057843 A JP2015057843 A JP 2015057843A JP 2014224326 A JP2014224326 A JP 2014224326A JP 2014224326 A JP2014224326 A JP 2014224326A JP 2015057843 A JP2015057843 A JP 2015057843A
Authority
JP
Japan
Prior art keywords
region
semiconductor region
semiconductor device
power semiconductor
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014224326A
Other languages
English (en)
Inventor
中田　修平
Shuhei Nakada
修平 中田
大塚　健一
Kenichi Otsuka
健一 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014224326A priority Critical patent/JP2015057843A/ja
Publication of JP2015057843A publication Critical patent/JP2015057843A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＪＢＳであってもサージ電流による温度上昇とその正帰還により素子破壊に至る場合があった。【解決手段】 ｎ型のＳｉＣ基板と、ＳｉＣ基板の第一主面に形成され、ＳｉＣ基板よりも不純物濃度の低いｎ型ＳｉＣドリフト層と、ドリフト層に形成されたｐ型ＳｉＣの第一の半導体領域と、第一の半導体領域の表層側に形成され、第一の半導体領域よりも不純物濃度が高濃度であるｐ型ＳｉＣの第二の半導体領域と、ドリフト層の表面に形成され第一の半導体領域とショットキー接続し、第二の半導体領域とオーミック接続するショットキー電極と、ショットキー電極の表面に形成されたアノード電極と、アノード電極の表面で、第一の半導体領域の直上に形成され、上面から見て第一の半導体領域の領域を含むように第一の半導体領域よりも広い面積に形成されたファーストボンドと、ＳｉＣ基板の第二主面に形成されたカソード電極とを備えている。【選択図】 図１

Description

本発明は、電力用半導体装置に関し、特に電力用半導体装置のサージ電流に対する耐量を向上させることを目的にするものである。
ＳｉＣショットキーダイオードの順方向にサージ電流が流れた場合、特にＴｉ、Ｎｉ、Ｍｏあるいはこれらの合金などのショットキー障壁高さが低い金属を電極とした場合に、ジュール発熱による自己発熱効果により、ダイオードの温度が上昇する場合があった。ダイオード温度が上昇すると、ＳｉＣ材料の半導体部分の移動度が低下し、ダイオードの順方向抵抗値の増大をもたらす。その結果として、サージ電流によるジュール発熱が更に増加し温度上昇を招く。以上の正帰還効果により素子温度は急激に上昇し、ショットキーダイオードが素子破壊に至る場合があった。
このようなサージ電流が流れての温度上昇による正帰還効果によりショットキーダイオードの素子破壊を防止するために、ＪＢＳ（Junction Barrier Controlled Schottky）ないしはＭＰＳ（Merged PiN Schottky Diode）と称されるダイオード構造が提案されている。例えば、ＪＢＳダイオードでは、ショットキーダイオードと比べて、大電流駆動時における順方向電圧が小さくなり、順方向のサージ電流に対してより破壊しにくくなることが知られていた（例えば、特許文献１など）。
また、不純物濃度が１０１７〜１０２０ｃｍ−３のｐ形の半導体領域と３×１０１６ｃｍ−３以下のｎ形半導体領域とがニッケルとアルミニウムの混合電極と接触し、ｐ形の半導体領域と電極とをオーミック接合させたＪＢＳダイオードが知られていた（例えば、特許文献２）。
さらに、ＪＢＳダイオードの局所的な過熱現象の発生を抑制するために、ＪＢＳダイオードのｐ領域を素子の中心部などの過熱されやすい箇所に密に配置すること、ワイアボンドのボンディング点の直下にもＪＢＳダイオードのｐ領域を形成することが知られていた（例えば、特許文献３）。
特開２００３−２５８２７１ 特表２００３−５１０８１７ 特開２０１０−３８４１
しかしながら、ＳｉＣを用いたＭＯＳＦＥＴ半導体装置のように高圧、大電流で動作し、高速スイッチングが可能な半導体装置とともに使用されるＳｉＣのＪＢＳダイオードにおいては、サージ電流が大きくなり、過熱の度合いが増大する場合があった。そのため、ＪＢＳダイオードのｐ領域から電極（ショットキー電極）までの抵抗は、従来知られているより低く、できる限り低くする必要がある。
ＪＢＳダイオードのｐ領域の抵抗を下げるためには、ｐ領域にイオン注入する不純物濃度を多くすればする程良いが、一方で、ｐ領域にあまり多くの不純物をイオン注入すると、イオン注入により結晶欠陥が増大し、リーク電流が増加する問題が発生する場合があった。
この発明は、上記のような問題を解決するためになされたものであり、ＪＢＳダイオードのｐ領域から電極までの抵抗が小さく、リーク電流の小さなＪＢＳダイオードである電力用半導体装置を得ることを目的とする。
この発明に係る電力用半導体装置は、第一導電型のＳｉＣ基板と、ＳｉＣ基板の第一主面に形成され、ＳｉＣ基板よりも不純物濃度の低い第一導電型でＳｉＣのドリフト層と、ドリフト層の内部に形成された第二導電型の半導体領域と、ドリフト層の表面に形成され、第一導電型のドリフト層とショットキー接続し、半導体領域とオーミック接続するショットキー電極と、ショットキー電極の表面に形成されたアノード電極と、アノード電極の表面に、半導体領域の水平方向の大きさより大きくなるように形成されたファーストボンドと、ＳｉＣ基板の第一主面に対向する第二主面に形成されたカソード電極ととを備えたものである。
この発明によれば、サージ電流による素子破壊が抑制され、かつ、ダイオードに逆バイアスが加えられた場合のリーク電流の少ない電力用半導体装置を得ることができる。
実施の形態１の電力用半導体装置を説明するための構成図である。 実施の形態１の電力用半導体装置を説明するための上面図である。 実施の形態１の電力用半導体装置の製造を説明するための構成図である。 実施の形態１の電力用半導体装置の製造を説明するための構成図である。 実施の形態１の電力用半導体装置の製造を説明するための構成図である。 実施の形態１の変形例を説明するための構成図である。 実施の形態１を説明するための構成図である。 実施の形態１を説明するための構成図である。 実施の形態２を説明するための構成図である。
実施の形態１．
以下、本発明の実施例を図面に基づいて説明する。図１は本発明の実施の形態１に係る電力用半導体装置であるショットキーダイオードを示す断面図である。第１の実施の形態に係るショットキーダイオード１００では、炭化珪素（ＳｉＣ）のＮ−型のエピタキシャル層１（第一導電型の半導体領域、ドリフト層）の下にＮ＋型のＳｉＣ基板２（カソード領域）が設けられている。ＳｉＣ基板２は、第１主面２ａの面方位が、＜０００１＞シリコン面から４°または８°オフした、４Ｈのポリタイプを有する低抵抗炭化珪素基板である。エピタキシャル層１の不純物濃度は、ＳｉＣ基板２の不純物濃度よりも低い。ＳｉＣ基板２の第２主面２ｂにはシリサイドからなるカソード電極３（ドレイン電極）が形成され、電気的に接続できるようになっている。ここで、エピタキシャル層１の不純物濃度は、２×１０１４個／ｃｍ３以上、２×１０１６個／ｃｍ３以下などであればよい。
Ｎ−型のエピタキシャル層１の上部にＴｉのショットキー電極４が形成され、更に上部にはアノード電極５が形成されている。アノード電極５（Ａｌ電極）はワイアボンド６により他の電極（図示されていない）に接続される。ワイアボンド６のファーストボンド７（１ｓｔボンド）は、ワイアボンド６の形成工程で発生する。ファーストボンド７直下のショットキー電極４の下のエピタキシャル層１の内部には、第二導電型のｐ領域８（第一の半導体領域）が形成され、ｐ領域８の上部、表層側には第二導電型の、より不純物が高濃度なｐ＋領域９（第二の半導体領域）が形成されている。ｐ＋領域９とショットキー電極４はオーミック接触しており、エピタキシャル層１とショットキー電極４はショットキー接続している。また、ショットキー電極４の周囲のエピタキシャル層１の表層部には、第二導電型の終端構造１０が形成されている。終端構造１０の不純物濃度は、１×１０１６個／ｃｍ３以上、１×１０１８個／ｃｍ３以下などであればよい。
ｐ領域８及びｐ＋領域９は、Ａｌイオンを注入することで形成される。Ａｌイオンの他に、Ｂなどの不純物を注入しても同様の効果を実現できる。ｐ領域８の望ましい不純物濃度は１×１０１７個／ｃｍ３以上、１×１０１８個／ｃｍ３以下である。ｐ＋領域９の望ましい不純物濃度は１×１０２０個／ｃｍ３以上、５×１０２０個／ｃｍ３以下である。
図２は、本発明の実施の形態１に係るショットキーダイオード１００を示す上面図を示している。図２において、ｐ領域８及びｐ＋領域９は、ファーストボンド７およびアノード電極５、ショットキー電極４の下部にあるが、位置関係を明確にするために、透視して見た図としている。ここで、ファーストボンド７は、上面から見てｐ領域８が形成されている領域を含むように、ｐ領域８よりも広い面積に形成されている。ｐ領域８は、破線で示している。また、終端構造１０は、アノード電極５、ショットキー電極４の周囲に形成されている。
ここで、ｐ領域８の深さは、０．３〜２μｍ程度であればよく、また、ｐ＋領域９の深さは、０．０５〜０．１μｍ程度であればよい。ｐ領域８の深さは、エピタキシャル層１の厚さより小さいものとする。
つづいて、本実施の形態の電力半導体装置であるＪＢＳダイオード１００について、図３〜図５を用いて説明する。図３〜図５は、本実施の形態の電力半導体装置の製造工程を説明するための断面模式図である。
まず、４Ｈのポリタイプを有する第一導電型の低抵抗ＳｉＣ基板２の第１主面２ａ上に第一導電型のエピタキシャル層１をエピタキシャル成長する。次に、図３に示すように、エピタキシャル層１に、第二導電型のＡｌなどの不純物をイオン注入とその後に活性化アニールを行うことにより、ｐ領域８、ｐ＋領域９、終端構造１０を形成する。つづいて、図４に示すように、ＳｉＣ基板２の第２主面２ｂに接して、カソード電極３をスパッタ法などにより形成する。次に、図５に示すように、ＳｉＣ基板２の第１主面２ａ上にショットキー電極４およびＡｌ電極を第１主面２ａ側から順にスパッタ法などにより形成する。最後に、ファーストボンド７がｐ領域８、ｐ＋領域９の直上になるようにワイアボンド６を形成し、図１に示す電力用半導体であるＪＢＳダイオードを形成する。
ここで、Ａｌイオンを注入する場合、ｐ領域８のイオン注入時の加速エネルギーは、２００〜９００ＫｅＶなどであればよく、ｐ＋領域９のイオン注入時の加速エネルギーは、４０〜３００ＫｅＶなどであればよい。また、Ｂイオンを注入する場合は、ｐ領域８のイオン注入時の加速エネルギーは、４０〜２００ＫｅＶなどであればよい。
次に本実施の形態にかかる構造を有するＪＢＳダイオード１００の動作について説明する。
まず、通常動作時について説明する。通常の動作時に流れる電流は、サージ電流に対して桁違いに小さい。このためダイオード両端電圧はバイポーラ動作が始まる電圧よりも小さな値となる。このときの電流はショットキー界面（ショットキー電極４とエピタキシャル層１の間の界面）を介する電流となり、通常のショットキーダイオードとして機能する。
実施の形態１のダイオードがショットキーダイオードとして動作し、順方向バイアス電圧が印加されている場合、順方向電流は、ｐ領域８がない領域（ショットキー界面）を流れ、ショットキー電極４に流入する。また、ｐ領域８が設けられている、平面図の中央部分には電流が流れないため、オン電流が流れることによる発熱が中央部で発生せず、温度分布は、中央部で低いドーナツ状になる。さらに、熱がファーストボンド７を経由して放熱され、中央部の温度上昇は限りなく小さな値となる。
次にサージ電流が流れた場合について説明する。サージ電流が流れる場合、当初はショットキー界面に電流が流れる。電流の増加と共にダイオード両端電圧（アノード電極５、カソード電極３間電圧）は増加し、やがてｐｎダイオードが動作する電圧を超え、ｐ領域８を経由して、ｐｎダイオード部分にも電流が流れるようになる。ショットキーダイオードは中央部に形成されたｐ領域８（およびｐ＋領域９）とエピタキシャル層１によるバイポーラ動作を行うことになる。
このときの電流値によりｐ領域８（およびｐ＋領域９）の温度は時間と共に上昇するが、上部に形成されているファーストボンド７が熱容量の大きなヒートシンクとして作用するので、ｐ領域８（およびｐ＋領域９）の温度上昇は抑制されることになる。
本発明の構造によれば、サージ電流の流れる近傍にワイアボンド６のファーストボンド７が形成されており、ファーストボンド７の大きさは、アノード電極５とｐ＋領域９との接触面積（０．５ｍｍ×１ｍｍ）の大きさとほぼ等しい。すなわち熱容量の大きなヒートシンクがｐ＋領域９の直上に存在することになる。また、ｐ＋領域９とショットキー電極４とがオーミック接続されている。このため、サージ電流が流れた場合にもジュール熱の発生が少なく、また、発生したジュール熱が直上のヒートシンクの放熱効果により放出されるので、発熱による素子の（ｐ領域８、ｐ＋領域９）の温度上昇が抑制され、素子が素子破壊されることを抑制できる。また、このようにサージ電流による温度上昇が抑制されるために、サージ耐量が改善する。さらに、付随的な効果として通常動作時の素子温度の上昇を抑制することが可能となり、より大電流域での素子動作を可能とすることができる。
さらに、ｐ＋領域９の不純物濃度を高くして、ｐ領域８の不純物濃度を所定の値以下のしているため、イオン注入法でｐ領域８、ｐ＋領域９を形成した場合に、ｐ＋領域９近傍の欠陥が増加することを抑制でき、逆方向バイアスを印加した場合に、リーク電流が増加することを抑制できる。
なお、本実施の形態では、１個のｐ領域としていたが、図７に示されるように複数個の分割されたｐ領域８がワイアボンドの１ｓｔボンド７の直下に形成されたとしても同様の効果を奏する。また、本実施の形態では、ｐ領域８の水平方向の大きさはワイアボンドのファーストボンド７より小さくなる場合について説明したが、ｐ領域の水平方向の大きさがファーストボンド７の概略同じサイズであるか、ないしは若干大きめのサイズであっても同様の効果を奏する。
また、本実施の形態においては、ワイアボンド６の材料の例としてＡｌのワイアボンド６を用いて説明したが、ワイアボンド６の材料はこれに限るものではなく、Ｃｕなどでもよく、また、別の手段（半田接続、リボンボンドなど）を用いて電気的な接続を実現しても本発明の効果に影響を及ぼすことはない。
さらに、本発明においては、ｐ領域８は一様な濃度分布を有するものとして説明したが、ｐ領域８の濃度の深度方向の分布ないしは水平方向の分布は、一様である必要はない。例えばｐ領域８の表面から深さ方向に、その濃度が徐々に濃くなっていき最深部近傍で最大値を取る分布を有している場合でも同様の効果を実現することが出来る。また、ｐ領域８の中央部から水平方向に向かって不純物濃度が増加する分布であっても減少する分布であっても更には極値を持つ分布であっても以下に説明するのと同様の効果を実現することができる。
また、終端構造１０は、素子の周辺部分に耐圧を改善するために通常形成されるが、本願の効果に影響を及ぼすものではない。
なお、ｐ＋領域９とショットキー電極４とがオーミック接続されているが、この間のオーミック接触を実現するには、ｐ＋領域９の不純物濃度としては、不純物濃度は１×１０２０個／ｃｍ３以上、５×１０２０個／ｃｍ３以下程度の濃度が必要となる。また、図６にその断面図を示すように、ｐ＋領域９の上に、ｐ＋領域９との接触抵抗をより低くさせるためのオーミック電極１１を別に設けてもよい。
また、本実施の形態のＳｉＣＪＢＳダイオードは、ＳｉＣＭＯＳＦＥＴなどのＳｉＣスイッチング素子と組み合わせて用いた場合に、高速駆動を容易にする点で、より効果を奏する。
実施の形態２．
実施の形態２は、実施の形態１で示したショットキーダイオード構造の変形である。実施の形態２によれば、図７に示されるように２つの領域でｐ型の半導体層が形成されている。ｐ領域８、ｐ＋領域９が形成される位置は、ショットキーダイオードが実際の電力変換機に用いる場合にワイアボンドなどにより接続されるアノード電極５のフロント面の直下になるように設計されている。
本実施の形態における動作は、実施の形態１と同様であるので、繰り返し説明しないが。また、本実施の形態によればｐ領域８、ｐ＋領域９は２箇所形成されていることになるが、図８に示すように、より多数個のｐ領域が形成されると共にその直上にワイアボンドのファーストボンド７が形成されれば、同様の効果を奏する。このように、実施の形態１においては、ファーストボンド７の直下にｐ領域８が一箇所形成されていたが、実施の形態１の変形例として示されるように複数個のｐ領域から構成されていたとしても同様の効果を実現できる。また、複数のファーストボンド７のそれぞれにｐ領域８、ｐ＋領域９を形成しているため、温度上昇をより抑制できる。また、実施の形態１の電力用半導体装置と同様に、逆方向バイアスを印加した場合に、リーク電流が増加することを抑制できる。
実施の形態３．
実施の形態３を図９に基づいて説明する。実施の形態３は実施の形態１で示したショットキーダイオード構造の変形例を示している。基本的なサージ電流耐量の改善と通常動作時の低抵抗化の両立を実現する発明である。本実施の形態によれば、ｐ領域８はダイオードのフロント面全面に渡って形成されている。
実施の形態３に係わるｐ領域８、ｐ＋領域９は、図９にその断面図を示すように、一様に分布しているのではなく、局所的にドットの密度の高いところと低いところを形成している点にある。ワイアボンド６のファーストボンド７はｐ領域８、ｐ＋領域９の密度の高い部位に形成されている。ｐ領域８、ｐ＋領域９のドットの径は、１〜２０μｍ程度、望ましくは、３〜１０μｍ程度であればよい。
本実施の形態の電力用半導体装置においても、ｐ領域８、ｐ＋領域９をドット状に多数形成し、ドットの密度の高いところに対応してファーストボンド７が形成されているため、温度上昇を抑制できる。また、実施の形態１の電力用半導体装置と同様に、逆方向バイアスを印加した場合に、リーク電流が増加することを抑制できる。なお、本実施の形態ではｐ領域８はドット形状に形成されていたが、短いストライプ形状に形成されたとしても同様の効果を実現することができる。
１ エピタキシャル層、２ ドレイン領域、３ ドレイン電極、４ ショットキー電極、５ Ａｌ電極、６ ワイアボンド、７ ファーストボンド、８ ｐ領域、９ ｐ＋領域、１０ 終端構造、１１ オーミック電極、１００ ショットキーダイオード。

Claims (11)

  1. 第一導電型のＳｉＣ基板と、
    前記ＳｉＣ基板の第一主面に形成され、前記ＳｉＣ基板よりも不純物濃度の低い第一導電型でＳｉＣのドリフト層と、
    前記ドリフト層の内部に形成された第二導電型の半導体領域と、
    前記ドリフト層の表面に形成され、第一導電型の前記ドリフト層とショットキー接続し、前記半導体領域とオーミック接続するショットキー電極と、
    前記ショットキー電極の表面に形成されたアノード電極と、
    前記アノード電極の表面に、前記半導体領域の水平方向の大きさより大きくなるように形成されたファーストボンドと、
    前記ＳｉＣ基板の前記第一主面に対向する第二主面に形成されたカソード電極と、
    を備えた電力用半導体装置。
  2. 前記半導体領域は、深度方向に異なる濃度分布を有すること
    を特徴とする請求項１に記載の電力用半導体装置。
  3. 前記半導体領域の幅は、３μｍ以上１０μｍ以下であること
    を特徴とする請求項１又２に記載の電力用半導体装置。
  4. 前記半導体領域は、ドット形状であること
    を特徴とする請求項１から３のいずれか１項に記載の電力用半導体装置。
  5. 前記半導体領域は、ストライプ形状であること
    を特徴とする請求項１から３のいずれか１項に記載の電力用半導体装置。
  6. 複数の前記半導体領域を備え、
    前記ファーストボンドは、上面から見て前記半導体領域の密度の高い部分に対応して形成されること
    を特徴とする請求項１から５のいずれか１項に記載の電力用半導体装置。
  7. 前記ファーストボンドを介して前記アノード電極と接続されるワイアボンドを備えたこと
    を特徴とする請求項１から６のいずれか１項に記載の電力用半導体装置。
  8. 前記ファーストボンドを介して前記アノード電極と接続されるリボンボンドを備えたこと
    を特徴とする請求項１から６のいずれか１項に記載の電力用半導体装置。
  9. 前記ワイアボンドはＣｕであること
    を特徴とする請求項７に記載の電力用半導体装置。
  10. 前記リボンボンドはＣｕであること
    を特徴とする請求項８に記載の電力用半導体装置。
  11. ＳｉＣスイッチング素子をさらに備えたこと
    を特徴とする請求項１から１０のいずれか１項に記載の電力用半導体装置。
JP2014224326A 2014-11-04 2014-11-04 電力用半導体装置 Pending JP2015057843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014224326A JP2015057843A (ja) 2014-11-04 2014-11-04 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014224326A JP2015057843A (ja) 2014-11-04 2014-11-04 電力用半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011011107A Division JP5644536B2 (ja) 2011-01-21 2011-01-21 電力用半導体装置

Publications (1)

Publication Number Publication Date
JP2015057843A true JP2015057843A (ja) 2015-03-26

Family

ID=52815807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014224326A Pending JP2015057843A (ja) 2014-11-04 2014-11-04 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP2015057843A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018032794A (ja) * 2016-08-25 2018-03-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109192789A (zh) * 2018-08-29 2019-01-11 无锡新洁能股份有限公司 高浪涌电流能力碳化硅二极管及其制作方法
EP4343848A1 (en) * 2022-09-20 2024-03-27 Kabushiki Kaisha Toshiba Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261004A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体装置
JP2002314099A (ja) * 2001-04-09 2002-10-25 Denso Corp ショットキーダイオード及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261004A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体装置
JP2002314099A (ja) * 2001-04-09 2002-10-25 Denso Corp ショットキーダイオード及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018032794A (ja) * 2016-08-25 2018-03-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109192789A (zh) * 2018-08-29 2019-01-11 无锡新洁能股份有限公司 高浪涌电流能力碳化硅二极管及其制作方法
CN109192789B (zh) * 2018-08-29 2023-07-14 无锡新洁能股份有限公司 高浪涌电流能力碳化硅二极管及其制作方法
EP4343848A1 (en) * 2022-09-20 2024-03-27 Kabushiki Kaisha Toshiba Semiconductor device

Similar Documents

Publication Publication Date Title
TWI528568B (zh) 肖特基二極體
TWI487121B (zh) 採用凹陷於接合遮障陣列元件之肖特基二極體
JP5644536B2 (ja) 電力用半導体装置
JP5940235B1 (ja) 半導体装置
TWI620332B (zh) 採用凹陷于邊緣終端元件之邊緣終端結構
JP5774205B2 (ja) 半導体装置
JP6649183B2 (ja) 半導体装置
US10396162B2 (en) Silicon carbide semiconductor device
JP2008172008A (ja) ＳｉＣショットキー障壁半導体装置
JP6641488B2 (ja) 半導体装置
JP5450490B2 (ja) 電力用半導体装置
JP2013115223A (ja) 半導体装置
JP2012124268A (ja) 半導体装置
US20150287840A1 (en) Semiconductor device
US20190081624A1 (en) Power switching devices with dv/dt capability and methods of making such devices
JP2019016804A (ja) 半導体装置
JP2015057843A (ja) 電力用半導体装置
JP5872327B2 (ja) 半導体整流素子
US9496352B2 (en) Semiconductor device
JP6758987B2 (ja) 半導体装置
JP7371426B2 (ja) 半導体装置
JP7451981B2 (ja) 半導体装置
TW201635527A (zh) 半導體裝置
JP2014011285A (ja) 半導体装置
CN104916690A (zh) 半导体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161020

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161028

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20161202