JP5753814B2 - ダイオード、半導体装置およびmosfet - Google Patents
ダイオード、半導体装置およびmosfet Download PDFInfo
- Publication number
- JP5753814B2 JP5753814B2 JP2012092992A JP2012092992A JP5753814B2 JP 5753814 B2 JP5753814 B2 JP 5753814B2 JP 2012092992 A JP2012092992 A JP 2012092992A JP 2012092992 A JP2012092992 A JP 2012092992A JP 5753814 B2 JP5753814 B2 JP 5753814B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- anode
- conductivity type
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 330
- 230000004888 barrier function Effects 0.000 claims description 123
- 230000005684 electric field Effects 0.000 claims description 104
- 210000000746 body region Anatomy 0.000 claims description 70
- 230000002265 prevention Effects 0.000 claims description 13
- 239000012535 impurity Substances 0.000 description 57
- 239000000758 substrate Substances 0.000 description 54
- 238000011084 recovery Methods 0.000 description 29
- 239000011229 interlayer Substances 0.000 description 27
- 230000015556 catabolic process Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 23
- 239000010410 layer Substances 0.000 description 23
- 238000002347 injection Methods 0.000 description 20
- 239000007924 injection Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
図1に示すように、本実施例のダイオード2は、シリコンの半導体基板4を用いて形成されている。半導体基板4には、高濃度n型半導体領域であるn+カソード領域6と、n型半導体領域であるnバッファ領域8と、低濃度n型半導体領域であるn−ドリフト領域10と、n型半導体領域であるnバリア領域12と、p型半導体領域であるpアノード領域14が順に積層されている。本実施例では、n型半導体領域には不純物として例えばリンが添加されており、p型半導体領域には不純物として例えばボロンが添加されている。本実施例では、n+カソード領域6の不純物濃度は1×1017〜5×1020[cm-3]程度であり、nバッファ領域8の不純物濃度は1×1016〜1×1019[cm-3]程度であり、n−ドリフト領域10の不純物濃度は1×1012〜1×1015[cm-3]程度であり、nバリア領域12の不純物濃度は1×1015〜1×1018[cm-3]程度であり、pアノード領域14の不純物濃度は1×1016〜1×1019[cm-3]程度である。また、nバリア領域12の厚みは0.5〜3.0[μm]程度である。
図6に示すように、本実施例のダイオード32は、シリコンの半導体基板34を用いて形成されている。半導体基板34には、高濃度n型半導体領域であるn+カソード領域6と、n型半導体領域であるnバッファ領域8と、低濃度n型半導体領域であるn−ドリフト領域10と、p型半導体領域であるp電界進展防止領域36と、n型半導体領域であるnバリア領域12と、p型半導体領域であるpアノード領域14が順に積層されている。本実施例では、p電界進展防止領域36の不純物濃度は1×1015〜1×1019[cm-3]程度である。また、p電界進展防止領域36の厚みは0.5〜3.0[μm]程度である。
図7に示すように、本実施例のダイオード42は、実施例1のダイオード2と同様に、シリコンの半導体基板4を用いて形成されている。半導体基板4には、高濃度n型半導体領域であるn+カソード領域6と、n型半導体領域であるnバッファ領域8と、低濃度n型半導体領域であるn−ドリフト領域10と、n型半導体領域であるnバリア領域12と、p型半導体領域であるpアノード領域14が順に積層されている。半導体基板4の上側表面には、n型半導体領域であるnピラー領域16が、所定の間隔を隔てて複数形成されている。nピラー領域16は、pアノード領域14を貫通して、nバリア領域12の上側表面まで達するように形成されている。また、半導体基板4の上側には、複数のトレンチ44が所定の間隔で形成されている。それぞれのトレンチ44は、pアノード領域14の上側表面からnバリア領域12を貫通してn−ドリフト領域10の内部まで達している。トレンチ44の内部には、絶縁膜46によって被覆されたトレンチ電極48が充填されている。また、pアノード領域14の上側表面には、高濃度p型半導体領域であるp+コンタクト領域18が所定の間隔を隔てて複数形成されている。
図8に示すように、本実施例のダイオード52は、実施例2のダイオード32と同様に、シリコンの半導体基板34を用いて形成されている。半導体基板34には、高濃度n型半導体領域であるn+カソード領域6と、n型半導体領域であるnバッファ領域8と、低濃度n型半導体領域であるn−ドリフト領域10と、p型半導体領域であるp電界進展防止領域36と、n型半導体領域であるnバリア領域12と、p型半導体領域であるpアノード領域14が順に積層されている。半導体基板34の上側表面には、n型半導体領域であるnピラー領域16が、所定の間隔を隔てて複数形成されている。nピラー領域16は、pアノード領域14を貫通して、nバリア領域12の上側表面まで達するように形成されている。また、半導体基板34の上側には、複数のトレンチ44が所定の間隔で形成されている。それぞれのトレンチ44は、pアノード領域14の上側表面からnバリア領域12とp電界進展防止領域36を貫通してn−ドリフト領域10の内部まで達している。トレンチ44の内部には、絶縁膜46によって被覆されたトレンチ電極48が充填されている。また、pアノード領域14の上側表面には、高濃度p型半導体領域であるp+コンタクト領域18が所定の間隔を隔てて複数形成されている。
図8に示すように、本実施例のダイオード62は、実施例4のダイオード52とほぼ同様の構成を備えている。本実施例のダイオード62では、n+カソード領域6に、高濃度p型半導体領域であるp+カソードショート領域64が、所定の間隔を隔てて複数形成されている点で、実施例4のダイオード52と異なる。本実施例では、p+カソードショート領域64の不純物濃度は1×1017〜5×1020[cm-3]程度である。
図13に示すように、本実施例の半導体装置72は、実施例3のダイオード42とほぼ同様の構成を備えている。半導体装置72では、pアノード領域14の上側表面において、トレンチ44に隣接する箇所に、高濃度n型半導体領域であるn+エミッタ領域74が形成されている。本実施例では、n+エミッタ領域74の不純物濃度は1×1017〜5×1020[cm-3]程度である。n+エミッタ領域74は、アノード電極22とオーミック接合によって接合している。
図14に示すように、本実施例の半導体装置82は、実施例4のダイオード52とほぼ同様の構成を備えている。半導体装置82では、pアノード領域14の上側表面において、トレンチ44に隣接する箇所に、n+エミッタ領域74が形成されている。n+エミッタ領域74は、アノード電極22とオーミック接合によって接合している。
図15に示すように、本実施例の半導体装置102は、シリコンの半導体基板104を用いて形成されている。半導体装置102は、IGBT領域106と、ダイオード領域108を備えている。IGBT領域106において、半導体基板104は、高濃度p型半導体領域であるp+コレクタ領域110と、n型半導体領域であるnバッファ領域112と、低濃度n型半導体領域であるn−ドリフト領域114と、n型半導体領域であるnバリア領域116と、p型半導体領域であるpボディ領域118が順に積層されている。本実施例では、p+コレクタ領域110の不純物濃度は1×1017〜5×1020[cm-3]程度であり、nバッファ領域112の不純物濃度は1×1016〜1×1019[cm-3]程度であり、n−ドリフト領域114の不純物濃度は1×1012〜1×1015[cm-3]程度であり、nバリア領域116の不純物濃度は1×1015〜1×1018[cm-3]程度であり、pボディ領域118の不純物濃度は1×1016〜1×1019[cm-3]程度である。また、nバリア領域116の厚みは0.5〜3.0[μm]程度である。ダイオード領域108において、半導体基板104は、高濃度n型半導体領域であるn+カソード領域120と、nバッファ領域112と、n−ドリフト領域114と、nバリア領域122と、p型半導体領域であるpアノード領域124が順に積層されている。本実施例では、n+カソード領域120の不純物濃度は1×1017〜5×1020[cm-3]程度であり、nバリア領域122の不純物濃度は1×1015〜1×1018[cm-3]程度であり、pアノード領域124の不純物濃度は1×1016〜1×1019[cm-3]程度である。また、nバリア領域122の厚みは0.5〜3.0[μm]程度である。半導体基板4の上側には、複数のトレンチ126が所定の間隔で形成されている。
図18に示すように、本実施例の半導体装置162は、実施例8の半導体装置102とほぼ同様の構成を備えている。半導体装置162は、シリコンの半導体基板164を用いて形成されている。半導体基板164は、実施例8の半導体基板104とほぼ同様の構成を備えている。半導体基板164では、IGBT領域106において、n−ドリフト領域114とnバリア領域116の間に、p型半導体領域であるp電界進展防止領域166が形成されており、ダイオード領域108において、n−ドリフト領域114とnバリア領域122の間に、p型半導体領域であるp電界進展防止領域168が形成されている。p電界進展防止領域166およびp電界進展防止領域168の不純物濃度は1×1015〜1×1019[cm-3]程度である。また、p電界進展防止領域166およびp電界進展防止領域168の厚みは0.5〜3.0[μm]程度である。IGBT領域106において、トレンチ126は、pボディ領域118の上側表面からnバリア領域116およびp電界進展防止領域166を貫通して、n−ドリフト領域114の内部まで達している。ダイオード領域108において、トレンチ126は、pアノード領域124の上側表面からnバリア領域122およびp電界進展防止領域168を貫通して、n−ドリフト領域114の内部まで達している。
図20に示すように、本実施例の半導体装置172は、実施例8の半導体装置102とほぼ同様の構成を備えている。本実施例の半導体装置172では、ダイオード領域108のn+カソード領域120に、高濃度p型半導体領域であるp+カソードショート領域174が、所定の間隔を隔てて複数形成されている点で、実施例8の半導体装置102と異なる。本実施例では、p+カソードショート領域174の不純物濃度は1×1017〜5×1020[cm-3]程度である。本実施例の半導体装置172によれば、順バイアスの印加時において、n+カソード領域120からn−ドリフト領域114への電子の注入が抑制されているので、実施例8の半導体装置102に比べて、逆回復電流をさらに小さくし、逆回復時間をさらに短くすることができる。本実施例の半導体装置172によれば、さらにスイッチング損失を小さくすることが出来る。
図21に示すように、本実施例の半導体装置182は、実施例9の半導体装置162とほぼ同様の構成を備えている。本実施例の半導体装置182では、ダイオード領域108のn+カソード領域120に、p+カソードショート領域174が、所定の間隔を隔てて複数形成されている点で、実施例9の半導体装置162と異なる。本実施例の半導体装置182によれば、順バイアスの印加時において、n+カソード領域120からn−ドリフト領域114への電子の注入が抑制されているので、実施例9の半導体装置162に比べて、逆回復電流をさらに小さくし、逆回復時間をさらに短くすることができる。本実施例の半導体装置182によれば、さらにスイッチング損失を小さくすることが出来る。
図22に示すように、本実施例の半導体装置202は、シリコンの半導体基板204を用いて形成されている。半導体基板204は、高濃度n型半導体領域であるn+カソード領域206と、n型半導体領域であるnバッファ領域208と、低濃度n型半導体領域であるn−ドリフト領域210が順に積層されている。本実施例では、n+カソード領域206の不純物濃度は1×1017〜5×1020[cm-3]程度であり、nバッファ領域208の不純物濃度は1×1016〜1×1019[cm-3]程度であり、n−ドリフト領域210の不純物濃度は1×1012〜1×1015[cm-3]程度である。
図24に示すように、本実施例の半導体装置232は、実施例12の半導体装置202とほぼ同様の構成を備えている。本実施例の半導体装置232も、実施例12の半導体装置202と同様に、縦型のMOSFETの構造を有している。本実施例の半導体装置232では、n−ドリフト領域210とnバリア領域212の間に、p型半導体領域であるp電界進展防止領域234が形成されている。p電界進展防止領域234の不純物濃度は1×1015〜1×1019[cm-3]程度である。また、p電界進展防止領域234厚さは0.5〜3.0[μm]程度である。
図25に示すように、本実施例の半導体装置242は、実施例12の半導体装置202とほぼ同様の構成を備えている。本実施例の半導体装置242では、n+カソード領域206において、高濃度p型半導体領域であるp+コレクタ領域244が部分的に形成されている。本実施例では、p+コレクタ領域244の不純物濃度は1×1017〜5×1020[cm-3]程度である。
図26に示すように、本実施例の半導体装置252は、実施例14の半導体装置242とほぼ同様の構成を備えている。本実施例の半導体装置252では、n−ドリフト領域210とnバリア領域212の間に、p型半導体領域であるp電界進展防止領域234が形成されている。p電界進展防止領域234の不純物濃度は1×1015〜1×1019[cm-3]程度である。また、p電界進展防止領域234厚さは0.5〜3.0[μm]程度である。半導体装置252は、プレーナ型のIGBTとフリーホイーリングダイオードが逆並列に接続された構造を有している。
Claims (17)
- カソード電極と、第1導電型の半導体からなるカソード領域と、前記カソード領域よりも濃度が低い第1導電型の半導体からなるドリフト領域と、第2導電型の半導体からなるアノード領域と、アノード電極を備えるダイオードであって、
前記ドリフト領域が、前記アノード領域と前記アノード電極の間に介在する界面とは別に形成されたショットキー接合界面を介して、前記アノード電極に接続しており、
前記ショットキー接合界面が、前記アノード領域と前記アノード電極の間に介在する界面よりも、前記アノード電極側へ突出しており、
前記ドリフト領域と前記アノード領域の間に形成された、前記ドリフト領域よりも濃度が高い第1導電型の半導体からなるバリア領域と、
前記バリア領域と前記アノード電極を接続するように形成された、前記バリア領域よりも濃度が高い第1導電型の半導体からなるピラー領域をさらに備えており、
前記ピラー領域が、前記アノード電極側から前記アノード領域を貫通して前記バリア領域まで達するように形成されており、
前記ピラー領域と前記アノード電極の間に、前記ショットキー接合界面が形成されていることを特徴とするダイオード。 - 前記アノード領域と前記アノード電極の間に、前記アノード領域よりも濃度が高い第2導電型の半導体からなるアノードコンタクト領域をさらに備えており、
前記ピラー領域と前記アノードコンタクト領域の間に、絶縁領域が形成されていることを特徴とする請求項1のダイオード。 - 前記バリア領域と前記ドリフト領域の間に形成された、第2導電型の半導体からなる電界進展防止領域をさらに備えていることを特徴とする請求項1または2のダイオード。
- カソード電極と、第1導電型の半導体からなるカソード領域と、前記カソード領域よりも濃度が低い第1導電型の半導体からなるドリフト領域と、第2導電型の半導体からなるアノード領域と、アノード電極を備えるダイオードであって、
前記ドリフト領域が、前記アノード領域と前記アノード電極の間に介在する界面とは別に形成されたショットキー接合界面を介して、前記アノード電極に接続しており、
前記ショットキー接合界面が、前記アノード領域と前記アノード電極の間に介在する界面よりも、前記アノード電極側へ突出しており、
前記アノード領域と前記アノード電極の間に、前記アノード領域よりも濃度が高い第2導電型の半導体からなるアノードコンタクト領域をさらに備えており、
前記ピラー領域と前記アノードコンタクト領域の間に、絶縁領域が形成されていることを特徴とするダイオード。 - カソード電極と、第1導電型の半導体からなるカソード領域と、前記カソード領域よりも濃度が低い第1導電型の半導体からなるドリフト領域と、第2導電型の半導体からなるアノード領域と、アノード電極を備えるダイオードであって、
前記ドリフト領域が、前記アノード領域と前記アノード電極の間に介在する界面とは別に形成されたショットキー接合界面を介して、前記アノード電極に接続しており、
前記ショットキー接合界面が、前記アノード領域と前記アノード電極の間に介在する界面よりも、前記アノード電極側へ突出しており、
前記バリア領域と前記ドリフト領域の間に形成された、第2導電型の半導体からなる電界進展防止領域をさらに備えていることを特徴とするダイオード。 - 前記アノード領域から前記ドリフト領域まで達するトレンチが形成されており、
前記トレンチの内部に絶縁膜で被覆されたトレンチ電極が形成されていることを特徴とする請求項1から5の何れか一項のダイオード。 - 前記カソード領域に部分的に形成された、第2導電型の半導体からなるカソードショート領域をさらに備えていることを特徴とする請求項1から6の何れか一項のダイオード。
- 請求項1から7の何れか一項のダイオードとIGBTが一体化された半導体装置であって、
前記IGBTが、コレクタ電極と、第2導電型の半導体からなるコレクタ領域と、前記ドリフト領域から連続しており、第1導電型の半導体からなる第2ドリフト領域と、第2導電型の半導体からなるボディ領域と、第1導電型の半導体からなるエミッタ領域と、エミッタ電極と、前記エミッタ領域と前記第2ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向するゲート電極を備えており、
前記第2ドリフト領域が、前記ボディ領域と前記エミッタ電極の間に介在する界面とは別に形成された第2ショットキー接合界面を介して、前記エミッタ電極に接続しており、
前記第2ショットキー接合界面が、前記ボディ領域と前記エミッタ電極の間に介在する界面よりも、前記エミッタ電極側へ突出しており、
前記IGBTが、前記第2ドリフト領域と前記ボディ領域の間に形成された、前記第2ドリフト領域よりも濃度が高い第1導電型の半導体からなる第2バリア領域と、
前記第2バリア領域と前記エミッタ電極を接続するように形成された、前記第2バリア領域よりも濃度が高い第1導電型の半導体からなる第2ピラー領域をさらに備えており、
前記第2ピラー領域が、前記エミッタ電極側から前記ボディ領域を貫通して前記第2バリア領域まで達するように形成されており、
前記第2ピラー領域と前記エミッタ電極の間に、前記第2ショットキー接合界面が形成されていることを特徴とする半導体装置。 - 前記ボディ領域と前記エミッタ電極の間に、前記ボディ領域よりも濃度が高い第2半導体からなるボディコンタクト領域をさらに備えており、
前記第2ピラー領域と前記ボディコンタクト領域の間に、絶縁領域が形成されていることを特徴とする請求項8の半導体装置。 - 前記第2バリア領域と前記第2ドリフト領域の間に形成された、第2導電型の半導体からなる第2電界進展防止領域をさらに備えることを特徴とする請求項8または9の半導体装置。
- 請求項1から7の何れか一項のダイオードとIGBTが一体化された半導体装置であって、
前記IGBTが、コレクタ電極と、第2導電型の半導体からなるコレクタ領域と、前記ドリフト領域から連続しており、第1導電型の半導体からなる第2ドリフト領域と、第2導電型の半導体からなるボディ領域と、第1導電型の半導体からなるエミッタ領域と、エミッタ電極と、前記エミッタ領域と前記第2ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向するゲート電極を備えており、
前記第2ドリフト領域が、前記ボディ領域と前記エミッタ電極の間に介在する界面とは別に形成された第2ショットキー接合界面を介して、前記エミッタ電極に接続しており、
前記第2ショットキー接合界面が、前記ボディ領域と前記エミッタ電極の間に介在する界面よりも、前記エミッタ電極側へ突出しており、
前記ボディ領域と前記エミッタ電極の間に、前記ボディ領域よりも濃度が高い第2半導体からなるボディコンタクト領域をさらに備えており、
前記第2ピラー領域と前記ボディコンタクト領域の間に、絶縁領域が形成されていることを特徴とする半導体装置。 - 請求項1から7の何れか一項のダイオードとIGBTが一体化された半導体装置であって、
前記IGBTが、コレクタ電極と、第2導電型の半導体からなるコレクタ領域と、前記ドリフト領域から連続しており、第1導電型の半導体からなる第2ドリフト領域と、第2導電型の半導体からなるボディ領域と、第1導電型の半導体からなるエミッタ領域と、エミッタ電極と、前記エミッタ領域と前記第2ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向するゲート電極を備えており、
前記第2ドリフト領域が、前記ボディ領域と前記エミッタ電極の間に介在する界面とは別に形成された第2ショットキー接合界面を介して、前記エミッタ電極に接続しており、
前記第2ショットキー接合界面が、前記ボディ領域と前記エミッタ電極の間に介在する界面よりも、前記エミッタ電極側へ突出しており、
前記第2バリア領域と前記第2ドリフト領域の間に形成された、第2導電型の半導体からなる第2電界進展防止領域をさらに備えることを特徴とする半導体装置。 - ドレイン電極と、第1導電型の半導体からなるドレイン領域と、前記ドレイン領域よりも濃度が低い第1導電型の半導体からなるドリフト領域と、第2導電型の半導体からなるボディ領域と、第1導電型の半導体からなるソース領域と、ソース電極と、前記ソース領域と前記ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向するゲート電極を備えるMOSFETであって、
前記ドリフト領域が、前記ボディ領域と前記ソース電極の間に介在する界面とは別に形成されたショットキー接合界面を介して、前記ソース電極に接続しており、
前記ショットキー接合界面が、前記ボディ領域と前記ソース電極の間に介在する界面よりも、前記ソース電極側へ突出しており、
前記ドリフト領域と前記ボディ領域の間に形成された、前記ドリフト領域よりも濃度が高い第1導電型の半導体からなるバリア領域と、
前記バリア領域と前記ソース電極を接続するように形成された、前記バリア領域よりも濃度が高い第1導電型の半導体からなるピラー領域をさらに備えており、
前記ピラー領域が、前記ソース電極側から前記ボディ領域を貫通して前記バリア領域まで達するように形成されており、
前記ピラー領域と前記ソース電極の間に、前記ショットキー接合界面が形成されていることを特徴とするMOSFET。 - 前記ボディ領域と前記ソース電極の間に、前記ボディ領域よりも濃度が高い第2導電型の半導体からなるボディコンタクト領域をさらに備えており、
前記ピラー領域と前記ボディコンタクト領域の間に、絶縁領域が形成されていることを特徴とする請求項13のMOSFET。 - 前記バリア領域と前記ドリフト領域の間に形成された、第2導電型の半導体からなる電界進展防止領域をさらに備えていることを特徴とする請求項13または14のMOSFET。
- ドレイン電極と、第1導電型の半導体からなるドレイン領域と、前記ドレイン領域よりも濃度が低い第1導電型の半導体からなるドリフト領域と、第2導電型の半導体からなるボディ領域と、第1導電型の半導体からなるソース領域と、ソース電極と、前記ソース領域と前記ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向するゲート電極を備えるMOSFETであって、
前記ドリフト領域が、前記ボディ領域と前記ソース電極の間に介在する界面とは別に形成されたショットキー接合界面を介して、前記ソース電極に接続しており、
前記ショットキー接合界面が、前記ボディ領域と前記ソース電極の間に介在する界面よりも、前記ソース電極側へ突出しており、
前記ボディ領域と前記ソース電極の間に、前記ボディ領域よりも濃度が高い第2導電型の半導体からなるボディコンタクト領域をさらに備えており、
前記ピラー領域と前記ボディコンタクト領域の間に、絶縁領域が形成されていることを特徴とするMOSFET。 - ドレイン電極と、第1導電型の半導体からなるドレイン領域と、前記ドレイン領域よりも濃度が低い第1導電型の半導体からなるドリフト領域と、第2導電型の半導体からなるボディ領域と、第1導電型の半導体からなるソース領域と、ソース電極と、前記ソース領域と前記ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向するゲート電極を備えるMOSFETであって、
前記ドリフト領域が、前記ボディ領域と前記ソース電極の間に介在する界面とは別に形成されたショットキー接合界面を介して、前記ソース電極に接続しており、
前記ショットキー接合界面が、前記ボディ領域と前記ソース電極の間に介在する界面よりも、前記ソース電極側へ突出しており、
前記バリア領域と前記ドリフト領域の間に形成された、第2導電型の半導体からなる電界進展防止領域をさらに備えていることを特徴とするMOSFET。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012092992A JP5753814B2 (ja) | 2012-04-16 | 2012-04-16 | ダイオード、半導体装置およびmosfet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012092992A JP5753814B2 (ja) | 2012-04-16 | 2012-04-16 | ダイオード、半導体装置およびmosfet |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013222798A JP2013222798A (ja) | 2013-10-28 |
JP5753814B2 true JP5753814B2 (ja) | 2015-07-22 |
Family
ID=49593576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012092992A Expired - Fee Related JP5753814B2 (ja) | 2012-04-16 | 2012-04-16 | ダイオード、半導体装置およびmosfet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5753814B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9520465B2 (en) | 2011-07-27 | 2016-12-13 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Diode, semiconductor device, and MOSFET |
JP6158058B2 (ja) * | 2013-12-04 | 2017-07-05 | 株式会社東芝 | 半導体装置 |
JP5918288B2 (ja) * | 2014-03-03 | 2016-05-18 | トヨタ自動車株式会社 | 半導体装置 |
JP6112071B2 (ja) * | 2014-06-19 | 2017-04-12 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP6135636B2 (ja) * | 2014-10-17 | 2017-05-31 | トヨタ自動車株式会社 | 半導体装置 |
JP6164201B2 (ja) * | 2014-11-17 | 2017-07-19 | トヨタ自動車株式会社 | 半導体装置 |
CN105044581B (zh) * | 2015-03-30 | 2018-02-13 | 国家电网公司 | 一种SiC IGBT串联阀组动态均压特性和反向恢复特性的测试方法及测试电路 |
CN109564943B (zh) | 2017-02-13 | 2022-06-24 | 富士电机株式会社 | 半导体装置 |
JP6884235B2 (ja) | 2018-02-09 | 2021-06-09 | 三菱電機株式会社 | 電力用半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11112005A (ja) * | 1997-10-01 | 1999-04-23 | Ngk Insulators Ltd | 半導体装置 |
JP2008066708A (ja) * | 2006-08-09 | 2008-03-21 | Toshiba Corp | 半導体装置 |
JP5092312B2 (ja) * | 2006-08-10 | 2012-12-05 | 株式会社デンソー | ダイオード |
-
2012
- 2012-04-16 JP JP2012092992A patent/JP5753814B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013222798A (ja) | 2013-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5919121B2 (ja) | ダイオードおよび半導体装置 | |
JP5981859B2 (ja) | ダイオード及びダイオードを内蔵する半導体装置 | |
JP6011696B2 (ja) | ダイオード、半導体装置およびmosfet | |
JP5753814B2 (ja) | ダイオード、半導体装置およびmosfet | |
JP5787853B2 (ja) | 電力用半導体装置 | |
JP5922886B2 (ja) | ダイオードおよび半導体装置 | |
JP6063915B2 (ja) | 逆導通igbt | |
JP6053050B2 (ja) | 逆導通igbt | |
JP2013051345A (ja) | ダイオード、半導体装置およびmosfet | |
JP5706275B2 (ja) | ダイオード、半導体装置およびmosfet | |
JP5781383B2 (ja) | パワー半導体デバイス | |
US10490655B2 (en) | Insulated gate bipolar transistor (IGBT) with high avalanche withstand | |
TW201810386A (zh) | 半導體裝置 | |
JP6077309B2 (ja) | ダイオード及びダイオードを内蔵した半導体装置 | |
US9613951B2 (en) | Semiconductor device with diode | |
JP2016149429A (ja) | 逆導通igbt | |
KR101994728B1 (ko) | 전력 반도체 소자 | |
JP2017139415A (ja) | 半導体装置 | |
KR20160111306A (ko) | 반도체 장치 | |
US9147757B2 (en) | Power semiconductor device and method for manufacturing the same | |
JP2009182205A (ja) | 半導体装置 | |
JP2017199721A (ja) | 半導体装置 | |
JP2017199723A (ja) | 半導体装置 | |
KR20150076815A (ko) | 전력 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5753814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |