JP2024073632A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024073632A
JP2024073632A JP2024044180A JP2024044180A JP2024073632A JP 2024073632 A JP2024073632 A JP 2024073632A JP 2024044180 A JP2024044180 A JP 2024044180A JP 2024044180 A JP2024044180 A JP 2024044180A JP 2024073632 A JP2024073632 A JP 2024073632A
Authority
JP
Japan
Prior art keywords
region
trench portion
semiconductor substrate
dummy
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024044180A
Other languages
English (en)
Inventor
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017154283A external-priority patent/JP7251914B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2024073632A publication Critical patent/JP2024073632A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】トレンチ部の底部近傍へのキャリア集中を抑制する半導体装置を提供する。【解決手段】半導体装置１００は、半導体基板１０と、半導体基板１０に形成された第１導電型のドリフト領域１８と、半導体基板１０の上面とドリフト領域１８との間に形成された第２導電型のベース領域１４と、半導体基板１０の上面から深さ方向に延伸して形成されたダミートレンチ部３０及びゲートトレンチ部４０と、を備える。ゲートトレンチ部４０の下端は、半導体基板１０の深さ方向Ｚにおいて、ダミートレンチ部３０の下端よりも深い。ダミートレンチ部３０は、上面視においてゲートトレンチ部４０よりも半導体装置１００の端部まで延伸して設けられる。【選択図】図５

Description

本発明は、半導体装置に関する。
ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等を含む半導体装置が知られている（例えば、特許文献１参照）。半導体装置には、ダミートレンチを設ける場合がある。
特許文献１ 国際公開２００５／１０９５２１号パンフレット
トレンチ部の底部近傍へのキャリア集中を抑制することが望ましい。
本発明の第１の態様においては、半導体基板と、前記半導体基板に形成された第１導電型のドリフト領域と、前記半導体基板において、前記半導体基板の上面と前記ドリフト領域との間に形成された第２導電型のベース領域と、前記半導体基板において、前記半導体基板の上面から深さ方向に延伸して形成された第１トレンチ部および第２トレンチ部とを備える半導体装置を提供する。前記第１トレンチ部の下端は、前記半導体基板の深さ方向において、前記第２トレンチ部の下端よりも深くてよい。前記第１トレンチ部は、上面視において前記第２トレンチ部よりも前記半導体装置の端部まで延伸して設けられてよい。
本発明の第２の態様においては、半導体基板と、前記半導体基板に形成された第１導電型のドリフト領域と、前記半導体基板において、前記半導体基板の上面と前記ドリフト領域との間に形成された第２導電型のベース領域と、前記半導体基板において、前記半導体基板の上面から深さ方向に延伸して形成された第１トレンチ部および第２トレンチ部とを備える半導体装置を提供する。前記第１トレンチ部および前記第２トレンチ部は、予め定められた延伸方向に延伸し、前記延伸方向と異なる配列方向に配列されてよい。前記第１トレンチ部の前記配列方向における幅は、前記第２トレンチ部の前記配列方向における幅よりも広くてよい。前記第１トレンチ部は、上面視において前記第２トレンチ部よりも前記半導体装置の端部まで延伸して設けられてよい。
上記いずれかの半導体装置において、前記ベース領域の下端と前記第２トレンチ部の下端との深さ方向における第１距離は、前記ベース領域の下端と前記第１トレンチ部の下端との深さ方向における第２距離の半分以下であってよい。
上記いずれかの半導体装置において、前記半導体基板の上面の上方に設けられた第１上面電極および第２上面電極を備えてよい。
上記いずれかの半導体装置において、前記第１トレンチ部は、第１絶縁膜および、前記第１上面電極に電気的に接続された第１導電部を有してよい。
上記いずれかの半導体装置において、前記第２トレンチ部は、第２絶縁膜および、前記第２上面電極に電気的に接続された第２導電部を有してよい。
上記いずれかの半導体装置において、前記第１トレンチ部の側壁における前記第１絶縁膜の膜厚は、前記第１トレンチ部の下端における前記第１絶縁膜の膜厚よりも薄くてよい。
上記いずれかの半導体装置において、前記第２トレンチ部の側壁における前記第２絶縁膜の膜厚は、前記第２トレンチ部の下端における前記第２絶縁膜の膜厚よりも薄くてよい。
上記いずれかの半導体装置において、前記第１トレンチ部の下端における前記第１絶縁膜の膜厚は、前記第２トレンチ部の下端における前記第２絶縁膜の膜厚よりも薄くてよい。
上記いずれかの半導体装置において、当該半導体装置は、ＩＧＢＴまたはＭＯＳＦＥＴであるトランジスタを設けた第１領域と、ダイオードを設けた第２領域と、第１領域と第２領域の間の前記ベース領域にチャネルが形成されない領域である第３領域とを含む半導体チップであってよい。
本発明の第３の態様においては、半導体基板と、前記半導体基板に形成された第１導電型のドリフト領域と、前記半導体基板において、前記半導体基板の上面と前記ドリフト領域との間に形成された第２導電型のベース領域と、前記半導体基板において、前記半導体基板の上面から深さ方向に延伸して形成された第１トレンチ部、第２トレンチ部および第３トレンチ部と、前記半導体基板に形成され、前記第１トレンチ部を有する第１領域と、前記半導体基板に形成され、第３領域を介して前記第１領域に隣接する第２領域と、を備える半導体装置を提供する。前記第３領域は、前記第２トレンチ部と、前記第２トレンチ部とトレンチ深さまたはトレンチ幅の少なくとも一方が異なる前記第３トレンチ部と、に挟まれたメサ部を有してよい。
上記いずれかの半導体装置において、前記半導体基板の上面の上方に設けられた第１上面電極および第２上面電極を備えてよい。
上記いずれかの半導体装置において、前記第１トレンチ部は、第１絶縁膜および、前記第１上面電極に電気的に接続された第１導電部を有してよい。
上記いずれかの半導体装置において、前記第２トレンチ部は、第２絶縁膜および、前記第２上面電極に電気的に接続された第２導電部を有してよい。
上記いずれかの半導体装置において、前記第３トレンチ部は、第３絶縁膜および、前記第２上面電極に電気的に接続された第３導電部を有してよい。
上記いずれかの半導体装置において、前記半導体基板の深さ方向における、前記第３トレンチ部の下端の位置は、前記第２トレンチ部の下端の位置よりも深くてよい。
上記いずれかの半導体装置において、前記半導体基板の上面の上方に設けられた第１上面電極および第２上面電極を備えてよい。前記第１トレンチ部は、第１絶縁膜および、前記第１上面電極に電気的に接続された第１導電部を有してよい。前記第２トレンチ部は、第２絶縁膜および、前記第２上面電極に電気的に接続された第２導電部を有してよい。前記第３トレンチ部は、第３絶縁膜および、前記第２上面電極に電気的に接続された第３導電部を有してよい。
上記いずれかの半導体装置において、トレンチ配列方向における前記第３トレンチ部の幅は、前記第２トレンチ部の幅よりも広くてよい。
上記いずれかの半導体装置において、前記第１領域は、ＩＧＢＴまたはＭＯＳＦＥＴであるトランジスタを設けた領域であってよい。
上記いずれかの半導体装置において、前記第２領域は、ダイオードを設けた領域であってよい。
上記いずれかの半導体装置において、前記第３領域は、第１領域と第２領域の間の前記ベース領域にチャネルが形成されない領域であってよい。
上記いずれかの半導体装置において、前記半導体基板のおもて面に、前記ドリフト領域よりもドーピング濃度の高い第１導電型の高濃度領域を備えてよい。前記高濃度領域は、前記第２上面電極と接してよい。
上記いずれかの半導体装置における前記半導体基板において、前記ドリフト領域と前記ベース領域との間に形成され、前記ドリフト領域よりもドーピング濃度が高い第１導電型の蓄積領域を備えてよい。
上記いずれかの半導体装置において、前記半導体基板は、炭化珪素半導体基板であってよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。 図１におけるａ－ａ断面の一例を示す図である。 ゲートトレンチ部４０およびダミートレンチ部３０の近傍を拡大した断面図である。 図１におけるａ－ａ断面の他の例を示す図である。 図１におけるａ－ａ断面の他の例を示す図である。 図１におけるａ－ａ断面の他の例を示す図である。 図６に示した蓄積領域１６の深さ方向におけるドーピング濃度分布の一例を示す図である。 図１におけるａ－ａ断面の他の例を示す図である。 図８に示したゲートトレンチ部４０およびダミートレンチ部３０の近傍を拡大した断面図である。 図１におけるａ－ａ断面の他の例を示す図である。 図１０に示したゲート隣接領域７２およびダミー隣接領域７４におけるドーピング濃度分布の一例を示す図である。 ゲート隣接領域７２およびダミー隣接領域７４におけるドーピング濃度分布の他の例を示す図である。 ダミートレンチ部３０に挟まれた蓄積領域１６の構造例を示す図である。 半導体装置１００の上面の他の例を部分的に示す図である。 図１４に示した半導体装置１００のｂ－ｂ断面の一例を示す図である。 境界部９０のメサ部９４の一例を示す図である。 境界部９０のメサ部９４の他の例を示す図である。 境界部９０のメサ部９４の他の例を示す図である。 境界部９０のメサ部９４の他の例を示す図である。 半導体装置１００のｂ－ｂ断面の他の例を示す図である。 半導体装置１００のｂ－ｂ断面の他の例を示す図である。 境界部９０のメサ部９４の一例を示す図である。 境界部９０のメサ部９４の他の例を示す図である。 境界部９０のメサ部９４の他の例を示す図である。 境界部９０のメサ部９４の他の例を示す図である。 境界部９０のメサ部９４の他の例を示す図である。 境界部９０のメサ部９４の他の例を示す図である。 半導体装置１００のｂ－ｂ断面の他の例を示す図である。 トレンチ部の一例を示す図である。 トレンチ部の他の例を示す図である。 トレンチ部の他の例を示す図である。 トレンチ部の他の例を示す図である。 本発明の実施形態に係る半導体装置２００の一例を示す上面図である。 半導体装置２００のｃ－ｃ断面の一例を示す図である。 半導体装置２００のｃ－ｃ断面の他の例を示す図である。 本発明の実施形態に係る半導体装置３００の一例を示す上面図である。 半導体装置３００のｄ－ｄ断面の一例を示す図である。 半導体装置３００のｄ－ｄ断面の他の例を示す図である。 半導体装置３００のｅ－ｅ断面の一例を示す図である。 本発明の実施形態に係る半導体装置４００の一例を示す上面図である。 半導体装置４００のｆ－ｆ断面の一例を示す図である。 半導体装置４００のｆ－ｆ断面の他の例を示す図である。 半導体装置４００のｇ－ｇ断面の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向に限定されない。本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。半導体基板の深さ方向をＺ軸とする。
本明細書においては「エミッタ」、「コレクタ」の用語を用いているが、半導体装置はＩＧＢＴに限定されない。ＭＯＳＦＥＴ等のトランジスタにおける「ソース」および「ドレイン」も、本明細書における「エミッタ」および「コレクタ」の用語の範囲に含まれ得る。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
図１は、本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。本例の半導体装置１００は、ＩＧＢＴ等のトランジスタを含む半導体チップである。図１においてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。
また、図１においては半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んで耐圧構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。耐圧構造部は、半導体基板の上面側の電界集中を緩和する。耐圧構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置１００は、半導体基板の内部に形成されたゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５、蓄積領域１６およびウェル領域１１を備える。蓄積領域１６は、半導体基板の上面には露出しない。図１では、半導体基板の上面と平行なＸＹ面内において蓄積領域１６が形成される領域を、破線で示している。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート電極４６を備える。エミッタ電極５２およびゲート電極４６は互いに分離して設けられる。
エミッタ電極５２およびゲート電極４６と、半導体基板の上面との間には層間絶縁膜が形成されるが、図１では省略している。本例の層間絶縁膜には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が、当該層間絶縁膜を貫通して形成される。
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。本例のコンタクトホール５４は、それぞれのトレンチ部の間に形成されている。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部５７が設けられてよい。接続部５７は、半導体基板の上面に形成される。本例においてコンタクトホール５６は、Ｘ軸方向におけるダミートレンチ部３０の先端に配置される。接続部５７と半導体基板１０との間には、絶縁膜が設けられる。
ゲート電極４６は、コンタクトホール５５を通って、ゲート配線４５と接触する。ゲート配線４５は、不純物がドープされたポリシリコン等で形成される。ゲート配線４５は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲート配線４５は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲート配線４５は、コンタクトホール５５の下方から、ゲートトレンチ部４０の先端部４３まで形成される。ゲートトレンチ部４０の先端部４３においてゲート導電部は半導体基板の上面に露出しており、ゲート配線４５と接触する。ゲート配線４５と半導体基板１０との間には、絶縁膜が設けられる。
エミッタ電極５２およびゲート電極４６は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミまたはアルミシリコン合金で形成される。各電極は、アルミ等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、半導体基板の上面において所定の配列方向に沿って所定の間隔で配列される。図１における配列方向はＹ軸方向である。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って平行に延伸する２つの延伸部４１と、延伸部４１の先端において２つの延伸部４１を接続する先端部４３を有してよい。先端部４３の少なくとも一部は、半導体基板の上面において曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部４１の先端を接続することで、延伸部４１の端部における電界集中を緩和できる。
ゲートトレンチ部４０のそれぞれの延伸部４１の間には、１つ以上のダミートレンチ部３０が設けられる。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、２つの延伸部の先端を接続する先端部を有してよい。本例では、ゲートトレンチ部４０のそれぞれの延伸部４１の間に、２つの延伸部および先端部を有するダミートレンチ部３０が形成されている。他の例のダミートレンチ部３０は、先端部を有さずに直線形状であってもよい。ダミートレンチ部３０は、ゲート配線４５とは重ならない位置に設けられる。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。ウェル領域１１は、ゲート電極４６が設けられる側の活性領域の端部から、所定の範囲で形成される。本例のウェル領域１１はＰ＋型である。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート電極４６側の一部の領域はウェル領域１１に形成される。ダミートレンチ部３０の延伸方向の端の底は、ウェル領域１１に覆われていてよい。
半導体基板の内部において各トレンチ部に挟まれたメサ部には、ベース領域１４が形成される。ベース領域１４は、ウェル領域１１よりもドーピング濃度の低いＰ－型である。
メサ部のベース領域１４の上面には、ベース領域１４よりもドーピング濃度の高いＰ＋型のコンタクト領域１５が形成される。また、ベース領域１４の上面には、半導体基板よりもドーピング濃度が高いＮ＋型のエミッタ領域１２が選択的に形成される。
コンタクト領域１５およびエミッタ領域１２のそれぞれは、隣接する一方のトレンチ部から、他方のトレンチ部まで形成される。コンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｘ軸方向）に沿って、交互に半導体基板の上面に露出するように形成される。
他の例のメサ部には、コンタクト領域１５およびエミッタ領域１２が延伸方向に沿ってストライプ状に形成されていてもよい。例えばトレンチ部に隣接する領域にエミッタ領域１２が形成され、エミッタ領域１２に挟まれた領域にコンタクト領域１５が形成される。
コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。コンタクトホール５４は、ベース領域１４およびウェル領域１１に対応する領域には形成されない。
図２は、図１におけるａ－ａ断面の一例を示す図である。本例のａ－ａ断面は、ＹＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜２６、エミッタ電極５２およびコレクタ電極５８を有する。層間絶縁膜２６は、例えばボロンおよびリン等の不純物が添加されたシリケートガラスである。層間絶縁膜２６は、半導体基板１０の上面において選択的に形成される。エミッタ電極５２は、半導体基板１０および層間絶縁膜２６の上面に形成される。コレクタ電極５８は、半導体基板１０の下面に形成される。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。
半導体基板１０は、Ｎ－型のドリフト領域１８が形成される。本例のドリフト領域１８は、半導体基板１０のうち、エミッタ領域１２、ベース領域１４、蓄積領域１６、バッファ領域２０およびコレクタ領域２２が形成されずに残存した領域である。
半導体基板１０の上面と、ドリフト領域１８との間には、Ｐ－型のベース領域１４が形成される。ベース領域１４は、半導体基板１０の上面からボロン等のＰ型の不純物を注入することで形成されてよい。
ベース領域１４の上面には、Ｎ＋型のエミッタ領域１２が形成される。エミッタ領域１２は、半導体基板１０の上面からリン等のＮ型の不純物を注入することで形成されてよい。
ドリフト領域１８とベース領域１４との間には、Ｎ＋型の蓄積領域１６が形成される。蓄積領域１６は、半導体基板１０の上面から、リンまたはプロトン等のＮ型の不純物を注入することで形成されてよい。
本例においてゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面から、エミッタ領域１２、ベース領域１４および蓄積領域１６を貫通して形成される。本例のゲートトレンチ部４０およびダミートレンチ部３０の底部は、ドリフト領域１８内に配置される。なお、トレンチ部が不純物領域を貫通するとは、不純物領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間に不純物領域を形成したものも、トレンチ部が不純物領域を貫通しているものに含まれる。
バッファ領域２０は、ドリフト領域１８の下面側に形成される。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。バッファ領域２０の下面側には、Ｐ＋型のコレクタ領域２２が形成される。
ゲートトレンチ部４０は、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２に覆われている。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜２６により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層にチャネルが形成される。
本例のダミートレンチ部３０は、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチ部３０の内部に形成され、且つ、ダミー絶縁膜３２により覆われている。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、半導体基板１０の上面において層間絶縁膜２６により覆われる。
ダミートレンチ部３０を設けることで、キャリアの蓄積効果を高めて伝導度変調を促進し、オン電圧を低下させることができる。また、ゲートトレンチ部４０に対するダミートレンチ部３０の割合を調整することで、半導体装置１００のスイッチング速度を調整することができる。
なお、ゲート導電部４４に所定のオン電圧が印加されて半導体装置１００がターンオンすると、ダミートレンチ部３０の底部において、ダミー導電部３４とドリフト領域１８との間に逆バイアスが印加される。例えば、ターンオン時にドリフト領域１８における空乏層の幅が狭まっていき、空乏層の下端がダミートレンチ部３０の底部近傍となったときにおいて、ダミー導電部３４の電圧は接地電位であり、ダミートレンチ部３０の底部近傍における電圧は、所定の正の電圧である。
ダミートレンチ部３０の底部近傍において逆バイアスが印加されると、正孔がダミートレンチ部３０の底部近傍に集まり、Ｐ型の反転領域が形成される場合がある。Ｐ型の反転領域が形成されると、ドリフト領域１８に注入された正孔が反転領域およびベース領域１４を介してエミッタ側に抜けてしまい、ターンオン損失が増大してしまう。
これに対して半導体装置１００においては、蓄積領域１６およびダミートレンチ部３０の少なくとも一方が、ダミートレンチ部３０に隣接するＮ型の領域（本例ではドリフト領域１８および蓄積領域１６）に、Ｐ型の反転領域が形成されるのを抑制する抑制構造を有する。図２に示した例では、ダミートレンチ部３０が抑制構造を有する。
本例のダミートレンチ部３０においては、ダミー絶縁膜３２の膜厚が、ゲート絶縁膜４２の膜厚よりも厚い。ダミー絶縁膜３２の膜厚は、ダミー絶縁膜３２全体の平均膜厚を用いてよい。ダミー絶縁膜３２の膜厚は、Ｙ軸方向において、ダミー導電部３４と、ダミートレンチの側壁との間に形成されたダミー絶縁膜３２の平均膜厚であってもよい。
ゲート絶縁膜４２の膜厚は、ゲート絶縁膜４２全体の平均膜厚を用いてよい。ゲート絶縁膜４２の膜厚は、Ｙ軸方向において、ゲート導電部４４と、ゲートトレンチの側壁との間に形成されたゲート絶縁膜４２の平均膜厚であってもよい。
ダミー絶縁膜３２を厚く形成することで、ダミー導電部３４とドリフト領域１８との間の容量を小さくすることができ、ダミートレンチ部３０の底部近傍に集まる正孔を少なくできる。このため、ダミートレンチ部３０の底部近傍においてＰ型の反転領域が形成されるのを抑制できる。
図３は、ゲートトレンチ部４０およびダミートレンチ部３０の近傍を拡大した断面図である。ダミー絶縁膜３２の膜厚Ｔ１は、ゲート絶縁膜４２の膜厚Ｔ２の２倍以上であってよい。ダミー絶縁膜３２の膜厚Ｔ１は、ゲート絶縁膜４２の膜厚Ｔ２の３倍以上であってよく４倍以上であってもよい。
また、ダミー絶縁膜３２は一様な膜厚を有することが好ましい。一様な膜厚とは、例えば、一つのダミートレンチ部３０において、各位置におけるダミー絶縁膜３２の膜厚の誤差が±２０％の範囲であることを指す。誤差範囲は、±１０％の範囲であってもよい。例えば、ダミートレンチ部３０の側壁に形成されたダミー絶縁膜３２の膜厚Ｔ１と、底部に形成されたダミー絶縁膜３２の膜厚Ｔ２とは一様である。ただし、ダミートレンチ部３０の上端近傍は、トレンチの直径が変動しやすく、また、層間絶縁膜２６とダミー絶縁膜３２との境界も不明瞭なので、エミッタ領域１２の下端よりも下の領域において、ダミー絶縁膜３２が上述した一様な膜厚を有していればよい。ゲート絶縁膜４２も同様に、一様な膜厚を有してよい。
ダミー絶縁膜３２が一様な膜厚を有することで、ダミー絶縁膜３２の厚みが設計通りに形成できているかを検査しやすくなる。つまり、ダミー導電部３４と半導体基板１０との間に所定の試験電圧を印加して検査する場合において、ダミー絶縁膜３２の厚みが一様でないと、薄い領域が先に絶縁破壊されてしまい、厚い領域の膜厚が規定値となっているかを確認することが困難になる。これに対してダミー絶縁膜３２の全体を一様に厚くすることで、ダミー絶縁膜３２の厚みの検査が容易となり、Ｐ型の反転領域の形成を抑制できる程度の厚みのダミー絶縁膜３２が形成できているかを容易に確認できる。
ダミートレンチ部３０は、蓄積領域１６の下端１７よりも下側に突出して形成されてよい。ダミー導電部３４の下端３５は、蓄積領域１６の下端１７よりも下側に配置されてよい。他の例では、ダミー導電部３４の下端３５は、蓄積領域１６の下端よりも上側に配置されていてもよい。
図４は、図１におけるａ－ａ断面の他の例を示す図である。本例における半導体装置１００は、ダミートレンチ部３０の構造が、図２に示した例とは異なる。他の構造は、図２に示した例と同一であってよい。
本例のダミートレンチ部３０は、トレンチ内が絶縁材料で充填されている。絶縁材料は、トレンチの内壁を酸化または窒化して形成したダミー絶縁膜３２であってよく、ＣＶＤ法等により形成した絶縁膜であってよく、これらの複数種類の絶縁膜を含んでいてもよい。また、ダミートレンチ部３０のトレンチ内部には、導電材料が設けられていない。ただし、ダミートレンチ部３０のトレンチ内には、絶縁材料で囲まれた空洞が形成されていてもよい。ダミートレンチ部３０のトレンチ内を絶縁材料で充填することで、ダミートレンチ部３０の底部近傍に正孔が集まることを抑制できる。
図５は、図１におけるａ－ａ断面の他の例を示す図である。本例における半導体装置１００は、ダミートレンチ部３０の深さ方向（Ｚ軸方向）の長さが、図４に示した例とは異なる。他の構造は、図４に示した例と同一であってよい。
本例のダミートレンチ部３０は、図４に示した例と同様に、トレンチ内が絶縁材料で充填されている。図４に示したダミートレンチ部３０は、蓄積領域１６を貫通して形成されている。つまり図４に示したダミートレンチ部３０の下端は、蓄積領域１６の下端よりも下側に配置されている。
これに対して本例のダミートレンチ部３０は、蓄積領域１６を貫通していない。ダミートレンチ部３０の下端は、蓄積領域１６の下端よりも上側に配置されている。本例では、ダミートレンチ部３０の下端は、蓄積領域１６内に配置されている。ダミートレンチ部３０の下端を、高濃度のＮ＋型の蓄積領域１６内に配置することで、ダミートレンチ部３０の下端近傍にＰ型の反転領域が形成されることを更に抑制できる。
更なる他の例では、ダミートレンチ部３０が蓄積領域１６を貫通しつつ、深さ方向におけるダミートレンチ部３０の長さが、ゲートトレンチ部４０よりも短くてもよい。つまり、ダミートレンチ部３０の下端と蓄積領域１６との距離が、ゲートトレンチ部４０の下端と蓄積領域１６との距離よりも短い。このような構造によっても、ダミートレンチ部３０の下端近傍にＰ型の反転領域が形成されることを抑制できる。
図６は、図１におけるａ－ａ断面の他の例を示す図である。本例における半導体装置１００は、ダミートレンチ部３０の深さ方向における長さが、図２から図５に示した例とは異なる。他の構造は、図２から図５に示したいずれかの例と同一であってよい。
本例のダミートレンチ部３０は、エミッタ領域１２、ベース領域１４および蓄積領域１６を貫通して、ゲートトレンチ部４０よりも浅い位置まで形成されている。ゲートトレンチ部４０は、エミッタ領域１２、ベース領域１４および蓄積領域１６を貫通して、ダミートレンチ部３０よりも深い位置まで形成されている。
ダミートレンチ部３０のトレンチ内の構造は、図２から図５のいずれかの例と同一であってよく、他の構造を有していてもよい。図６に示すダミートレンチ部３０は、ダミー絶縁膜３２およびダミー導電部３４を有している。ダミー絶縁膜３２の膜厚は、ゲート絶縁膜４２の膜厚と同一であってよく、図２に示したように異なっていてもよい。
ダミートレンチ部３０を浅く形成することで、ダミートレンチ部３０の底部を、蓄積領域１６に近づけることができる。これにより、ダミートレンチ部３０の底部近傍に、Ｐ型の反転領域が形成されることを抑制できる。
ベース領域１４の下端と、ダミートレンチ部３０の下端との深さ方向における距離をＬ１とし、ベース領域１４の下端と、ゲートトレンチ部４０の下端との深さ方向における距離をＬ２とする。距離Ｌ１は、距離Ｌ２の３／４以下であってよく、２／３以下であってよく、半分以下であってよく、１／３以下であってよく、１／４以下であってもよい。
本例のダミートレンチ部３０は、Ｙ軸方向における幅が、ゲートトレンチ部４０よりも小さくてよい。これにより、浅いダミートレンチ部３０を容易に形成できる。なお、ダミー導電部３４のポリシリコンと、ゲート導電部４４のポリシリコンは、同一の工程で形成してよく、別の工程で形成してもよい。別の工程でポリシリコンを形成することで、深さの異なる各トレンチ内に形成したポリシリコンの高さ位置を容易に揃えることができる。ダミー導電部３４の上端と、ゲート導電部４４の上端とは、ともに半導体基板１０の上面と同一の高さ位置に配置されてよい。
ダミー導電部３４とゲート導電部４４とを別工程で形成する場合、一方の導電部を形成してから、他方のトレンチ部のトレンチを形成することが好ましい。これにより、他方のトレンチ内に、一方の導電部を形成するときに用いたレジスト等が残留することを防ぐことができる。
図７は、図６に示した蓄積領域１６の深さ方向におけるドーピング濃度分布の一例を示す図である。図７においては、ダミー導電部３４の下端３５およびダミートレンチ部３０の下端３３の、深さ方向における位置を合わせて示している。図７の横軸は、半導体基板１０の上面位置を基準とした深さ方向の位置を示しており、縦軸は、ドーピング濃度を対数で示している。
蓄積領域１６のドーピング濃度分布は、極大値を示すピーク１９を有する。本例では、半導体基板１０の深さ方向において、ピーク１９が、ダミー絶縁膜３２の下端３３と、ダミー導電部３４の下端３５との間に配置されている。ピーク１９は、ダミー絶縁膜３２の下端３３と、ダミー導電部３４の下端３５との間の中央に配置されてよく、当該中央よりも上側に配置されていてもよく、当該中央よりも下側に配置されていてもよい。
これにより、Ｎ型不純物の濃度がピークとなる位置を、ダミートレンチ部３０の底部近傍にできる。このため、ダミートレンチ部３０の底部近傍にＰ型の反転領域が形成されることを抑制できる。
なお、半導体基板１０の深さ方向において、蓄積領域１６の下端（すなわち、ドリフト領域１８との境界）が、ダミー導電部３４の下端３５と、ダミー絶縁膜３２の下端３３との間に配置されてよい。この場合、ダミートレンチ部３０が、蓄積領域１６を貫通する。なお、各実施例におけるそれぞれの部材が下側に凸の形状を有する場合、各部材の下端とは、凸形状の先端を指す。
図８は、図１におけるａ－ａ断面の他の例を示す図である。本例における半導体装置１００は、ダミートレンチ部３０におけるダミー絶縁膜３２の膜厚分布が、図２から図７に示した例とは異なる。他の構造は、図２から図７に示したいずれかの例と同一であってよい。本例では、ダミートレンチ部３０の底部におけるダミー絶縁膜３２が、ダミートレンチ部３０の側壁におけるダミー絶縁膜３２よりも厚い。
図９は、図８に示したゲートトレンチ部４０およびダミートレンチ部３０の近傍を拡大した断面図である。本例においてゲート絶縁膜４２は、一様な膜厚Ｔ３を有する。これに対して、ダミー絶縁膜３２は、側壁における膜厚Ｔ４よりも、底部における膜厚Ｔ５が大きい。膜厚Ｔ５は、膜厚Ｔ４の２倍以上であってよく、３倍以上であってもよい。膜厚Ｔ４は、膜厚Ｔ３と同一であってよい。
ダミートレンチ部３０の底部は、下側に凸の曲面形状を有してよい。この場合、ダミー絶縁膜３２の底部における膜厚Ｔ５は、凸形状の最下端における膜厚を用いてよい。また、ダミー絶縁膜３２の側壁における膜厚Ｔ４は、ベース領域１４に対向する範囲における平均膜厚を用いてよい。
このように、ダミートレンチ部３０の底部におけるダミー絶縁膜３２の膜厚を大きくすることで、ダミートレンチ部３０の底部近傍に正孔が集まることを抑制できる。このため、ダミートレンチ部３０の底部近傍にＰ型の反転領域が形成されることを抑制できる。
上述したように、図９に示したダミー絶縁膜３２の膜厚分布と、図６に示した浅く形成されたダミートレンチ部３０とを組み合わせてもよい。これにより、Ｐ型の反転領域が形成されるのを更に抑制できる。また、図７に示したドーピング濃度分布の構造を更に組み合わせてもよい。図９に示したように、ダミートレンチ部３０の底部におけるダミー絶縁膜３２の膜厚を大きくすることで、蓄積領域１６のドーピング濃度のピーク１９を、ダミー導電部３４の下端３５と、ダミー絶縁膜３２の下端３３との間に配置することが容易となる。
本例のダミートレンチ部３０の底部におけるダミー絶縁膜３２の下端は、蓄積領域１６の下端１７よりも下側に配置されている。また、ダミー導電部３４の下端３５は、蓄積領域１６の上端よりも下側に配置されている。ダミー導電部３４の下端３５は、蓄積領域１６の上端および下端の間に配置されてよい。他の例では、ダミー導電部３４の下端３５は、ベース領域１４の上端および下端の間に配置されていてよく、蓄積領域１６の下端１７よりも下側に配置されていてもよい。
図１０は、図１におけるａ－ａ断面の他の例を示す図である。本例における半導体装置１００は、蓄積領域１６の構造が、図２から図９に示した例とは異なる。他の構造は、図２から図９に示したいずれかの例と同一であってよい。
本例において、蓄積領域１６のうち、ダミートレンチ部３０に隣接する領域をダミー隣接領域７４とし、ゲートトレンチ部４０に隣接する領域をゲート隣接領域７２とする。Ｙ軸方向における蓄積領域１６の幅をＷとした場合に、ゲート隣接領域７２およびダミー隣接領域７４は、それぞれ対応するトレンチ部と接する位置から、Ｗ／４程度の幅を有する領域を指してよい。
本例では、ダミー隣接領域７４におけるドーピング濃度を半導体基板１０の深さ方向に積分した積分濃度は、ゲート隣接領域７２においてドーピング濃度を深さ方向に積分した積分濃度よりも高い。ダミー隣接領域７４における積分濃度は、ゲート隣接領域７２における積分濃度の１．５倍以上であってよく、２倍以上であってもよい。
図１０に示す例では、ダミー隣接領域７４は、ゲート隣接領域７２よりも深い位置まで形成されている。つまり、ダミー隣接領域７４は、深さ方向における長さが、ゲート隣接領域７２よりも長い。ダミー隣接領域７４の深さ方向における長さは、ゲート隣接領域７２の深さ方向における長さの１．５倍以上であってよく、２倍以上であってもよい。ダミー隣接領域７４の深さ方向における長さは、ダミートレンチ部３０に接している部分の長さを用いてよい。ゲート隣接領域７２の深さ方向における長さは、ゲートトレンチ部４０に接している部分の長さを用いてよい。これにより、ダミー隣接領域７４の積分濃度を、ゲート隣接領域７２の積分濃度よりも高くすることができる。
ダミートレンチ部３０に隣接する蓄積領域１６における積分濃度を高くすることで、ダミートレンチ部３０の底部近傍に正孔が集まることを抑制できる。これにより、Ｐ型の反転領域が形成されるのを抑制できる。
なお図１０においては、ゲート隣接領域７２およびダミー隣接領域７４の下面の深さ位置を模式的にステップ状に示しているが、ゲート隣接領域７２およびダミー隣接領域７４の下面は曲面状に変化していてもよい。また、ダミートレンチ部３０に挟まれる蓄積領域１６は、全体がダミー隣接領域７４と同一の深さに形成されてよい。
図１１は、図１０に示したゲート隣接領域７２およびダミー隣接領域７４におけるドーピング濃度分布の一例を示す図である。図１１の横軸は、半導体基板１０の上面位置を基準とした深さ方向の位置を示しており、縦軸は、ドーピング濃度を対数で示している。なお図１１では、それぞれトレンチ部に接する部分のドーピング濃度分布を示している。
本例では、ダミー隣接領域７４のほうが、ゲート隣接領域７２よりも深い位置まで形成されている。本例のダミー隣接領域７４は、ドーピング濃度分布において、ゲート隣接領域７２よりも多くのピークを有している。図１１の例では、ゲート隣接領域７２は一つのピーク７６を有し、ダミー隣接領域７４は、第１のピーク７７と、第１のピーク７７よりも深い位置に配置された第２のピーク７８とを有する。
それぞれのピークは、プロトン等の不純物を、飛程を変えて複数の深さ位置に注入することで形成できる。ゲート隣接領域７２におけるピーク７６と、ダミー隣接領域７４における第１のピーク７７の深さ位置は同一であってよい。ピーク７６のドーピング濃度Ｄ１と、第１のピーク７７のドーピング濃度Ｄ２も同一であってよい。
第２のピーク７８のドーピング濃度Ｄ３は、ピーク７６のドーピング濃度Ｄ１および第１のピーク７７のドーピング濃度Ｄ２のいずれよりも大きくてよい。ダミートレンチ部３０の底部により近い位置に配置した第２のピーク７８のドーピング濃度を高くすることで、ダミートレンチ部３０の底部近傍にＰ型の反転領域が形成されるのを効率的に抑制できる。ドーピング濃度Ｄ３は、ドーピング濃度Ｄ２の１．５倍以上であってよく、２倍以上であってもよい。
図１２は、ゲート隣接領域７２およびダミー隣接領域７４におけるドーピング濃度分布の他の例を示す図である。本例では、ダミー隣接領域７４とゲート隣接領域７２の深さ方向における長さは同一である。本例のダミー隣接領域７４は、ドーピング濃度分布において、ゲート隣接領域７２と同一の数のピークを有している。図１２の例では、ゲート隣接領域７２およびダミー隣接領域７４は、それぞれ一つのピークを有する。
ただし、ダミー隣接領域７４におけるピークのドーピング濃度は、ゲート隣接領域７２におけるピークのドーピング濃度よりも高い。このような構造によっても、ダミー隣接領域７４における積分濃度を高めて、ダミートレンチ部３０の底部近傍におけるＰ型反転領域の形成を抑制できる。
ダミー隣接領域７４におけるピークのドーピング濃度は、ゲート隣接領域７２におけるピークのドーピング濃度の１．５倍以上であってよく、２倍以上であってもよい。ダミー隣接領域７４におけるピークと、ゲート隣接領域７２におけるピークとは、同一の深さ位置に配置されてよい。
図１３は、ダミートレンチ部３０に挟まれた蓄積領域１６の構造例を示す図である。蓄積領域１６は、それぞれのダミートレンチ部３０に隣接する２つのダミー隣接領域７４と、２つのダミー隣接領域７４に挟まれた中央領域７９とを有する。中央領域７９は、Ｙ軸方向において、２つのダミートレンチ部３０の間の中央に配置される。
本例では、中央領域７９において深さ方向にドーピング濃度を積分した積分濃度は、ダミー隣接領域７４における積分濃度よりも低い。中央領域７９における積分濃度は、Ｙ軸方向において２つのダミートレンチ部３０の間の中央における積分濃度を用いてよい。ダミー隣接領域７４における積分濃度は、ダミートレンチ部３０に接する部分の積分濃度を用いてよい。このような構造により、ターンオフ時等において、中央領域７９を介して正孔をエミッタ側に引き抜くことができる。
中央領域７９における積分濃度は、ダミー隣接領域７４における積分濃度の１．５倍以上であってよく、２倍以上であってもよい。図１３の例では、中央領域７９の深さ方向における長さが、ダミー隣接領域７４の深さ方向における長さよりも短い。中央領域７９の長さは、ダミー隣接領域７４の長さの２／３以下であってよく、半分以下であってもよい。また、中央領域７９におけるドーピング濃度のピークが、ダミー隣接領域７４におけるドーピング濃度のピークよりも低くてよい。中央領域７９は、深さ方向においてゲート隣接領域７２と同一のドーピング濃度分布を有してよい。
図１４は、半導体装置１００の上面の他の例を部分的に示す図である。本例の半導体装置１００は、半導体基板１０に設けられた、ＩＧＢＴ等のトランジスタを含むトランジスタ部７０、および、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含むダイオード部８０を有する。半導体基板１０の上面において、トランジスタ部７０およびダイオード部８０の間には、境界部９０が設けられる。トランジスタ部７０の構造は、図１から図１３において説明したいずれかの半導体装置１００と同一であってよい。
ダイオード部８０および境界部９０のそれぞれには、１つ以上のダミートレンチ部３０がＹ軸方向に沿って配列されている。ダイオード部８０および境界部９０におけるダミートレンチ部３０は、トランジスタ部７０におけるダミートレンチ部３０と同一の形状および構造を有してよい。
ダイオード部８０および境界部９０のメサ部には、ベース領域１４が形成されている。境界部９０のメサ部には、ベース領域１４の一部の領域に、コンタクト領域１５が選択的に形成されている。境界部９０のコンタクト領域１５は、第２導電型の高濃度領域の一例である。境界部９０には、ダミートレンチ部３０を挟む隣のトランジスタ部７０のエミッタ領域１２およびコンタクト領域１５と対向する領域に、コンタクト領域１５が形成されてよい。境界部９０におけるコンタクト領域１５は、コンタクトホール５４を介してエミッタ電極５２と電気的に接続する。
図１４の例におけるダイオード部８０のメサ部にはエミッタ領域１２およびコンタクト領域１５が形成されていないが、当該メサ部にエミッタ領域１２およびコンタクト領域１５の少なくとも一方が形成されてもよい。ダイオード部８０のベース領域１４は、コンタクトホール５４を介してエミッタ電極５２と接続されている。
ダイオード部８０および境界部９０において、コンタクトホール５４は、コンタクト領域１５およびベース領域１４の上方に形成される。本例においてトランジスタ部７０、ダイオード部８０および境界部９０のコンタクトホール５４は、各トレンチ部の長手方向において同一の長さを有する。
なお、ダイオード部８０は、半導体基板１０の下面に垂直な方向においてカソード領域８２と重なる領域とする。また、トランジスタ部７０は、半導体基板１０の下面に垂直な方向においてコレクタ領域２２と重なる領域のうち、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置された領域とする。また、境界部９０は、半導体基板１０の下面に垂直な方向においてコレクタ領域２２と重なる領域のうち、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置されていない領域とする。
図１５は、図１４に示した半導体装置１００のｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、Ｙ－Ｚ面と平行で、且つ、トランジスタ部７０のエミッタ領域１２、境界部９０のコンタクト領域１５およびダイオード部８０のベース領域１４を通る断面である。トランジスタ部７０の構造は、図１から図１３において説明したいずれかの半導体装置１００と同一であってよい。図１５に示したトランジスタ部７０は、図１０に示した半導体装置１００と同一の構造を有する。
それぞれのトレンチ部に挟まれる領域をメサ部９４と称する。図１５においては、境界部９０のメサ部９４のみに符号を付しているが、トランジスタ部７０およびダイオード部８０においても、トレンチ部に挟まれる領域をメサ部９４と称する。
本例において、トランジスタ部７０とは、半導体基板１０の上面側のメサ部９４において、エミッタ領域１２が設けられ、半導体基板１０の下面側にコレクタ領域２２が設けられた領域を指す。また、境界部９０とは、半導体基板１０の上面側のメサ部９４においてエミッタ領域１２が設けられておらず、半導体基板１０の下面側にコレクタ領域２２が設けられた領域を指す。本例の境界部９０のメサ部９４においては、半導体基板１０の上面側から順番にコンタクト領域１５およびベース領域１４が設けられている。
ダイオード部８０とは、半導体基板１０の下面側に、第１導電型のカソード領域８２が設けられた領域を指す。本例のカソード領域８２はＮ＋型である。図１５に示す例では、ダイオード部８０のメサ部９４にはベース領域１４が形成されており、エミッタ領域１２が形成されていない。本例のダイオード部８０におけるカソード領域８２は、コレクタ領域２２と同一の深さ位置に形成されている。カソード領域８２の上方には、バッファ領域２０が形成されてよい。
トランジスタ部７０とダイオード部８０とはｐｎ接合を含む層構造が異なるため、電界分布がアンバランスになりやすい。このため、トランジスタ部７０とダイオード部８０との境界近傍にキャリアがたまっていると半導体装置１００のアバランシェ耐量が低下してしまう。半導体装置１００に境界部９０を設けることで、トランジスタ部７０およびダイオード部８０の間においてキャリア（例えば正孔）をエミッタ電極５２に引き抜きやすくなる。このため、半導体装置１００のアバランシェ耐量を向上させることができる。また、トランジスタ部７０と、カソード領域８２との距離を広げることができるので、半導体装置１００のオン状態やターンオフ時等においてトランジスタ部７０からダイオード部８０へのキャリア注入を抑制できる。
境界部９０のメサ部９４の少なくとも一部の領域には、蓄積領域１６が形成されていなくてよい。つまり、境界部９０のメサ部９４におけるベース領域１４の下方には、蓄積領域１６が選択的に形成されていてよく、蓄積領域１６が全く形成されていなくともよい。蓄積領域１６が選択的に形成されている場合、メサ部９４を挟むダミートレンチ部３０のうち、トランジスタ部７０に近い側のダミートレンチ部３０に隣接して蓄積領域１６が形成されることが好ましい。これにより、トランジスタ部７０に近いダミートレンチ部３０の底部にｐ型の反転領域が形成されることを抑制でき、トランジスタ部７０の動作への影響を低減できる。
図１６Ａは、境界部９０のメサ部９４の一例を示す図である。本例では、メサ部９４を挟むダミートレンチ部３０のうち、トランジスタ部７０に近いほうをダミートレンチ部３０－１とし、ダイオード部８０に近いほうをダミートレンチ部３０－２とする。本例のメサ部９４においては、ダミートレンチ部３０－１に隣接する領域に蓄積領域１６が形成されており、ダミートレンチ部３０－２に隣接する領域には蓄積領域１６が形成されていない。
このような構造により、ダミートレンチ部３０－１の底部に正孔の反転領域が形成されるのを抑制しつつ、メサ部９４を介して正孔を容易に引き抜くことができる。また、ダミートレンチ部３０－２に隣接する領域には蓄積領域１６を設けないので、半導体装置１００を微細化してメサ部９４の幅が小さくなっても、蓄積領域１６が設けられない領域を容易に確保できる。境界部９０のメサ部９４における蓄積領域１６のＹ軸方向における幅は、メサ部９４の幅の半分以下であってよく、１／３以下であってもよい。
図１６Ｂは、境界部９０のメサ部９４の他の例を示す図である。本例のメサ部９４における蓄積領域１６は、図１３に示した蓄積領域１６と同様の形状を有する。本例の境界部９０のメサ部９４には、ベース領域１４の下面全体を覆って蓄積領域１６が形成されている。ただし、蓄積領域１６は、ダミートレンチ部３０－１およびダミートレンチ部３０－２のそれぞれに対してダミー隣接領域７４を有する。また、Ｙ軸方向においてメサ部９４の中央の領域に中央領域７９を有する。
ダミー隣接領域７４および中央領域７９は、図１３に示したダミー隣接領域７４および中央領域７９と同一である。つまり、ダミー隣接領域７４における積分濃度は、中央領域７９の積分濃度よりも高い。図１６Ｂの例におけるダミー隣接領域７４は、中央領域７９よりも下側まで形成されている。蓄積領域１６は、２つのダミー隣接領域７４を有し、中央領域７９を有さなくともよい。この場合、図１６Ｂにおいて中央領域７９が設けられた領域には、ベース領域１４およびドリフト領域１８の少なくとも一方が形成される。
このような構造により、境界部９０のダミートレンチ部３０においても、反転領域が形成されるのを抑制できる。また、メサ部９４の中央近傍における不純物の積分濃度を小さくすることで、境界部９０におけるキャリア引き抜きが容易になる。
図１６Ｃは、境界部９０のメサ部９４の他の例を示す図である。本例のメサ部９４における蓄積領域１６は、ダミートレンチ部３０－１に隣接してダミー隣接領域７４を有し、ダミートレンチ部３０－２に隣接する領域にはダミー隣接領域７４を有さない。中央領域７９が、ダミートレンチ部３０－２に隣接する領域まで延伸している。このような構造により、ダミートレンチ部３０－１の底部に反転領域が形成されるのを抑制しつつ、メサ部９４を介して正孔を容易に引き抜くことができる。
図１６Ｄは、境界部９０のメサ部９４の他の例を示す図である。本例では、境界部９０のメサ部９４には蓄積領域１６が設けられていない。このような構造により、境界部９０において正孔を容易に引き抜くことができる。
図１７は、半導体装置１００のｂ－ｂ断面の他の例を示す図である。本例の境界部９０は、複数のメサ部９４を有する。それぞれのメサ部９４は、図１６Ａから図１６Ｄにおいて説明したいずれかの構造を有してよい。いずれかのメサ部９４は、よりトランジスタ部７０に近いメサ部９４と比べて、設けられている蓄積領域１６のＹ軸方向の幅が小さくてよい。一例として、ダイオード部８０に隣接するメサ部９４－３の蓄積領域１６の幅（図１７の例ではゼロ）は、トランジスタ部７０に隣接するメサ部９４－１の蓄積領域１６の幅より小さい。
このような構造により、トランジスタ部７０の近傍におけるメサ部９４ではダミートレンチ部３０の底部に反転領域が形成されるのを抑制できる。また、トランジスタ部７０から離れたメサ部９４ではキャリアを効率よく引き抜くことができる。
なお、図１５から図１７に示したそれぞれの例において、境界部９０における蓄積領域１６のドーピング濃度は、トランジスタ部７０のＹ軸方向における中央の蓄積領域１６のドーピング濃度よりも高くてよい。蓄積領域１６のドーピング濃度とは、ピーク濃度であってよい。これにより、境界部９０から離れたトランジスタ部７０の領域のキャリア蓄積を減少させて、境界部９０を介したキャリア引き抜きが容易になる。
図１８は、半導体装置１００のｂ－ｂ断面の他の例を示す図である。本例のトランジスタ部７０は、図６に示した半導体装置１００と同一の構造を有する。つまり、トランジスタ部７０におけるダミートレンチ部３０は、ゲートトレンチ部４０よりも浅く形成されている。
本例では、境界部９０およびダイオード部８０におけるダミートレンチ部３０の少なくとも一部も、ゲートトレンチ部４０よりも浅く形成される。図１８の例では、境界部９０およびダイオード部８０における全てのダミートレンチ部３０が、ゲートトレンチ部４０よりも浅く形成されている。境界部９０およびダイオード部８０におけるダミートレンチ部３０は、トランジスタ部７０のダミートレンチ部３０と同一の深さまで形成されてよい。
図１９Ａは、境界部９０のメサ部９４の一例を示す図である。本例のダミートレンチ部３０－１およびダミートレンチ部３０－２は、ゲートトレンチ部４０よりも浅く形成されている。本例のメサ部９４は、ベース領域１４の下面全体を覆うように、蓄積領域１６が形成されている。このような構造により、ダミートレンチ部３０－１およびダミートレンチ部３０－２の底部における反転領域の形成を抑制できる。
図１９Ｂは、境界部９０のメサ部９４の他の例を示す図である。本例の境界部９０は、ダミートレンチ部３０－２が、ダミートレンチ部３０－１よりも深く形成されている点を除き、図１９Ａに示した境界部９０と同一である。ダミートレンチ部３０－２は、ゲートトレンチ部４０と同一の深さまで形成されてよい。なお、それぞれのトレンチ部は、深く形成されているほど、Ｙ軸方向の幅が大きい。このような構造によっても、ダミートレンチ部３０－１およびダミートレンチ部３０－２の底部における反転領域の形成を抑制できる。
図１９Ｃは、境界部９０のメサ部９４の他の例を示す図である。本例の境界部９０は、蓄積領域１６が選択的に形成されている点を除き、図１９Ａに示した境界部９０と同一である。本例の蓄積領域１６は、ダミートレンチ部３０－１に隣接する領域に形成され、ダミートレンチ部３０－２に隣接する領域には形成されない。このような構造により、ダミートレンチ部３０－１の底部に反転領域が形成されるのを抑制し、且つ、境界部９０においてキャリアを容易に引き抜くことができる。
図１９Ｄは、境界部９０のメサ部９４の他の例を示す図である。本例の境界部９０は、ダミートレンチ部３０－２に隣接する領域にも蓄積領域１６が形成されている点を除き、図１９Ｃに示した境界部９０と同一である。メサ部９４のＹ軸方向の中央近傍の領域には、蓄積領域１６が形成されない。このような構造により、それぞれのダミートレンチ部３０の底部に反転領域が形成されるのを抑制し、且つ、境界部９０においてキャリアを容易に引き抜くことができる。
図１９Ｅは、境界部９０のメサ部９４の他の例を示す図である。本例の境界部９０は、ダミートレンチ部３０－２が、ダミートレンチ部３０－１よりも深く形成されている点を除き、図１９Ｃに示した境界部９０と同一である。このような構造によっても、ダミートレンチ部３０－１の底部に反転領域が形成されるのを抑制し、且つ、境界部９０においてキャリアを容易に引き抜くことができる。
図１９Ｆは、境界部９０のメサ部９４の他の例を示す図である。本例の境界部９０は、ダミートレンチ部３０－２が、ダミートレンチ部３０－１よりも深く形成されている点を除き、図１９Ｄに示した境界部９０と同一である。このような構造によっても、それぞれのダミートレンチ部３０の底部に反転領域が形成されるのを抑制し、且つ、境界部９０においてキャリアを容易に引き抜くことができる。なお、境界部９０のメサ部９４は、図１６Ａから図１６Ｄに示したいずれかの例と同一の構造を有してもよい。また、図１９Ａから図１９Ｆに示した各例は、図１４に示した半導体装置１００に適用してもよい。
図２０は、半導体装置１００のｂ－ｂ断面の他の例を示す図である。本例の半導体装置１００は、ダイオード部８０に設けられたダミートレンチ部３０が、トランジスタ部７０に設けられたダミートレンチ部３０に比べて、Ｙ軸方向の幅が大きい。他の構造は、図１４から図１９Ｆにおいて説明したいずれかの半導体装置１００と同一である。なお、それぞれのトレンチ部が配列されているピッチは均一である。
このような構造により、ダイオード部８０におけるメサ部９４の幅が小さくなる。このため、メサ部９４へのキャリア注入を抑制できる。ダイオード部８０におけるダミートレンチ部３０は、ゲートトレンチ部４０と同一の幅を有してよい。なお、ダイオード部８０におけるダミートレンチ部３０が深く形成されて、底部に正孔の反転領域が形成されやすくなった場合でも、トランジスタ部７０からは離れているので、半導体装置１００の動作への影響は小さい。
図２１Ａは、トレンチ部の一例を示す図である。本例のダミートレンチ部３０は、トレンチ薄膜部３７およびトレンチ厚膜部３８を備える。ベース領域１４の下方に２つの蓄積領域１６－１および蓄積領域１６－２が形成されている。蓄積領域１６－１は、ベース領域１４の下方に設けられた第１の蓄積領域の一例であり、蓄積領域１６－２は、蓄積領域１６－１とドリフト領域１８との間に設けられた第２の蓄積領域の一例である。
トレンチ薄膜部３７は、トレンチ部の内壁において、予め定められた膜厚のダミー絶縁膜３２を有する。また、トレンチ薄膜部３７は、ダミートレンチ部３０において、ダミー絶縁膜３２に覆われたダミー導電部３４を有する。トレンチ薄膜部３７の下端は、ベース領域１４の下端よりも深く形成されている。本例のトレンチ薄膜部３７の下端は、蓄積領域１６－１が形成された領域の少なくとも一部と同一の深さに位置する。トレンチ薄膜部３７において、ダミー導電部３４は、Ｙ軸方向における均一な幅を有する。即ち、トレンチ薄膜部３７の下端は、ダミー導電部３４の下端に対応する。
トレンチ厚膜部３８は、トレンチ部の内壁において、トレンチ薄膜部３７よりも厚い膜厚のダミー絶縁膜３２を有する。ダミー導電部３４は、トレンチ薄膜部３７に設けられるが、トレンチ厚膜部３８に設けられない。トレンチ厚膜部３８は、ベース領域１４よりも深い位置に形成される。トレンチ厚膜部３８を設けることで、ダミー導電部３４とドリフト領域１８との間の容量を小さくすることができ、ダミートレンチ部３０の底部近傍に集まる正孔を少なくできる。これにより、ダミートレンチ部３０の底部近傍においてＰ型の反転領域が形成されるのを抑制できる。よって、ターンオン損失が低減される。
本例では、ダミートレンチ部３０の間のメサ部９４において複数の蓄積領域１６が形成されているので、ターンオン時にダミートレンチ部３０の底部におけるＰ型の反転領域を経由したキャリアの引抜きを抑制できる。また、微細化によるＶｏｎ電圧の低減を維持しながら、ターンオン損失の増加を低減できる。
図２１Ｂは、トレンチ部の他の例を示す図である。本例では、ダミー導電部３４がトレンチ薄膜部３７およびトレンチ厚膜部３８の両方に設けられる点で、図２１Ａの場合と相違する。
ダミー導電部３４は、トレンチ薄膜部３７とトレンチ厚膜部３８とで、ダミー導電部３４のＹ軸方向の幅が異なる。本例のダミー導電部３４は、トレンチ薄膜部３７において、トレンチ厚膜部３８よりも大きなＹ軸方向の幅を有する。これにより、トレンチ薄膜部３７のダミー絶縁膜３２は、トレンチ厚膜部３８のダミー絶縁膜３２よりも薄くなる。トレンチ厚膜部３８は、ベース領域１４よりも深い位置に形成される。また、ダミー導電部３４の下端は、蓄積領域１６－２の下端よりも深く形成される。よって、ダミートレンチ部３０の底部近傍においてＰ型の反転領域の形成を抑制し、ターンオン損失を低減する効果が高い。
図２１Ｃは、トレンチ部の他の例を示す図である。本例のダミートレンチ部３０は、トレンチ薄膜部３７とトレンチ厚膜部３８とで、異なるＹ軸方向の幅を有する。ダミー導電部３４は、トレンチ薄膜部３７およびトレンチ厚膜部３８の両方に設けられる。
ダミートレンチ部３０は、トレンチ薄膜部３７において、トレンチ厚膜部３８よりも小さなＹ軸方向の幅を有する。一方、ダミー導電部３４は、トレンチ薄膜部３７およびトレンチ厚膜部３８で、均一なＹ軸方向の幅を有する。即ち、トレンチ厚膜部３８のダミー絶縁膜３２は、トレンチ薄膜部３７のダミー絶縁膜３２よりも厚くなる。これにより、ダミートレンチ部３０の底部近傍においてＰ型の反転領域の形成が抑制され、ターンオン損失が低減される。なお、トレンチ厚膜部３８は、ベース領域１４よりも深い位置に形成される。
図２１Ｄは、トレンチ部の他の例を示す図である。本例は、ダミートレンチ部３０で挟まれたメサ部９４が３つの蓄積領域１６－１、蓄積領域１６－２および蓄積領域１６－３を有する点で図２１Ｃの場合と異なる。蓄積領域１６－３は、蓄積領域１６－１と蓄積領域１６－２との間に設けられた第３の蓄積領域の一例である。
なお、図２１Ａ～図２１Ｄでは、ダミートレンチ部３０について説明した。しかしながら、ゲートトレンチ部４０も同様に、図２１Ａ～図２１Ｄで開示されたダミートレンチ部３０の構造を備えてよい。
また、図２１Ａ～図２１Ｄでは、隣接するダミートレンチ部３０で挟まれたメサ部９４について説明した。しかしながら、ダミートレンチ部３０およびゲートトレンチ部４０で挟まれたメサ部９４も同様に、図２１Ａ～図２１Ｄで開示されたメサ部９４の構造を備えてよい。また、隣接するゲートトレンチ部４０で挟まれたメサ部９４についても同様である。
図２２は、本発明の実施形態に係る半導体装置２００の一例を示す上面図である。半導体装置２００は、半導体装置１００と同様に配置されたゲートトレンチ部４０およびダミートレンチ部３０を備えてよい。
半導体装置２００においては、ゲートトレンチ部４０およびダミートレンチ部３０に挟まれたメサ部９４のうちの少なくとも一部のメサ部９４に配置されたベース領域１４が、エミッタ電極５２と直接接続されていない。図２２の例では、ゲートトレンチ部４０およびダミートレンチ部３０に挟まれたメサ部９４のうちの一部のメサ部９４－２におけるベース領域１４が、半導体基板１０の上面においてエミッタ電極５２と接続していない。本例では、メサ部９４－２において、エミッタ電極５２とベース領域１４との間の層間絶縁膜２６にはコンタクトホール５４が配置されていない。一例としてメサ部９４－２は、２つのダミートレンチ部３０に挟まれたいずれかのメサ部９４－１に対して、Ｙ軸方向の両側に配置されたメサ部９４である。
メサ部９４－２には、エミッタ領域１２が形成されていなくてよい。本例のメサ部９４－２は、半導体基板１０の上面において、ウェル領域１１よりも内側の領域全体にベース領域１４が設けられている。
メサ部９４－１およびメサ部９４－３には、コンタクトホール５４が配置されている。メサ部９４－１およびメサ部９４－３の半導体基板１０の上面における構造は、図１から図２１Ｄに示した半導体装置１００と同一であってよく、異なっていてもよい。本例では、メサ部９４－１およびメサ部９４－３は、半導体基板１０の上面において、コンタクトホール５４と各トレンチ部との間に、エミッタ領域１２がＸ軸方向に延伸して配置されている。コンタクトホール５４の下側には、コンタクト領域１５がＸ軸方向に延伸して配置されているが、図２２においては省略している。
ゲートトレンチ部４０およびダミートレンチ部３０に挟まれたメサ部９４のうち、一部のメサ部９４－２に配置されたベース領域１４を、エミッタ電極５２に直接接触させないことで、メサ部９４－２における正孔の引き抜きを抑制して、キャリア蓄積を促進できる。このため、半導体装置２００のオン電圧を低減できる。
また、２つのゲートトレンチ部４０の間には、２つ以下のダミートレンチ部３０が配置されていることが好ましい。なお、それぞれのトレンチ部のうち、半導体基板１０の上面においてＸ軸方向に直線状に延伸する各延伸部を１つのトレンチ部とする。図２２の例では、２つのゲートトレンチ部４０の間には、２つのダミートレンチ部３０が配置されている。
本例では、ゲートトレンチ部４０は、コンタクトホール５５を介して、ゲート電極４６と直接接続されている。また、ダミートレンチ部３０は、コンタクトホール５６を介して、エミッタ電極５２と直接接続されている。つまり、本例の半導体装置２００は、接続部５７およびゲート配線４５を備えない。このような構造により、接続部５７等による段差が無くなり、半導体装置２００の微細化が容易となる。
図２３は、半導体装置２００のｃ－ｃ断面の一例を示す図である。本例におけるダミートレンチ部３０およびゲートトレンチ部４０は、図２に示したゲートトレンチ部４０と同様の構造を有する。他の例では、ダミートレンチ部３０は、図１から図２１Ｄに示したいずれかのダミートレンチ部３０と同一の構造を有してよい。また、メサ部９４－１およびメサ部９４－３における各ドーピング領域は、図１から図２０に示したメサ部９４における各ドーピング領域と同様の構造を有してもよい。
本例のメサ部９４－１およびメサ部９４－３は、コンタクトホール５４の下側にコンタクト領域１５を有する。コンタクト領域１５の両側には、エミッタ領域１２が設けられている。
コンタクト領域１５およびエミッタ領域１２は、エミッタ電極５２と電気的に接続される。本例のメサ部９４－１およびメサ部９４－３は、半導体基板１０の上面から内部まで設けられた接続部９６を有している。接続部９６は、コンタクト領域１５、エミッタ領域１２およびエミッタ電極５２のそれぞれと接触している。接続部９６は、コンタクト領域１５よりも電気抵抗が低い。一例として接続部９６は、タングステン等の金属で形成されている。接続部９６の側面にエミッタ領域１２が接触し、底面にコンタクト領域１５が接触する。このような構造により、半導体装置２００を微細化しても、エミッタ電極５２とコンタクト領域１５およびエミッタ領域１２との間の電気的な接続が容易となる。
また、ダミートレンチ部３０のダミー導電部３４にも、接続部９６が設けられてよい。接続部９６は、コンタクトホール５６の下側に設けられる。接続部９６は、コンタクトホール５６を介してエミッタ電極５２と接続する。
図２４は、半導体装置２００のｃ－ｃ断面の他の例を示す図である。本例では、ダミートレンチ部３０が、図２に示したダミートレンチ部３０と同一の構造を有する。他の構造は、図２３に示した半導体装置２００と同一である。
半導体装置２００は、図１から図２１Ｄに示したようなダミートレンチ部３０を有してよい。つまり、図２２から図２４に示した、いずれかのメサ部９４においてベース領域１４がエミッタ電極５２に接続されていない構造は、図１から図２１Ｄのそれぞれの半導体装置１００に適用してよい。
図２５は、本発明の実施形態に係る半導体装置３００の一例を示す上面図である。本例の半導体装置３００は、図１から図２４に示したそれぞれの半導体装置に対して、半導体基板１０の上面におけるダミートレンチ部３０の形状および配置が異なる。他の構造は、図１から図２４に示したいずれかの半導体装置と同様であってよい。
半導体装置３００においては、それぞれのゲートトレンチ部４０の間に、一つ以下のダミートレンチ部３０が配置されている。本例のダミートレンチ部３０は、半導体基板１０の上面においてＸ軸方向に直線状に延伸する。本例では、ゲートトレンチ部４０において先端部４３で接続された２つの延伸部４１の間に、一つの直線状のダミートレンチ部３０が配置されている。
それぞれのダミートレンチ部３０を、ゲートトレンチ部４０で挟むことにより、ターンオン時においてダミートレンチ部３０近傍の空乏層の消滅を促進できる。このため、ターンオン時において効率的に伝導度変調し、ターンオン損失を低減できる。
図２６は、半導体装置３００のｄ－ｄ断面の一例を示す図である。本例におけるダミートレンチ部３０およびゲートトレンチ部４０は、図２に示したゲートトレンチ部４０と同様の構造を有する。他の例では、ダミートレンチ部３０は、図１から図２１Ｄに示したいずれかのダミートレンチ部３０と同一の構造を有してよい。また、メサ部９４における各ドーピング領域は、図１から図２０に示したメサ部９４における各ドーピング領域と同様の構造を有してもよい。
図２７は、半導体装置３００のｄ－ｄ断面の他の例を示す図である。本例では、ダミートレンチ部３０が、図２に示したダミートレンチ部３０と同一の構造を有する。他の構造は、図２６に示した半導体装置２００と同一である。図２５から図２７に示した、各ゲートトレンチ部４０の間に一つ以下のダミートレンチ部３０が設けられる構造は、図１から図２４のそれぞれの半導体装置に適用してよい。
図２８は、半導体装置３００のｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、ダミートレンチ部３０の近傍を通過するＸＺ面である。Ｘ軸方向においてコンタクトホール５４が設けられる範囲には、半導体基板１０の上面にコンタクト領域１５およびエミッタ領域１２が交互に配置されている。コンタクトホール５４が設けられていない範囲には、半導体基板１０の上面にベース領域１４およびウェル領域１１が配置されている。
ウェル領域１１に囲まれるように、ゲートトレンチ部４０が配置されている。ゲートトレンチ部４０は、半導体基板１０の上面の上方に配置されたゲート配線４５を介して、ゲート電極４６と接続されている。ゲート配線４５および半導体基板１０の上面との間には、絶縁膜が形成される。
図２９は、本発明の実施形態に係る半導体装置４００の一例を示す上面図である。本例の半導体装置４００は、図１から図２４に示したそれぞれの半導体装置に対して、半導体基板１０の上面におけるダミートレンチ部３０およびゲートトレンチ部４０の形状および配置が異なる。他の構造は、図１から図２４に示したそれぞれの半導体装置と同様であってよい。
半導体装置４００は、第１のゲートトレンチ部４０－１、第２のゲートトレンチ部４０－２およびダミートレンチ部３０を備える。半導体装置４００は、第１のゲートトレンチ部４０－１、第２のゲートトレンチ部４０－２およびダミートレンチ部３０を含むトレンチセットを、半導体基板１０の上面においてＹ軸方向に沿って複数備えてよい。
第１のゲートトレンチ部４０－１および第２のゲートトレンチ部４０－２のそれぞれは、延伸部４１－１、延伸部４１－２および先端部４３を有する。延伸部４１－１および延伸部４１－２は、半導体基板１０の上面においてＸ軸方向に平行に延伸して設けられる。先端部４３は、２つの延伸部４１の先端を接続する。
ダミートレンチ部３０は、延伸部３１－１、延伸部３１－２および先端部３６を有する。延伸部３１－１および延伸部３１－２は、半導体基板１０の上面においてＸ軸方向に平行に延伸して設けられる。先端部３６は、２つの延伸部３１の先端を接続する。
半導体基板１０の上面において、ダミートレンチ部３０は、第１のゲートトレンチ部４０－１の内側に配置される。つまり半導体基板１０の上面において、ダミートレンチ部３０の２つの延伸部３１は、第１のゲートトレンチ部４０－１の２つの延伸部４１に挟まれた領域に配置されている。
半導体基板１０の上面において、第２のゲートトレンチ部４０－２は、ダミートレンチ部３０の内側に配置される。つまり半導体基板１０の上面において、第２のゲートトレンチ部４０－２の２つの延伸部４１は、ダミートレンチ部３０の２つの延伸部３１に挟まれた領域に配置されている。また、半導体基板１０の上面において、ダミートレンチ部３０の先端部３６は、第１のゲートトレンチ部４０－１の先端部４３と、第２のゲートトレンチ部４０－２の先端部４３との間に配置されている。
このような構造により、ゲートトレンチ部４０の２つの延伸部４１に挟まれる、ダミートレンチ部３０の延伸部３１の本数を一つにしつつ、それぞれの延伸部（３１、４１）のＸ軸方向における先端を先端部（３６、４３）で接続できる。このため、伝導度変調を促進しつつ、それぞれの延伸部（３１、４１）の先端における電界集中を緩和できる。
ゲートトレンチ部４０およびダミートレンチ部３０以外の構造は、図１から図２８に示したいずれかの態様の半導体装置と同様であってよい。本例の半導体装置４００は、図２２に示した半導体装置２００と同様に、接続部５７およびゲート配線４５を有さない。
第１のゲートトレンチ部４０－１、第２のゲートトレンチ部４０－２およびダミートレンチ部３０のそれぞれは、半導体基板１０の上面において、ゲート電極４６と重なる部分を有する。第１のゲートトレンチ部４０－１および第２のゲートトレンチ部４０－２に対しては、ゲート電極４６と重なる部分にコンタクトホール５５が設けられる。
第１のゲートトレンチ部４０－１、第２のゲートトレンチ部４０－２およびダミートレンチ部３０のそれぞれは、半導体基板１０の上面において、エミッタ電極５２と重なる部分を有する。ダミートレンチ部３０に対しては、エミッタ電極５２と重なる部分にコンタクトホール５６が設けられる。
図３０は、半導体装置４００のｆ－ｆ断面の一例を示す図である。本例におけるダミートレンチ部３０およびゲートトレンチ部４０は、図２に示したゲートトレンチ部４０と同様の構造を有する。他の例では、ダミートレンチ部３０は、図１から図２１Ｄに示したいずれかのダミートレンチ部３０と同一の構造を有してよい。また、メサ部９４における各ドーピング領域は、図１から図２０に示したメサ部９４における各ドーピング領域と同様の構造を有してもよい。
図３１は、半導体装置４００のｆ－ｆ断面の他の例を示す図である。本例では、ダミートレンチ部３０が、図２に示したダミートレンチ部３０と同一の構造を有する。他の構造は、図３０に示した半導体装置４００と同一である。図２９に示したダミートレンチ部３０およびゲートトレンチ部４０の形状および配置は、図１から図２４のそれぞれの半導体装置に適用してよい。
図３２は、半導体装置４００のｇ－ｇ断面の一例を示す図である。半導体装置４００は、各トレンチ部が各電極に直接的に接続する。このため半導体装置４００は、接続部５７およびゲート配線４５を備えていない。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・下端、１８・・・ドリフト領域、１９・・・ピーク、２０・・・バッファ領域、２２・・・コレクタ領域、２６・・・層間絶縁膜、３０・・・ダミートレンチ部、３１・・・延伸部、３２・・・ダミー絶縁膜、３３・・・下端、３４・・・ダミー導電部、３５・・・下端、３６・・・先端部、３７・・・トレンチ薄膜部、３８・・・トレンチ厚膜部、４０・・・ゲートトレンチ部、４１・・・延伸部、４２・・・ゲート絶縁膜、４３・・・先端部、４４・・・ゲート導電部、４５・・・ゲート配線、４６・・・ゲート電極、５２・・・エミッタ電極、５４、５５、５６・・・コンタクトホール、５７・・・接続部、５８・・・コレクタ電極、７０・・・トランジスタ部、７２・・・ゲート隣接領域、７４・・・ダミー隣接領域、７６・・・ピーク、７７・・・第１のピーク、７８・・・第２のピーク、７９・・・中央領域、８０・・・ダイオード部、８２・・・カソード領域、９０・・・境界部、９４・・・メサ部、９６・・・接続部、１００、２００、３００、４００・・・半導体装置

Claims (16)

  1. 半導体基板と、
    前記半導体基板に形成された第１導電型のドリフト領域と、
    前記半導体基板において、前記半導体基板の上面と前記ドリフト領域との間に形成された第２導電型のベース領域と、
    前記半導体基板において、前記半導体基板の上面から深さ方向に延伸して形成された第１トレンチ部および第２トレンチ部と
    を備える半導体装置であって、
    前記第１トレンチ部の下端は、前記半導体基板の深さ方向において、前記第２トレンチ部の下端よりも深く、
    前記第１トレンチ部は、上面視において前記第２トレンチ部よりも前記半導体装置の端部まで延伸して設けられる
    半導体装置。
  2. 半導体基板と、
    前記半導体基板に形成された第１導電型のドリフト領域と、
    前記半導体基板において、前記半導体基板の上面と前記ドリフト領域との間に形成された第２導電型のベース領域と、
    前記半導体基板において、前記半導体基板の上面から深さ方向に延伸して形成された第１トレンチ部および第２トレンチ部と
    を備える半導体装置であって、
    前記第１トレンチ部および前記第２トレンチ部は、予め定められた延伸方向に延伸し、前記延伸方向と異なる配列方向に配列され、
    前記第１トレンチ部の前記配列方向における幅は、前記第２トレンチ部の前記配列方向における幅よりも広く、
    前記第１トレンチ部は、上面視において前記第２トレンチ部よりも前記半導体装置の端部まで延伸して設けられる
    半導体装置。
  3. 前記ベース領域の下端と前記第２トレンチ部の下端との深さ方向における第１距離は、前記ベース領域の下端と前記第１トレンチ部の下端との深さ方向における第２距離の半分以下である
    請求項１または２に記載の半導体装置。
  4. 前記半導体基板の上面の上方に設けられた第１上面電極および第２上面電極を備え、
    前記第１トレンチ部は、第１絶縁膜および、前記第１上面電極に電気的に接続された第１導電部を有し、
    前記第２トレンチ部は、第２絶縁膜および、前記第２上面電極に電気的に接続された第２導電部を有する
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１トレンチ部の側壁における前記第１絶縁膜の膜厚は、前記第１トレンチ部の下端における前記第１絶縁膜の膜厚よりも薄い
    請求項４に記載の半導体装置。
  6. 前記第２トレンチ部の側壁における前記第２絶縁膜の膜厚は、前記第２トレンチ部の下端における前記第２絶縁膜の膜厚よりも薄い
    請求項４または５に記載の半導体装置。
  7. 前記第１トレンチ部の下端における前記第１絶縁膜の膜厚は、前記第２トレンチ部の下端における前記第２絶縁膜の膜厚よりも薄い
    請求項４に記載の半導体装置。
  8. 当該半導体装置は、ＩＧＢＴまたはＭＯＳＦＥＴであるトランジスタを設けた第１領域と、ダイオードを設けた第２領域と、第１領域と第２領域の間の前記ベース領域にチャネルが形成されない領域である第３領域とを含む半導体チップである
    請求項４から７のいずれか１項に記載の半導体装置。
  9. 半導体基板と、
    前記半導体基板に形成された第１導電型のドリフト領域と、
    前記半導体基板において、前記半導体基板の上面と前記ドリフト領域との間に形成された第２導電型のベース領域と、
    前記半導体基板において、前記半導体基板の上面から深さ方向に延伸して形成された第１トレンチ部、第２トレンチ部および第３トレンチ部と、
    前記半導体基板に形成され、前記第１トレンチ部を有する第１領域と、
    前記半導体基板に形成され、第３領域を介して前記第１領域に隣接する第２領域と、
    を備え、
    前記第３領域は、前記第２トレンチ部と、前記第２トレンチ部とトレンチ深さまたはトレンチ幅の少なくとも一方が異なる前記第３トレンチ部と、に挟まれたメサ部を有する
    半導体装置。
  10. 前記半導体基板の上面の上方に設けられた第１上面電極および第２上面電極を備え、
    前記第１トレンチ部は、第１絶縁膜および、前記第１上面電極に電気的に接続された第１導電部を有し、
    前記第２トレンチ部は、第２絶縁膜および、前記第２上面電極に電気的に接続された第２導電部を有し、
    前記第３トレンチ部は、第３絶縁膜および、前記第２上面電極に電気的に接続された第３導電部を有し、
    前記半導体基板の深さ方向における、前記第３トレンチ部の下端の位置は、前記第２トレンチ部の下端の位置よりも深い
    請求項９に記載の半導体装置。
  11. 前記半導体基板の上面の上方に設けられた第１上面電極および第２上面電極を備え、
    前記第１トレンチ部は、第１絶縁膜および、前記第１上面電極に電気的に接続された第１導電部を有し、
    前記第２トレンチ部は、第２絶縁膜および、前記第２上面電極に電気的に接続された第２導電部を有し、
    前記第３トレンチ部は、第３絶縁膜および、前記第２上面電極に電気的に接続された第３導電部を有し、
    トレンチ配列方向における前記第３トレンチ部の幅は、前記第２トレンチ部の幅よりも広い
    請求項９または１０に記載の半導体装置。
  12. 前記第１領域は、ＩＧＢＴまたはＭＯＳＦＥＴであるトランジスタを設けた領域である
    請求項９から１１のいずれか一項に記載の半導体装置。
  13. 前記第２領域は、ダイオードを設けた領域であり、
    前記第３領域は、第１領域と第２領域の間の前記ベース領域にチャネルが形成されない領域である
    請求項１２に記載の半導体装置。
  14. 前記半導体基板のおもて面に、前記ドリフト領域よりもドーピング濃度の高い第１導電型の高濃度領域を備え、
    前記高濃度領域は、前記第２上面電極と接している
    請求項４から８または１０のいずれか一項に記載の半導体装置。
  15. 前記半導体基板において、前記ドリフト領域と前記ベース領域との間に形成され、前記ドリフト領域よりもドーピング濃度が高い第１導電型の蓄積領域を備える
    請求項１から１４のいずれか一項に記載の半導体装置。
  16. 前記半導体基板は、炭化珪素半導体基板である
    請求項１から１５のいずれか一項に記載の半導体装置。
JP2024044180A 2016-10-17 2024-03-19 半導体装置 Pending JP2024073632A (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2016203423 2016-10-17
JP2016203423 2016-10-17
JP2016244925 2016-12-16
JP2016244925 2016-12-16
JP2017099415 2017-05-19
JP2017099415 2017-05-19
JP2017154283A JP7251914B2 (ja) 2016-10-17 2017-08-09 半導体装置
JP2022039747A JP2022071220A (ja) 2016-10-17 2022-03-14 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022039747A Division JP2022071220A (ja) 2016-10-17 2022-03-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2024073632A true JP2024073632A (ja) 2024-05-29

Family

ID=61904101

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022039747A Pending JP2022071220A (ja) 2016-10-17 2022-03-14 半導体装置
JP2024044180A Pending JP2024073632A (ja) 2016-10-17 2024-03-19 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2022039747A Pending JP2022071220A (ja) 2016-10-17 2022-03-14 半導体装置

Country Status (2)

Country Link
US (2) US10636877B2 (ja)
JP (2) JP2022071220A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6648838B2 (ja) 2016-11-17 2020-02-14 富士電機株式会社 半導体装置
WO2018151227A1 (ja) * 2017-02-15 2018-08-23 富士電機株式会社 半導体装置
US10256331B2 (en) * 2017-03-03 2019-04-09 Pakal Technologies, Inc. Insulated gate turn-off device having low capacitance and low saturation current
JP6869791B2 (ja) * 2017-04-21 2021-05-12 三菱電機株式会社 半導体スイッチング素子及びその製造方法
EP3631862A1 (en) * 2017-05-25 2020-04-08 Dynex Semiconductor Limited A semiconductor device
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
WO2019097836A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
JP7351086B2 (ja) * 2019-03-05 2023-09-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP7199270B2 (ja) 2019-03-20 2023-01-05 株式会社東芝 半導体装置及び半導体回路
CN112823414A (zh) * 2019-04-16 2021-05-18 富士电机株式会社 半导体装置及制造方法
US11694984B2 (en) * 2019-08-30 2023-07-04 Advanced Semiconductor Engineering, Inc. Package structure including pillars and method for manufacturing the same
JP7384750B2 (ja) 2020-06-10 2023-11-21 株式会社東芝 半導体装置
EP4131419A1 (en) * 2021-08-03 2023-02-08 Infineon Technologies Austria AG Transistor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168333A (ja) * 1999-09-30 2001-06-22 Toshiba Corp トレンチゲート付き半導体装置
JP4823435B2 (ja) 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP3713498B2 (ja) * 2003-03-28 2005-11-09 株式会社東芝 半導体装置及びその製造方法
CN100514675C (zh) 2004-05-12 2009-07-15 株式会社丰田中央研究所 半导体器件
JP2008098593A (ja) * 2006-09-15 2008-04-24 Ricoh Co Ltd 半導体装置及びその製造方法
JP5383009B2 (ja) * 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
US9099522B2 (en) * 2010-03-09 2015-08-04 Fuji Electric Co., Ltd. Semiconductor device
US8614478B2 (en) * 2010-07-26 2013-12-24 Infineon Technologies Austria Ag Method for protecting a semiconductor device against degradation, a semiconductor device protected against hot charge carriers and a manufacturing method therefor
JP5246302B2 (ja) * 2010-09-08 2013-07-24 株式会社デンソー 半導体装置
CN106062964B (zh) * 2014-04-21 2019-07-26 三菱电机株式会社 功率用半导体装置
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6720569B2 (ja) 2015-02-25 2020-07-08 株式会社デンソー 半導体装置
CN107924940B (zh) * 2015-08-19 2021-02-05 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US10636877B2 (en) 2020-04-28
US20180108738A1 (en) 2018-04-19
US11031471B2 (en) 2021-06-08
JP2022071220A (ja) 2022-05-13
US20200243650A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
JP2024073632A (ja) 半導体装置
US20210126117A1 (en) Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
US11094808B2 (en) Semiconductor device
US8232593B2 (en) Power semiconductor device
US9263572B2 (en) Semiconductor device with bottom gate wirings
JP7251914B2 (ja) 半導体装置
JP7230969B2 (ja) 半導体装置
US10741547B2 (en) Semiconductor device
JP7435672B2 (ja) 半導体装置
JP2006278826A (ja) 半導体素子及びその製造方法
USRE48259E1 (en) Semiconductor device
JP6708269B2 (ja) 半導体装置
JP2023139265A (ja) 半導体装置
JP2019186312A (ja) 半導体装置
US10600867B2 (en) Semiconductor device having an emitter region and a contact region inside a mesa portion
KR101701240B1 (ko) 반도체 장치
CN114388612A (zh) 半导体装置及半导体装置的制造方法
JP2009111237A (ja) 半導体素子
JP5309428B2 (ja) 半導体装置
WO2023127253A1 (ja) 半導体装置
JP2010225748A (ja) 半導体装置
JP7505217B2 (ja) 超接合半導体装置および超接合半導体装置の製造方法
JP2020191441A (ja) 超接合半導体装置および超接合半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240319