JP6958011B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6958011B2
JP6958011B2 JP2017118171A JP2017118171A JP6958011B2 JP 6958011 B2 JP6958011 B2 JP 6958011B2 JP 2017118171 A JP2017118171 A JP 2017118171A JP 2017118171 A JP2017118171 A JP 2017118171A JP 6958011 B2 JP6958011 B2 JP 6958011B2
Authority
JP
Japan
Prior art keywords
region
base region
concentration base
semiconductor substrate
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017118171A
Other languages
English (en)
Other versions
JP2019004060A (ja
Inventor
内藤　達也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017118171A priority Critical patent/JP6958011B2/ja
Priority to US16/001,937 priority patent/US10559682B2/en
Publication of JP2019004060A publication Critical patent/JP2019004060A/ja
Application granted granted Critical
Publication of JP6958011B2 publication Critical patent/JP6958011B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7819—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置およびその製造方法に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置が知られている（例えば、特許文献１、２参照）。
特許文献１ 国際公開第２０１６／１３３０２７号
特許文献２ 特開２００５−５７０２８号公報
半導体装置においては、飽和電流等の特性を改善することが望ましい。
本発明の第１の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の内部においてドリフト領域の上方に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。半導体装置は、半導体基板の内部においてエミッタ領域とドリフト領域の間に設けられた第２導電型のベース領域を備えてよい。半導体装置は、半導体基板の内部においてベース領域とドリフト領域の間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を備えてよい。半導体装置は、半導体基板の上面からエミッタ領域、ベース領域および蓄積領域を貫通して設けられ、半導体基板の上面において予め定められた延伸方向に延伸して配置され、内部に導電部が設けられた複数のゲートトレンチ部を備えてよい。ベース領域は、ゲートトレンチ部に隣接した低濃度ベース領域と、低濃度ベース領域と隣接し、ゲートトレンチ部から離れて設けられ、低濃度ベース領域よりもドーピング濃度の高い高濃度ベース領域を有してよい。高濃度ベース領域は、エミッタ領域の下方に設けられてよい。半導体基板の深さ方向の前記高濃度ベース領域の幅は、０．１μｍより大きいてよい。
半導体基板の深さ方向の高濃度ベース領域の幅は、深さ方向のエミッタ領域の幅の１／５以上であってよい。
半導体装置は、延伸方向においてエミッタ領域に隣接して設けられ、高濃度ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域を備えてよい。コンタクト領域は、高濃度ベース領域と隣接して設けられてよい。
低濃度ベース領域の一部は、半導体基板の上面において予め定められた延伸方向において高濃度ベース領域と隣接し、コンタクト領域の下方に設けられてよい。エミッタ領域の延伸方向の幅は、コンタクト領域の延伸方向の幅よりも大きくてよい。
高濃度ベース領域は、低濃度ベース領域よりも半導体基板の深さ方向に突出してよい。エミッタ領域は、高濃度ベース領域と接して設けられてよい。高濃度ベース領域は、蓄積領域と接して設けられてよい。
蓄積領域と接する高濃度ベース領域の延伸方向の幅は、蓄積領域と接する低濃度ベース領域の延伸方向の幅よりも大きくてよい。半導体基板の深さ方向において、低濃度ベース領域が蓄積領域と高濃度ベース領域との間に設けられてよい。
蓄積領域は第１の開口を有してよい。ドリフト領域は、第１の開口を通して、エミッタ領域の下方で高濃度ベース領域と接してよい。第１の開口は、ゲートトレンチ部から離間して設けられ、ドリフト領域は、第１の開口を通して、エミッタ領域の下方で高濃度ベース領域と接してよい。
蓄積領域は第２の開口を有してよい。ドリフト領域は、第２の開口を通して、コンタクト領域の下方で低濃度ベース領域と接してよい。
半導体装置は、半導体基板の上面から半導体基板の内部まで設けられ、半導体基板の上面において予め定められた延伸方向に延伸して配置されたダミートレンチ部をさらに備えてよい。蓄積領域、高濃度ベース領域およびエミッタ領域は、ダミートレンチ部に隣接して設けられてよい。
半導体装置は、半導体基板の上面から半導体基板の内部まで設けられ、半導体基板の上面において予め定められた延伸方向に延伸して配置されたダミートレンチ部と、半導体基板の深さ方向においてドリフト領域と高濃度ベース領域との間に設けられ、高濃度ベース領域よりもドーピング濃度の低い第２導電型の中間領域を備えてよい。中間領域、高濃度ベース領域、およびエミッタ領域は、ダミートレンチ部に隣接して設けられてよい。
本発明の第２の態様においては、半導体装置の製造方法が提供される。本発明の第１の態様の半導体装置において、コンタクト領域へ第１導電型のドーパントをドーピングする第１工程と、前記第１工程の後、高濃度ベース領域へ第２導電型のドーパントをドーピングする第２工程を実施してよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。 図１におけるａ−ａ断面の一例を示す図である。 ベース領域１４に高濃度ベース領域１４−２が形成されていない比較例における、半導体装置１５０の上面を部分的に示す図である。 図３におけるａ−ａ断面の一例を示す図である。 図２に示したＡ−Ａ'断面およびＢ−Ｂ'断面におけるドーピング濃度分布の一例を示す図である。 図２に示したＣ−Ｃ'断面およびＤ−Ｄ'断面におけるドーピング濃度分布の一例を示す図である。 図１におけるｂ−ｂ断面の一例を示す図である。 図３におけるｂ−ｂ断面の一例を示す図である。 本発明の他の実施形態に係る半導体装置１００の上面を部分的に示す図である。 図９におけるｃ−ｃ断面の一例を示す図である。 図９におけるｃ−ｃ断面において、低濃度ベース領域１４−１が蓄積領域１６と高濃度ベース領域１４−２との間に設けられる一例を示す図である。 図９におけるｃ−ｃ断面において、高濃度ベース領域１４−２が蓄積領域１６の方向に突出した一例を示す図である。 図９におけるｃ−ｃ断面において、ドリフト領域１８が第１の開口１７−１を通して、エミッタ領域１２の下方で高濃度ベース領域１４−２と接する一例を示す図である。 図９におけるｄ−ｄ断面の一例を示す図である。 図９におけるｃ−ｃ断面において、ドリフト領域１８が第２の開口１７−２を通して、エミッタ領域１２の下方で低濃度ベース領域１４−１と接する一例を示す図である。 図９におけるｄ−ｄ断面おいて、高濃度ベース領域１４−２がダミートレンチ部３０に隣接して設けられる一例を示す図である。 図１６において、ダミートレンチ部３０に隣接して第２導電型の中間領域１４−３が設けられる一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
図１は、本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。ダイオード部８０は、半導体基板の上面においてトランジスタ部７０と隣接して設けられ、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。図１においてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。
また、図１においては半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端構造部は、半導体基板の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置１００は、半導体基板の内部に設けられ、且つ、半導体基板の上面に露出するゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート電極５０を備える。エミッタ電極５２およびゲート電極５０は互いに分離して設けられ、電気的に絶縁される。
エミッタ電極５２およびゲート電極５０と、半導体基板の上面との間には層間絶縁膜が形成されるが、図１では省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して形成される。
また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板の上面との間には、酸化膜等の絶縁膜が形成される。
ゲート電極５０は、コンタクトホール４９を通って、ゲート配線４８と接触する。ゲート配線４８は、不純物がドープされたポリシリコン等で形成される。ゲート配線４８は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲート配線４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲート配線４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで形成される。ゲート配線４８と半導体基板の上面との間には、酸化膜等の絶縁膜が形成される。ゲートトレンチ部４０の先端部においてゲート導電部は半導体基板の上面に露出しており、ゲート配線４８と接触する。
エミッタ電極５２およびゲート電極５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、トランジスタ部７０の領域において所定の配列方向（本例ではＹ軸方向）に沿って所定の間隔で配列される。トランジスタ部７０においては、配列方向に沿って１つ以上のゲートトレンチ部４０と、１つ以上のダミートレンチ部３０とが交互に形成されてよい。
本例のゲートトレンチ部４０は、半導体基板の上面に平行であって配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。接続部分４１の少なくとも一部は曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和できる。ゲート配線４８は、ゲートトレンチ部４０の接続部分４１において、ゲート導電部と接続してよい。
本例のダミートレンチ部３０は、ゲートトレンチ部４０のそれぞれの延伸部分３９の間に設けられる。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に半導体基板の上面においてＵ字形状を有してよい。つまり、本例のダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有してよい。本例のダミートレンチ部３０は、接続部分３１を有さずに延伸方向に延伸する直線形状を有してもよい。
なお、ダイオード部８０においては、複数のダミートレンチ部３０が連続して配列されてよい。また、トランジスタ部７０においてダイオード部８０と隣接する領域においても、複数のダミートレンチ部３０が連続して配列されてよい。なお本例では、それぞれのトレンチ部の直線状の延伸部分２９を接続部分３１で接続し、１つのトレンチ部としている。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。ウェル領域１１は第２導電型であり、ゲート電極５０が設けられる側の活性領域の端部から、所定の範囲で形成される。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート電極５０側の一部の領域は、ウェル領域１１に形成される。ダミートレンチ部３０の延伸方向の端の底は、ウェル領域１１に覆われてよい。
本例の半導体装置は、トランジスタ部７０においてメサ部６０および境界メサ部６１を有する。境界メサ部６１は、トランジスタ部７０のダイオード部８０に隣接する領域のメサ部である。各トレンチ部に挟まれたメサ部６０および境界メサ部６１には、ベース領域１４が形成される。ベース領域１４は、ウェル領域１１よりもドーピング濃度の低い第２導電型である。本例のベース領域１４はＰ−型である。ベース領域１４は、ゲートトレンチ部４０に隣接した低濃度ベース領域１４−１および低濃度ベース領域１４−１よりもドーピング濃度の高い高濃度ベース領域１４−２を有する。高濃度ベース領域１４−２は、図１の破線部で示した領域に設けられる。メサ部６０とは、隣り合う２つのトレンチ部に挟まれた半導体基板の部分であって、半導体基板の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。本例では、各メサ部６０および境界メサ部６１のＸ軸方向における両端部には、ベース領域１４−ｅが配置されている（図１においては、Ｘ軸方向の一方の端部のみを示している）。
トランジスタ部７０のメサ部６０の上面には、半導体基板よりもドーピング濃度が高い第１導電型のエミッタ領域１２が選択的に形成される。本例のエミッタ領域１２はＮ＋型である。エミッタ領域１２は、メサ部６０の上面においてゲートトレンチ部４０と隣接して設けられる。エミッタ領域１２は、メサ部６０の上面においてダミートレンチ部３０と隣接して設けられてよく、離れて設けられてもよい。図１の例におけるエミッタ領域１２は、ダミートレンチ部３０と隣接している。
本例の半導体装置１００は、図１に示す通り、トランジスタ部７０において、ゲートトレンチ部４０の延伸方向（本例ではＸ軸方向）に、エミッタ領域１２に隣接して設けられ、高濃度ベース領域１４−２よりもドーピング濃度の高い第１導電型のコンタクト領域１５を備えてよい。本例のコンタクト領域１５はＰ＋型である。エミッタ領域１２の当該延伸方向の幅Ｗｅは、コンタクト領域１５の当該延伸方向の幅Ｗｃよりも大きくてよい。ＷｅをＷｃよりも大きくすることで、半導体装置１００の飽和電流特性を改善することができる。また、ＷｅをＷｃよりも大きくすることで、エミッタ領域１２の下面側に存在する高濃度ベース領域１４−２のＸ軸方向の幅を大きくすることができる。このため、高濃度ベース領域１４−２のベース抵抗を低減することができる。このため、飽和電流特性を改善しつつ、半導体装置１００のラッチアップを抑制することができる。
高濃度ベース領域１４−２のＹ軸方向の幅は、コンタクトホール５４の幅と略同じでよい。または、高濃度ベース領域１４−２のＹ軸方向の幅は、コンタクトホール５４の幅より広くてもよいし、狭くてもよい。
トランジスタ部７０のコンタクト領域１５は、メサ部６０の上面においてゲートトレンチ部４０と隣接して設けられてよく、離れて設けられていてもよい。図１の例では、トランジスタ部７０のコンタクト領域１５は、メサ部６０の上面においてゲートトレンチ部４０と隣接して設けられている。コンタクト領域１５は、メサ部６０の上面においてダミートレンチ部３０と隣接して設けられてよく、離れて設けられてもよい。図１の例におけるコンタクト領域１５は、ダミートレンチ部３０と隣接している。
エミッタ領域１２およびコンタクト領域１５のそれぞれは、コンタクトホール５４により露出する部分を有する。トランジスタ部７０におけるエミッタ領域１２およびコンタクト領域１５は、メサ部６０の上面において、Ｘ軸方向に交互に設けられている。
本例のダイオード部８０のメサ部６０には、エミッタ領域１２が形成されていない。ダイオード部８０のメサ部６０には、コンタクト領域１５またはベース領域１４が、メサ部６０を挟む一方のダミートレンチ部３０から、他方のダミートレンチ部３０に渡って形成されている。つまり、半導体基板の上面において、ダイオード部８０のメサ部６０のＹ軸方向の幅と、ダイオード部８０のメサ部６０に設けられたコンタクト領域１５またはベース領域１４のＹ軸方向の幅は等しい。
ダイオード部８０は、半導体基板の下面側の領域において、第１導電型のカソード領域８２を有する。図１に、半導体基板の上面視でカソード領域８２が設けられる領域を破線部で示している。ダイオード部８０は、カソード領域８２を半導体基板の上面に投影した領域であってよい。
一例として、ダイオード部８０のメサ部６０には、ベース領域１４−ｅに挟まれた領域全体にコンタクト領域１５が設けられている。同様に、トランジスタ部７０の境界メサ部６１には、ベース領域１４−ｅに挟まれた領域全体にコンタクト領域１５が設けられてよい。ダイオード部８０のメサ部６０には、トランジスタ部７０の境界メサ部６１のコンタクト領域１５よりも半導体基板の上面に露出する面積の小さいコンタクト領域１５が設けられてよい。一例として、ダイオード部８０のメサ部６０には、ベース領域１４−ｅに挟まれた領域のＸ軸方向の両端部にコンタクト領域１５−ｅが設けられ、コンタクト領域１５−ｅに挟まれる領域全体にベース領域１４が設けられている。
トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。ダイオード部８０において、コンタクトホール５４は、コンタクト領域１５およびベース領域１４の上方に形成される。いずれのコンタクトホール５４も、メサ部６０のＸ軸方向両端に配置されたベース領域１４−ｅおよびウェル領域１１の上方には配置されていない。
半導体装置１００は、半導体基板の内部において、ベース領域１４とドリフト領域１８の間に設けられた第１導電型の蓄積領域１６を有する。図１においては、蓄積領域１６が形成される範囲を破線で示している。また、ダイオード部８０は、半導体基板の下面側の領域において、第１導電型のカソード領域８２を有する。図１においては、カソード領域８２が形成される範囲を破線で示している。半導体基板の下面側の領域において、カソード領域８２が形成されていない領域には、第２導電型のコレクタ領域が形成されてよい。
図２は、図１におけるａ−ａ断面の一例を示す図である。ａ−ａ断面は、トランジスタ部７０およびダイオード部８０において、エミッタ領域１２を通過するＹＺ面である。本例の半導体装置１００は、ａ−ａ断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に形成される。
コレクタ電極２４は、半導体基板１０の下面２３に形成される。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向（Ｚ軸方向）と称する。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。半導体基板１０は、第１導電型のドリフト領域１８を備える。本例のドリフト領域１８はＮ−型である。ドリフト領域１８は、他のドーピング領域が形成されずに残存した領域であってよい。
半導体基板１０には、エミッタ領域１２とドリフト領域１８との間にＰ型のベース領域１４が設けられる。ベース領域１４は、ゲートトレンチ部４０に隣接したＰ−型の低濃度ベース領域１４−１および低濃度ベース領域１４−１よりもドーピング濃度の高いＰ＋型の高濃度ベース領域１４−２を有する。高濃度ベース領域１４−２は、半導体基板１０の上面と平行な面においてゲートトレンチ部４０の延伸方向と垂直な方向に低濃度ベース領域１４−１を基準としてゲートトレンチ部４０と反対側に、低濃度ベース領域１４−１と隣接して設けられる。本例では、図２のＹ軸方向において、高濃度ベース領域１４−２は、ゲートトレンチ部４０に隣接した低濃度ベース領域１４に隣接して、ゲートトレンチ部４０と反対側に設けられる。高濃度ベース領域１４−２は、図２のＹ軸方向において、低濃度ベース領域１４−１に接してよい。高濃度ベース領域１４−２は、メサ部６０において、Ｙ軸方向で低濃度ベース領域１４−１に挟まれるように設けられてよい。エミッタ領域１２は、高濃度ベース領域１４−２と接してよい。高濃度ベース領域１４−２は、蓄積領域１６と接してよい。
低濃度ベース領域１４−１は、半導体基板１０の上面と平行な方向において、高濃度ベース領域１４−２を挟むように設けられてよい。即ち、低濃度ベース領域１４−１は、半導体基板１０の上面と平行な方向において、ゲートトレンチ部４０側において高濃度ベース領域１４−２と隣接する部分と、ゲートトレンチ部４０と反対側において高濃度ベース領域１４−２と隣接する部分を有してよい。ゲートトレンチ部４０側の低濃度ベース領域１４−１は、ゲートトレンチ部４０と隣接してよい。ゲートトレンチ部４０と反対側の低濃度ベース領域１４−１は、ダミートレンチ部３０と隣接してよい。高濃度ベース領域１４−２のドーピング濃度は、コンタクト領域１５のドーピング濃度よりも低くてよい。
本例では、高濃度ベース領域１４−２よりもコンタクト領域１５へのドーピングを先に行ってよい。即ち、コンタクト領域１５へ第１導電型のドーパントをドーピングする第１工程の後、高濃度ベース領域１４−２へ第２導電型のドーパントをドーピングする第２工程を行ってよい。高濃度ベース領域１４−２へのドーピングをコンタクト領域１５へのドーピングの後に行うことにより、高濃度ベース領域１４−２の熱履歴を抑制することができる。
高濃度ベース領域１４−２の深さ方向の幅Ｗ１は、０．１μｍより大きい。Ｗ１を０．１μｍより大きくすることで、半導体装置１００のベース抵抗を下げることができる。このため、本例の半導体装置１００は、図１におけるエミッタ領域１２の幅Ｗｅを増加させて飽和電流特性を改善しつつ、ラッチアップを抑制することができる。同様の理由により、Ｗ１は０．２μｍより大きくてよく、０．３μｍより大きくてよい。
Ｗ１は、エミッタ領域１２の深さ方向の幅Ｗ２の１／５以上でよい。Ｗ１をＷ２の１／５以上とすることで、半導体装置１００のベース抵抗を下げることができる。このため、半導体装置１００の飽和電流特性を改善しつつ、ラッチアップを抑制することができる。同様の理由により、Ｗ１は、Ｗ２の１／４以上でよい。また、Ｗ１はＷ２の１／２以上でもよい。Ｗ１は、Ｗ２より大きくてよい。
高濃度ベース領域１４−２へ第２導電型のドーパントをドーピングする第２工程は、コンタクトホール５４を形成する工程の後に行ってよい。コンタクトホール５４を通じてベース領域１４へのドーピング工程を行うことで、図１に示すように、半導体基板１０の上面側から見てコンタクトホール５４の一部を囲む領域に、高濃度ベース領域１４−２を形成することができる。
高濃度ベース領域１４−２へ第２導電型のドーパントをドーピングする第２工程は、コンタクト領域１５へ第１導電型のドーパントをドーピングする第１工程と同じ工程で行ってよい。高濃度ベース領域１４−２のドーピング工程を当該コンタクト領域１５へのドーピング工程と同じ工程で実施することで、半導体装置１００の製造プロセスを簡易化することができる。
ダイオード部８０は、バッファ領域２０の下方にＮ＋型のカソード領域８２を有する。カソード領域８２は、トランジスタ部７０のコレクタ領域２２と同じ深さに設けられる領域であってよい。これにより、ダイオード部８０は、インバータ等の電力変換回路で、他の半導体装置のトランジスタ部７０がターン・オフする時に、逆方向に導通する還流電流を流す還流ダイオード（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ、ＦＷＤ）として機能してよい。
境界メサ部６１の下方には、下面２３にコレクタ領域２２が設けられる。当該コレクタ領域２２は、トランジスタ部７０のコレクタ領域２２が延伸していてもよい。境界メサ部６１の下面２３までコレクタ領域２２が延伸しているため、トランジスタ部７０のエミッタ領域１２と、ダイオード部８０のカソード領域８２との距離を確保することができる。このため、トランジスタ部７０のエミッタ領域を含むゲート構造部からドリフト領域１８に注入される電子が、ダイオード部８０のカソード領域８２に流出するのを防ぐことができる。
本例においては、カソード領域８２が境界メサ部６１の直下まで設けられる場合と比べて、境界メサ部６１のコンタクト領域１５と、ダイオード部８０のカソード領域８２との距離も長くすることができる。これにより、ダイオード部８０が導通するときに、ベース領域１４よりも高いドーピング濃度のコンタクト領域１５から、カソード領域８２への正孔の注入を抑えることができる。
ゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１からエミッタ領域、ベース領域１４および蓄積領域を貫通して、半導体基板１０の内部（本例ではドリフト領域１８）まで設けられる。上述したように、メサ部６０は、半導体基板１０の内部においてゲートトレンチ部４０とダミートレンチ部３０とに挟まれた領域である。それぞれのメサ部６０には、ベース領域１４が形成されてよい。
図２に示す通り、ａ−ａ断面において、トランジスタ部７０のメサ部６０には、エミッタ領域１２が設けられる。エミッタ領域１２は、メサ部６０の内部においてドリフト領域１８の上方に設けられる。本例のエミッタ領域１２は、ゲートトレンチ部４０と隣接する領域において、ベース領域１４と半導体基板１０の上面２１との間に設けられる。
コンタクト領域１５は、メサ部６０の内部において半導体基板１０の上面２１とドリフト領域１８との間に設けられる。本例のコンタクト領域１５は、ダミートレンチ部３０と隣接する領域において、ベース領域１４と半導体基板１０の上面２１との間に設けられる。コンタクト領域１５は、図２のＺ軸方向において、エミッタ領域１２よりも深く形成されてよい。
なお、トランジスタ部７０のメサ部６０のうち、ダイオード部８０に隣接する境界メサ部６１においては、エミッタ領域１２が設けられなくてよい。また、当該境界メサ部６１においては、コンタクト領域１５が２つのダミートレンチ部３０の両方に隣接して設けられてよい。
図２に示す通り、ａ−ａ断面において、ダイオード部８０のメサ部６０には、ベース領域１４が設けられる。本例において、ダイオード部８０のメサ部６０には、コンタクト領域１５およびエミッタ領域１２のいずれも設けられていない。
本例では、それぞれのメサ部６０および境界メサ部６１において、ベース領域１４とドリフト領域１８との間に、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の蓄積領域１６が設けられる。蓄積領域１６は、それぞれのトレンチ部の下端よりも上側に配置されてよい。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。
トランジスタ部７０およびダイオード部８０の双方において、ドリフト領域１８の下方にはＮ＋型のバッファ領域２０が形成される。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下方には、Ｐ＋型のコレクタ領域２２が形成される。ダイオード部８０において、バッファ領域２０の下方には、Ｎ＋型のカソード領域８２が形成される。一例としてダイオード部８０は、半導体基板１０の下面２３に垂直な方向においてカソード領域８２と重なる領域である。また、トランジスタ部７０は、半導体基板１０の下面２３に垂直な方向においてコレクタ領域２２と重なる領域のうち、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置された領域である。
半導体基板１０の上面２１には、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が形成される。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達する。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、半導体基板１０の上面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えば、ダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
図３は、図１においてベース領域１４が高濃度ベース領域１４−２を有さない比較例である。比較例の半導体装置１５０においては、図１における高濃度ベース領域１４−２に対応する領域に、高濃度ベース領域１４−２が形成されていない。
図４は、図３におけるａ−ａ断面の一例を示す図である。比較例の半導体装置１５０においては、半導体基板１０の上面２１とドリフト領域１８との間に設けられるＰ型のベース領域１４は、低濃度ベース領域１４−１からなる。
図５は、図２のＡ−Ａ'断面およびＢ−Ｂ'断面におけるドーピング濃度分布の一例を示す図である。深さ方向におけるＷ１の領域は、Ａ−Ａ'断面が低濃度ベース領域１４−１に相当し、Ｂ−Ｂ'断面が高濃度ベース領域１４−２に相当する。本例では、Ａ−Ａ'断面の低濃度ベース領域１４−１のドーピング濃度分布は、エミッタ領域１２に近い側に、ドーピング濃度のピークを有する。一方、Ｂ−Ｂ'断面の高濃度ベース領域１４−２のドーピング濃度分布は、低濃度ベース領域１４−１よりも深い位置にピークを有する。
本例では、ベース領域１４において、Ｂ−Ｂ'断面のドーピング濃度分布は、Ａ−Ａ'断面の濃度分布よりも高いピーク（Ｂ１）を有する。Ｂ−Ｂ'断面の高濃度ベース領域１４−２のドーピング濃度のピークＢ１の濃度は、蓄積領域１６のピーク濃度よりも高くてよい。一方で、図４の比較例におけるＢ−Ｂ'断面のドーピング濃度分布は、図２のＡ−Ａ'断面と同様の濃度分布であるため、図２におけるＢ−Ｂ'断面の濃度分布において見られるピーク（Ｂ１）を有さない。
エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。ベース領域１４のドーパントの一例はボロン（Ｂ）である。本例の半導体装置１００は、ベース領域１４に高濃度ベース領域１４−２を有することで、図３および図４の例と比較して半導体装置１００のベース抵抗を下げることができる。このため、本例の半導体装置１００は、図１におけるエミッタ領域１２のＸ軸方向の幅Ｗｅを増加させて飽和電流特性を改善しつつ、ラッチアップを抑制することができる。
図６は、図２のＣ−Ｃ断面およびＤ−Ｄ断面におけるドーピング濃度の一例を示す図である。深さ方向において、コンタクト領域１５および蓄積領域１６に挟まれた領域は、Ｃ−Ｃ'断面が低濃度ベース領域１４−１に相当し、Ｄ−Ｄ'断面が高濃度ベース領域１４−２に相当する。本例では、Ｃ−Ｃ'断面の低濃度ベース領域１４−１のドーピング濃度分布は、コンタクト領域１５に向かって、ドーピング濃度が徐々に増加する分布を有する。一方、Ｄ−Ｄ'断面の高濃度ベース領域１４−２のドーピング濃度分布は、高濃度ベース領域１４−２とコンタクト領域１５との境界および高濃度ベース領域１４−２と蓄積領域１６との境界の間にピークを有する。
本例では、ベース領域１４において、Ｄ−Ｄ'断面のドーピング濃度分布は、Ｃ−Ｃ'断面のドーピング濃度分布よりも高いピーク（Ｄ１）を有する。Ｄ−Ｄ'断面のドーピング濃度分布におけるピーク（Ｄ１）は、コンタクト領域１５におけるドーピング濃度分布よりも低い。Ｄ−Ｄ'断面の高濃度ベース領域１４−２のドーピング濃度のピークＤ１の濃度は、蓄積領域１６のピーク濃度よりも高くてよい。一方で、図４の比較例におけるＤ−Ｄ'断面のドーピング濃度分布は、図２のＣ−Ｃ'断面と同様の濃度分布であるため、図２におけるＤ−Ｄ'断面の濃度分布において見られるピーク（Ｄ１）を有さない。
図７は、図１におけるｂ−ｂ断面の一例を示す図である。ｂ−ｂ断面は、トランジスタ部７０のコンタクトホール５４におけるＸＺ面である。本例の半導体装置１００は、ｂ−ｂ断面において、半導体基板１０、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０の上面に形成される。高濃度ベース領域１４−２は、図１において、半導体基板１０の上面側から見てコンタクトホール５４の一部を囲む領域に存在する。図７の例の半導体装置１００は、ベース領域１４に高濃度ベース領域１４−２が存在するため、ベース抵抗を低減することができる。このため、半導体装置１００の飽和電流特性を改善しつつ、ラッチアップを抑制することができる。
図８は、図３の比較例におけるｂ−ｂ断面の一例を示す図である。半導体基板１０の上面２１とドリフト領域１８との間に設けられるＰ型のベース領域１４は、低濃度ベース領域１４−１からなる。比較例の半導体装置１５０は、ベース領域１４にベース抵抗の低い高濃度ベース領域１４−２が存在しない。そのため、図７の例の半導体装置１００と比較して、ベース抵抗が高い。
図９は、本発明の他の実施形態に係る半導体装置２００の上面を部分的に示す図である。図１の実施形態に係る半導体装置１００とは、複数の高濃度ベース領域１４−２がＸ軸方向に離散的に設けられ、Ｘ軸方向の複数の高濃度ベース領域１４−２の間には低濃度ベース領域１４−１が設けられている点で異なる。本例では、高濃度ベース領域１４−２のＸ軸方向の幅は、エミッタ領域１２の半導体基板１０の上面におけるＸ軸方向の幅よりも大きい。本例では、高濃度ベース領域１４−２のＸ軸方向の幅は、メサ部６０の幅よりも小さい。また、本例では、高濃度ベース領域１４−２のＹ軸方向の幅は、コンタクトホール５４のＹ軸方向の幅よりも大きい。
図１０は、図９におけるｃ−ｃ断面の一例を示す図である。ｃ−ｃ断面は、トランジスタ部７０においてコンタクトホール５４におけるＸＺ面である。本例の半導体装置１００においては、低濃度ベース領域１４−１の一部は、Ｘ軸方向において高濃度ベース領域１４−２と隣接し、コンタクト領域１５の下方に設けられてよい。蓄積領域１６と接する低濃度ベース領域１４−１の幅Ｗ３は、蓄積領域１６と接する高濃度ベース領域１４−２の幅Ｗ４よりも大きくてよい。
コンタクト領域１５に接する高濃度ベース領域１４−２の幅Ｗｇは、エミッタ領域１２の上面２１における幅Ｗｅよりも大きくてよい。これにより、正孔がエミッタ領域１２の下方からコンタクト領域１５に流れる経路の抵抗を、ベース領域の抵抗よりも格段に低くできる。そのため、ラッチアップの抑制効果を強くできる。
高濃度ベース領域１４−２へのドーピング工程は、高濃度ベース領域１４−２を選択的に形成するためのマスクを用いて実施してよい。高濃度ベース領域１４−２への当該ドーピング工程は、図９のダイオード部８０におけるトランジスタ部７０に隣接するコンタクト領域１５へのドーピング工程の後に実施してもよい。
図１１は、図１０において低濃度ベース領域１４−１が蓄積領域１６と高濃度ベース領域１４−２との間に設けられる一例を示す図である。本例の半導体装置２００においては、低濃度ベース領域１４−１が蓄積領域１６と高濃度ベース領域１４−２との間に設けられてよい。コンタクト領域１５の底面の深さと高濃度ベース領域１４−２の底面の深さとの差ｈ１が、高濃度ベース領域１４−２の底面から蓄積領域１６までの低濃度ベース領域１４−１の深さｈ２よりも大きくてよい。高濃度ベース領域１４−２と蓄積領域１６の間に低濃度ベース領域１４−１を設けることで、オフ状態での電界強度が緩和できる。
図１２は、図１０において高濃度ベース領域１４−２が蓄積領域１６の方向（深さ方向）に突出している一例を示す図である。図１２に示す通り、高濃度ベース領域１４−２は、低濃度ベース領域１４−１よりも蓄積領域１６の方向に突出してよい。図１０、図１１、および図１２に示す通り、高濃度ベース領域１４−２は、コンタクト領域１５と隣接して設けられてよい。ベース抵抗の低い高濃度ベース領域１４−２がコンタクト領域１５と隣接して設けられることで、コレクタ領域２２からコンタクト領域１５へ至る電気的経路の抵抗が低減する。このため、半導体装置２００のラッチアップを抑制することができる。
図１３は、図１０において蓄積領域１６が第１の開口１７−１を有する一例を示す図である。本例では、ドリフト領域１８が第１の開口１７−１を通して、深エミッタ領域１２の下方で高濃度ベース領域１４−２と接してよい。本例では、エミッタ領域１２の下方の少なくとも一部に、蓄積領域１６が存在しなくてよい。図１３の例は、コンタクト領域１５と高濃度ベース領域１４−２が接しているため、正孔がエミッタ領域１２の下方からコンタクト領域１５に流れる経路の抵抗を低減できる。そのため、半導体装置１００のラッチアップを抑制できる。また、高濃度ベース領域１４−２と蓄積領域１６が接していないので、電界強度の増加を抑えることができる。
図１４は、図９におけるｄ−ｄ断面の一例を示す図である。図１４に示す通り、第１の開口１７−１は、ゲートトレンチ部４０およびダミートレンチ部３０から離間して設けられる。本例では、ドリフト領域１８は第１の開口１７−１を通して、エミッタ領域１２の下方で高濃度ベース領域１４−２と接してよい。本例では、エミッタ領域１２の下方の少なくとも一部に、蓄積領域１６が存在しなくてよい。
図１５は、図１０において蓄積領域１６が第２の開口１７−２を有する一例を示す図である。本例では、ドリフト領域１８が第２の開口１７−２を通して、エミッタ領域１２の下方で低濃度ベース領域１４−１と接してよい。本例の半導体装置２００においては、コンタクト領域１５の下方の少なくとも一部に、蓄積領域１６が存在しなくてよい。図１５の例は、高濃度ベース領域１４−２の下方に蓄積領域１６が接しているため、オン状態の正孔はエミッタ領域１２の付近に集中する。図１０の例と同様に、正孔が高濃度ベース領域１４−２に流入しやすいので、正孔がエミッタ領域１２の下方からコンタクト領域１５に流れる経路の抵抗を低減できる。そのため、半導体装置１００のラッチアップを抑制できる。
図１６は、図９におけるｄ−ｄ断面において高濃度ベース領域１４−２がダミートレンチ部３０に隣接して設けられる一例を示す図である。図１６に示すように、ダミートレンチ部３０に隣接するベース領域１４は低濃度ベース領域１４−２でなくてよい。また、蓄積領域１６のゲートトレンチ部４０およびダミートレンチ部３０に隣接しない領域の一部に、第２導電型の中間領域１４−３が設けられてよい。
図１７は、図１６においてダミートレンチ部３０に隣接して第２導電型の中間領域１４−３が設けられる一例を示す図である。図１７に示すように、蓄積領域１６はダミートレンチ部３０に隣接していなくてよい。ダミートレンチ部３０には中間領域１４−３、高濃度ベース領域１４−２、およびエミッタ領域１２が隣接してよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１４−１・・・低濃度ベース領域、１４−２・・・高濃度ベース領域、１４−３・・・中間領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７−１・・・第１の開口、１７−２・・・第２の開口、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲート配線、４９・・・コンタクトホール、５０・・・ゲート電極、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、６０・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、１００・・・半導体装置、１５０・・・半導体装置、２００・・・半導体装置

Claims (16)

  1. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の内部において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    前記半導体基板の内部において前記エミッタ領域と前記ドリフト領域の間に設けられた第２導電型のベース領域と、
    前記半導体基板の内部において前記ベース領域と前記ドリフト領域の間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記半導体基板の上面から前記エミッタ領域、前記ベース領域および前記蓄積領域を貫通して設けられ、前記上面において予め定められた延伸方向に延伸して配置され、内部に導電部が設けられたゲートトレンチ部と、
    前記延伸方向と垂直な方向な配列方向において前記ゲートトレンチ部と間隔を有して配置され、前記半導体基板の上面から前記エミッタ領域、前記ベース領域および前記蓄積領域を貫通して設けられ、前記上面において予め定められた延伸方向に延伸して配置され、内部に導電部が設けられたトレンチ部と、
    前記延伸方向において前記エミッタ領域と交互に設けられた第２導電型のコンタクト領域と
    を備え、
    前記エミッタ領域および前記コンタクト領域は、前記半導体基板の上面において、前記ゲートトレンチ部から前記トレンチ部まで設けられ、
    前記ベース領域は、前記ゲートトレンチ部に隣接した低濃度ベース領域と、前記低濃度ベース領域と隣接し、前記ゲートトレンチ部から離れて設けられ、前記低濃度ベース領域よりもドーピング濃度の高い高濃度ベース領域と、を前記延伸方向において交互に有し、
    前記高濃度ベース領域の少なくとも一部は、前記エミッタ領域の下方に設けられ、
    前記低濃度ベース領域の少なくとも一部は、前記コンタクト領域の下方に設けられ、
    前記コンタクト領域は、前記高濃度ベース領域と隣接して設けられ、
    前記半導体基板の深さ方向の前記高濃度ベース領域の幅は、０．１μｍより大きい、
    半導体装置。
  2. 前記コンタクト領域は、前記高濃度ベース領域よりもドーピング濃度が高い
    請求項１に記載の半導体装置。
  3. 前記蓄積領域は、前記蓄積領域が存在する部分と、第１の開口とが延伸方向に交互に配置され、
    それぞれの前記第１の開口は、前記エミッタ領域の下方に配置されている
    請求項１または２に記載の半導体装置。
  4. 前記蓄積領域は、前記蓄積領域が存在する部分と、第２の開口とが延伸方向に交互に配置され、
    それぞれの前記第２の開口は、前記低濃度ベース領域の下方に配置されている
    請求項１または２に記載の半導体装置。
  5. 前記深さ方向の前記高濃度ベース領域の幅は、前記深さ方向の前記エミッタ領域の幅の１／５以上である、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記エミッタ領域の前記延伸方向の幅が、前記コンタクト領域の前記延伸方向の幅よりも大きい、請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記高濃度ベース領域は、前記低濃度ベース領域よりも前記深さ方向に突出している、請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記エミッタ領域は、前記高濃度ベース領域と接して設けられる、請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記高濃度ベース領域は、前記蓄積領域と接して設けられる、請求項４に記載の半導体装置。
  10. 前記蓄積領域と接する前記低濃度ベース領域の前記延伸方向の幅が、前記蓄積領域と接する前記高濃度ベース領域の前記延伸方向の幅よりも大きい、請求項１または２に記載の半導体装置。
  11. 前記深さ方向において、前記低濃度ベース領域が前記蓄積領域と前記高濃度ベース領域との間に設けられる、請求項１または２に記載の半導体装置。
  12. 前記ドリフト領域は、前記第１の開口を通して、前記エミッタ領域の下方で前記高濃度ベース領域と接する、請求項３に記載の半導体装置。
  13. 前記第１の開口は、前記ゲートトレンチ部から離間して設けられ、
    前記ドリフト領域は、前記第１の開口を通して、前記エミッタ領域の下方で前記高濃度ベース領域と接する、請求項１２に記載の半導体装置。
  14. 前記ドリフト領域は、前記第２の開口を通して、前記コンタクト領域の下方で前記低濃度ベース領域と接する、請求項４に記載の半導体装置。
  15. 前記トレンチ部は、ダミートレンチ部であり、
    前記蓄積領域、前記高濃度ベース領域および前記エミッタ領域は、前記ダミートレンチ部に隣接して設けられる、
    請求項１から１４のいずれか一項に記載の半導体装置。
  16. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の内部において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    前記半導体基板の内部において前記エミッタ領域と前記ドリフト領域の間に設けられた第２導電型のベース領域と、
    前記半導体基板の内部において前記ベース領域と前記ドリフト領域の間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記半導体基板の上面から前記エミッタ領域、前記ベース領域および前記蓄積領域を貫通して設けられ、前記上面において予め定められた延伸方向に延伸して配置され、内部に導電部が設けられたゲートトレンチ部と、
    前記上面から前記半導体基板の内部まで設けられ、前記延伸方向に延伸して配置されたダミートレンチ部と、
    を備え、
    前記ベース領域は、前記ゲートトレンチ部に隣接した低濃度ベース領域と、前記低濃度ベース領域と隣接し、前記ゲートトレンチ部から離れて設けられ、前記低濃度ベース領域よりもドーピング濃度の高い高濃度ベース領域と、を有し、
    前記高濃度ベース領域は、前記エミッタ領域の下方に設けられ、
    前記半導体基板の深さ方向の前記高濃度ベース領域の幅は、０．１μｍより大きく、
    前記深さ方向において前記ドリフト領域と前記高濃度ベース領域との間に設けられ、前記高濃度ベース領域よりもドーピング濃度の低い第２導電型の中間領域をさらに備え、
    前記中間領域、前記高濃度ベース領域、および前記エミッタ領域は、前記ダミートレンチ部に隣接して設けられる、半導体装置。
JP2017118171A 2017-06-15 2017-06-15 半導体装置および半導体装置の製造方法 Active JP6958011B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017118171A JP6958011B2 (ja) 2017-06-15 2017-06-15 半導体装置および半導体装置の製造方法
US16/001,937 US10559682B2 (en) 2017-06-15 2018-06-07 Semiconductor apparatus and semiconductor apparatus manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017118171A JP6958011B2 (ja) 2017-06-15 2017-06-15 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019004060A JP2019004060A (ja) 2019-01-10
JP6958011B2 true JP6958011B2 (ja) 2021-11-02

Family

ID=64658412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017118171A Active JP6958011B2 (ja) 2017-06-15 2017-06-15 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10559682B2 (ja)
JP (1) JP6958011B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3480855B1 (en) * 2017-02-15 2023-09-20 Fuji Electric Co., Ltd. Semiconductor device
US11069770B2 (en) * 2018-10-01 2021-07-20 Ipower Semiconductor Carrier injection control fast recovery diode structures
JP7200739B2 (ja) * 2019-02-21 2023-01-10 株式会社デンソー 半導体装置
JP7351086B2 (ja) * 2019-03-05 2023-09-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
US11114552B2 (en) * 2019-03-25 2021-09-07 Pakal Technologies, Inc. Insulated gate turn-off device with designated breakdown areas between gate trenches
JP7211516B2 (ja) * 2019-07-12 2023-01-24 富士電機株式会社 半導体装置
WO2022044542A1 (ja) * 2020-08-24 2022-03-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JPWO2023063411A1 (ja) * 2021-10-15 2023-04-20

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5688725A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
US5674766A (en) * 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
US6204533B1 (en) * 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
JP2005057028A (ja) 2003-08-04 2005-03-03 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP5383009B2 (ja) 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
KR101388706B1 (ko) * 2012-08-30 2014-04-24 삼성전기주식회사 전력 반도체 소자 및 그 제조방법
JP5941447B2 (ja) * 2013-09-06 2016-06-29 株式会社東芝 半導体装置
WO2015068203A1 (ja) * 2013-11-05 2015-05-14 トヨタ自動車株式会社 半導体装置
JP6154292B2 (ja) * 2013-11-06 2017-06-28 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6119577B2 (ja) * 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
JP6319508B2 (ja) 2015-02-16 2018-05-09 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20180366578A1 (en) 2018-12-20
US10559682B2 (en) 2020-02-11
JP2019004060A (ja) 2019-01-10

Similar Documents

Publication Publication Date Title
JP6958011B2 (ja) 半導体装置および半導体装置の製造方法
US10991801B2 (en) Semiconductor device with improved current flow distribution
JP5787853B2 (ja) 電力用半導体装置
JP2020074396A (ja) 半導体装置
JP7435672B2 (ja) 半導体装置
JP7077648B2 (ja) 半導体装置
JP6958093B2 (ja) 半導体装置
JP6863479B2 (ja) 半導体装置およびその製造方法
JP6708269B2 (ja) 半導体装置
WO2019097836A1 (ja) 半導体装置
JP2020077674A (ja) 半導体装置および製造方法
JP7456520B2 (ja) 半導体装置
JPWO2019116696A1 (ja) 半導体装置
JP2020191441A (ja) 超接合半導体装置および超接合半導体装置の製造方法
US20230261095A1 (en) Semiconductor device
JP2019186312A (ja) 半導体装置
WO2021210293A1 (ja) 半導体装置および半導体装置の製造方法
WO2022004084A1 (ja) 半導体装置
JP2018125486A (ja) 半導体装置
JP2014045211A (ja) ＳｉＣ半導体装置
JP2017092378A (ja) 半導体装置
JP7456113B2 (ja) 半導体装置
JP6984749B2 (ja) 半導体装置の製造方法および半導体装置
WO2022239284A1 (ja) 半導体装置
US20240047541A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210920

R150 Certificate of patent or registration of utility model

Ref document number: 6958011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150